本發(fā)明涉及用于集成電路的建模和用于集成電路的仿真設(shè)備。

背景技術(shù)：
集成(“IC”)電路成為許多電子器件的一部分。IC封裝技術(shù)的發(fā)展使得多個IC可被垂直堆疊在所謂的三維(“3D”)封裝件中以便節(jié)省印刷電路板(“PCB”)上的水平面積。一種被稱為2.5D封裝的可選封裝技術(shù)可使用中介層，所述中介層可由用于將一種或者多種管芯連接到PCB的半導(dǎo)體材料(例如，硅)形成?？梢允歉鞣N不同技術(shù)的多種IC芯片安裝在中介層上。各種IC中的連接通過中介層中的導(dǎo)電圖案布線。由于半導(dǎo)體襯底的電阻和電容(“RC”)，中介層影響接合至中介層或者以其他方式連接至中介層的IC的工作特性。就基于硅的管芯來說，2.5D和3DIC封裝件包括襯底通孔(TSV)的使用，也稱為硅通孔。TSV增加了半導(dǎo)體制造和封裝的復(fù)雜性。

技術(shù)實現(xiàn)要素：
為了解決現(xiàn)有技術(shù)中所存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種計算機實現(xiàn)的系統(tǒng)，包括：處理器，被編程用于分析電路來為設(shè)計、制造以及測試所述電路中的至少一個確定所述電路對輸入射頻(RF)信號的響應(yīng)；中介層模型，有形地包括在將被所述處理器訪問的非暫時性機器可讀存儲介質(zhì)中，所述中介層模型由所述計算機處理以輸出表示襯底通孔(TSV)對所述射頻(RF)信號響應(yīng)的數(shù)據(jù)，所述中介層模型包括多個TSV模型，每個TSV模型都具有各自的三端口網(wǎng)絡(luò)，每個三端口網(wǎng)絡(luò)中的一個端口是浮置節(jié)點，各三端口網(wǎng)絡(luò)的所述浮置節(jié)點相互連接。在可選實施例中，每個三端口網(wǎng)絡(luò)都包括：連接至所述浮置節(jié)點的電容部件；以及連接至所述電容部件的第一電感部件和第二電感部件。在可選實施例中，所述電容部件包括表示TSV內(nèi)襯層的電容的固定電容部件以及表示所述中介層的電容和所述中介層的電阻的可變輸入部件。在可選實施例中，所述TSV模型是可調(diào)的，以通過調(diào)節(jié)表示所述中介層的電容和電阻的所述輸入部件來表示相鄰TSV之間的不同間距。在可選實施例中，所述第一電感部件和所述第二電感部件中的每一個都包括具有不同電感的至少兩個電感器。在可選實施例中，所述至少兩個電感器相互并聯(lián)連接。在可選實施例中，所述至少兩個電感器相互串聯(lián)連接。在可選實施例中，所述至少兩個電感器包括：相互并聯(lián)連接的第一電感器和第二電感器；以及與所述第一電感器和所述第二電感器串聯(lián)的第三電感器，所述第三電感器的電感與所述第一電感器和所述第二電感器中至少一個的電感不同。在可選實施例中，所述電容部件包括表示TSV內(nèi)襯層的電容的固定電容部件，所述固定電容部件與表示所述中介層的電容和所述中介層的電阻的可變輸入部件串聯(lián)。在可選實施例中，所述第一電感部件的第一電感器和第二電感器表示位于所述中介層的第一側(cè)的電路元件的電感；所述第二電感部件的第一電感器和第二電感器表示位于所述中介層的與所述第一側(cè)相對的第二側(cè)的電路元件的電感；以及所述第三電感器表示所述TSV的自感。根據(jù)本發(fā)明的另一個方面，還提供了一種計算機實現(xiàn)的方法，包括：訪問存儲在有形、非暫時性機器可讀存儲介質(zhì)中的中介層模型，所述中介層模型包括多個襯底通孔(TSV)模型，每個TSV模型都具有各自的三端口網(wǎng)絡(luò)，每個三端口網(wǎng)絡(luò)中的一個端口是浮置節(jié)點，各三端口網(wǎng)絡(luò)的所述浮置節(jié)點相互連接；在計算機處理器中處理所述中介層模型，其中，所述計算機處理器被編程用于分析電路來為設(shè)計、制造以及測試所述電路中的至少一個確定所述電路對輸入射頻(RF)信號的響應(yīng)；以及從所述計算機處理器輸出表示TSV對所述射頻(RF)信號響應(yīng)的數(shù)據(jù)。在可選實施例中，所述的方法進(jìn)一步包括：基于輸出數(shù)據(jù)提供中介層布局配置；以及形成用于制造具有所述中介層布局配置的中介層的一組光掩模。在可選實施例中，所述方法進(jìn)一步包括：基于輸出數(shù)據(jù)提供中介層布局配置；以及制造包括所述中介層布局配置的2.5DIC或者3DIC。在可選實施例中，每個三端口網(wǎng)絡(luò)都包括：連接至所述浮置節(jié)點的電容部件；以及連接至所述電容部件的第一電感部件和第二電感部件。在可選實施例中，所述電容部件包括表示TSV內(nèi)襯層的電容的固定電容部件以及表示所述中介層的電容和所述中介層的電阻的可變輸入部件，并且所述TSV模型是可調(diào)的以通過調(diào)節(jié)表示所述中介層的電容和電阻的所述輸入部件來表示相鄰TSV之間的不同間距。在可選實施例中，所述第一電感部件和所述第二電感部件中的每一個都包括具有不同電感的至少兩個電感器。在可選實施例中，所述至少兩個電感器包括：相互并聯(lián)連接的第一電感器和第二電感器；以及與所述第一電感器和所述第二電感器串聯(lián)的第三電感器，所述第三電感器的電感與所述第一電感器和所述第二電感器中至少一個的電感不同。在可選實施例中，處理包括在100MHz到100GHz的范圍內(nèi)仿真所述TSV模型的性能。根據(jù)本發(fā)明的又一個方面，提供了一種被編碼有數(shù)據(jù)的永久有形機器可讀存儲介質(zhì)，包括：所述數(shù)據(jù)表示中介層模型，所述中介層模型由計算機訪問并處理以輸出表示襯底通孔(TSV)對射頻(RF)信號響應(yīng)的數(shù)據(jù)，所述中介層模型包括多個TSV模型，每個TSV模型都具有表示各自的三端口網(wǎng)絡(luò)的數(shù)據(jù)，每個三端口網(wǎng)絡(luò)中的一個端口是浮置節(jié)點，各三端口網(wǎng)絡(luò)的所述浮置節(jié)點相互連接；所述中介層模型可被處理器訪問，所述處理器被編程來分析包括至少一個TSV的電路，從而為設(shè)計、制造以及測試所述電路中的至少一個確定所述電路對輸入射頻(RF)信號的響應(yīng)。在可選實施例中，每個三端口網(wǎng)絡(luò)都包括：連接至所述浮置節(jié)點的電容部件，所述電容部件包括：表示TSV內(nèi)襯層的電容的固定電容部件；和表示所述中介層的電容和所述中介層的電阻的可變輸入部件；以及連接至所述電容部件的第一電感部件和第二電感部件，每個電感部件都包括：相互并聯(lián)連接的第一電感器和第二電感器；和與所述第一電感器和所述第二電感器串聯(lián)的第三電感器，所述第三電感器的電感與所述第一電感器和所述第二電感器中至少一個的電感不同。附圖說明圖1是具有半導(dǎo)體中介層的2.5DIC圖。圖2是用于建模圖1的半導(dǎo)體中介層的系統(tǒng)框圖。圖3是圖1的半導(dǎo)體中介層中的襯底通孔的詳圖。圖4是圖2的計算機中實現(xiàn)的TSV模型的示意圖。圖5A是被八個接地TSV圍繞的TSV的實例。圖5B是具有圖5A的TSV配置的中介層的模型的示意圖。圖6A-6C是比較實驗測量到的電阻、電感和電容與由模型計算得到的相應(yīng)數(shù)值的圖。圖7是用于表征TSV的方法流程圖。具體實施方式下面結(jié)合被視為整個書面描述一部分的附圖閱讀本發(fā)明示例性實施方式的描述。在本說明書中，相關(guān)術(shù)語，例如“下面的”、“上面的”、“水平的”、“垂直的”、“在...之上”、“在...之下”、“在上面”、“在下面”、“頂部”和“底部”及其派生詞(例如，“水平地”、“向下地”、“向上地”等等)應(yīng)該被理解為指如下面描述的或者下述附圖中所示的方向。這些相關(guān)術(shù)語是為了便于描述并不要求以特定方向構(gòu)造或者操作裝置。除非另外明確描述，否則附接、連接或類似關(guān)系的術(shù)語，例如，“連接的”以及“互聯(lián)的”，指結(jié)構(gòu)之間通過中間結(jié)構(gòu)直接地或者間接地彼此固定或者連接的關(guān)系，而且兩者都是可移動或者嚴(yán)格的連接或者關(guān)系。在設(shè)計階段之前，之中提供了用于建模和仿真半導(dǎo)體中介層的頻率依賴的電容耦合和襯底通孔(TSV)的電感耦合的設(shè)備和方法。這種模型適于新技術(shù)的表征，例如，較小的幾何技術(shù)節(jié)點、新材料、新工藝等等。例如，圖1示出了2.5維(“2.5D”)的集成電路(“IC”)封裝100的一個實例，在封裝件100中第一和第二IC芯片102，104連接至中介層108，中介層108又安裝至封裝襯底106。可使用小導(dǎo)電凸塊110將IC芯片102，104接合至中介層108，導(dǎo)電凸塊110可被稱為“微凸塊”或者“μ凸塊”。導(dǎo)電凸塊111還可被用于將中介層108連接至封裝襯底106。將IC芯片102，104連接至中介層108的微凸塊110和將中介層108連接至PCB106的凸塊111可具有不同尺寸和電特性。中介層108包括半導(dǎo)體襯底116，半導(dǎo)體襯底116具有分別形成在其前主面和后主面上的前側(cè)和后側(cè)互連層112，114。在一些應(yīng)用中，襯底116不接地并因此是電浮置的。前側(cè)和后側(cè)互連層112，114均可包括多個金屬間介電(IMD)層，包括通孔級層(V1，V2等)和金屬線級層(例如，M1，M2等)。如圖1所示，前側(cè)互連結(jié)構(gòu)112可包括設(shè)置在第一金屬層(即，M1)中的導(dǎo)體118，130以及設(shè)置在第二金屬層(即，M2)中的導(dǎo)體132。前側(cè)互連層112中的導(dǎo)體118可通過從半導(dǎo)體襯底116的前側(cè)表面126延伸至半導(dǎo)體襯底116的后側(cè)表面128的襯底通孔(“TSV”)電連接至后側(cè)互連層114中的金屬導(dǎo)體122。前側(cè)和后側(cè)互連層112，114還可包括不相互連接的導(dǎo)體130，132，134。盡管前側(cè)導(dǎo)體和后側(cè)導(dǎo)體130，132，134不相互電連接，但在2.5DIC100工作期間發(fā)生導(dǎo)體130，132，134之間的電耦合(即，電容耦合和/或電感耦合)。電耦合還可發(fā)生在半導(dǎo)體襯底116的同一側(cè)的導(dǎo)體之間。例如，電耦合還可發(fā)生在導(dǎo)體118和130之間，即使在它們之間不存在電連接。耦合還可發(fā)生在延伸穿過半導(dǎo)體襯底116的相鄰TSV124之間。中介層中的導(dǎo)體之間的電耦合降低了2.5DIC的性能。典型的RC提取工具和基于這些RC提取工具的輸出的仿真軟件不對這些電容或者電感耦合的頻率依賴效應(yīng)進(jìn)行建模。因此，使用這些工具設(shè)計的2.5DIC的中介層具有與設(shè)計和仿真階段期間想要的頻率依賴特征不同的頻率依賴特征。圖2是根據(jù)一種實施方式的用于建模半導(dǎo)體中介層的系統(tǒng)框圖。系統(tǒng)200包括用于模擬、射頻(RF)和混合信號電路的電子設(shè)計自動化(“EDA”)工具202。在一些實施方式中，系統(tǒng)200包括被編程有計算機程序代碼的通用處理器201，該計算機程序代碼配置處理器201的電路以用作EDA工具。合適的EDA工具的實例包括但不限于加利福尼亞州圣克拉拉安捷倫(Agilent.OfSantaClara，CA)銷售的“ADVANCEDDESIGNSYSTEM(ADS)TM”，其可包括原理圖捕獲工具204以及提供SPICE級模擬和RF仿真的電路仿真器206。也可使用其他EDA工具302，例如，加利福尼亞州圣何塞的Cadence設(shè)計系統(tǒng)公司(CadenceDesignSystem，Inc.ofSanJoes，CA)銷售的電路仿真器。處理器201被編程以運行所述工具來分析電路以為設(shè)計、制造以及測試電路至少之一確定電路對輸入RF信號的響應(yīng)。在其他實施方式中，EDA工具可在包括例如專用集成電路的專用目的的硬件中實現(xiàn)。EDA工具202是通過以下形成的專用目的計算機：從非暫時性計算機可讀存儲介質(zhì)216獲取存儲的程序指令217，在通用處理器201上執(zhí)行所述指令。永久的、非暫時性計算機可讀存儲介質(zhì)216的實例包括但不限于只讀存儲器(“ROM”)、隨機存取存儲器(“RAM”)、閃存等等。有形、非暫時性機器可讀存儲介質(zhì)212，216被配置成存儲被EDA工具202使用的輸入220，222和224以及由置放和布線工具208產(chǎn)生的布局?jǐn)?shù)據(jù)214。另外，介質(zhì)212，216可存儲部件模型218，例如，在表征期間使用的襯底通孔(TSV)模型219。部件模型可包括接近半導(dǎo)體對寬帶電磁信號響應(yīng)的頻率依賴電路模型。盡管圖2示出了具有兩個機器可讀存儲介質(zhì)212，216的實例，但是可使用任何正整數(shù)數(shù)量的介質(zhì)。盡管圖2示出了示意性地組織在某些框中的數(shù)據(jù)，但這些框不映射介質(zhì)212，216上的有限的單個物理布置。根據(jù)EDA工具使用的數(shù)據(jù)結(jié)構(gòu)，數(shù)據(jù)可以以一種或者多種文件和格式組織。EDA工具202還包括電磁(“EM”)仿真工具210。EM仿真工具210在表征期間使用。置放和布線工具208能夠接收包括在集成電路(“IC”)或者中介層布局中的多個單元的識別，包括在相互連接的多個單元內(nèi)的單元對的網(wǎng)表。可安裝置放和布線工具208以使用一套缺省設(shè)計規(guī)則220以及包括在技術(shù)文件224中的制造廠專用的和/或技術(shù)節(jié)點專用的參數(shù)。最后得到的設(shè)計可稍后被放入靜態(tài)時序分析(STA)工具210中，所述靜態(tài)時序分析(STA)工具210可包括電磁工具(RLC)或者布局寄生提取(LPE)工具(RC)的仿真。在一些實施方式中，LPE工具是加利福尼亞州山景城的Synopsys公司的“StarRC”以及MentorGraphicsofWilsonville，Oregon(明導(dǎo)公司，位于威爾森威爾-俄勒岡州)的Calibres。在一些實施方式中，EM工具是AnsoftHFSSbyANSYSofCanonsburg，Pennsylvania(ANSYS公司，位于賓夕法尼亞州-卡農(nóng)斯堡)的AnsoftHFSS或者AgilentofSantaClara，Califomia(安捷倫公司，位于加利福尼亞州-圣克拉拉)的EMDS-for-ADS。再次參照圖2，STA仿真器210接收組合模型并進(jìn)行可立刻說明中介層襯底116的頻率依賴特性的仿真。一些用戶可選擇使用僅RC計算的工具。這種用戶可使用LPE抽取工具本身來計算金屬布線中存在的寄生參數(shù)。如果需要與RLC互連，那么用戶使用電磁仿真工具來提取互連。圖3表示包括TSV124的中介層108的部分的更詳細(xì)視圖。根據(jù)各種示例性實施方式，中介層108具有襯底116，襯底116可以為硅襯底、III-V化合物襯底、硅/鍺(SiGe)襯底、絕緣體上硅(SOI)、顯示襯底(例如，液晶顯示器(LCD)、等離子顯示器、電致發(fā)光(EL)燈顯示器或者發(fā)光二極管(LED)襯底)。襯底具有互連結(jié)構(gòu)，互連結(jié)構(gòu)包括形成在襯底上方的多個互連層112a-112c?；ミB層112a-112c可由與用于集成電路后段制程(BEOL)工藝的材料相同的材料形成。這些互連層包括介電層112a、鈍化層112b以及蝕刻停止層112c。介電層112a可以為氮化硅、氧化硅、二氧化硅、氧氮化硅、低k介電材料或者ELK材料。在一種實施方式中，中介層襯底116是硅，介電層112a是未摻雜的硅酸鹽玻璃(USG)，鈍化層112b是氮化硅，并且蝕刻停止層112c是硅碳。多個導(dǎo)電圖案132(例如，銅線圖案)形成在互連結(jié)構(gòu)112的線層中。不同級或?qū)又械木€圖案通過導(dǎo)電通孔133相互連接。在互連結(jié)構(gòu)112的頂部金屬層之上，一些實施方式包括再分配層140。再分配層(RDL)的目的是在具有PAD和探針的管芯之間連接。在一些實施方式中，由于RDL的電阻比低層中的金屬間連接件(線和通孔)的電阻低，因此RDL還用于互連。在其他實施方式中，RDL用于輸出。中介層模型500可實際包括在由處理器201存取的非暫時性機器可讀存儲介質(zhì)中。中介層模型由計算機201處理以輸出表示TSV124對射頻(RF)信號響應(yīng)的數(shù)據(jù)。圖5A和圖5B示出了示例性中介層模型500。中介層模型可被配置成表示TSV的任何期望的布置。例如，圖5A表示包括由八個接地TSV400圍繞的中心TSV400C的配置500。這種基礎(chǔ)配置可被建模成評估TSV到TSV間距的影響。圖5B示意性地示出了圖5A的TSV結(jié)構(gòu)的模型。在這種實例中，假設(shè)TSV400與任何其他TSV、導(dǎo)電圖案或者通孔(未示出)之間有足夠大的間隔，因此任何其他TSV、導(dǎo)電圖案或者通孔可被忽略。在圖5B中，中介層模型500具有表示接地TSV的多個TSV模型400。每個TSV模型400具有各自的三端口網(wǎng)絡(luò)。每個三端口網(wǎng)絡(luò)的第一端口411被連接至具有第一電勢(例如，地電壓或者Vss)的節(jié)點421。每個三端口網(wǎng)絡(luò)的第二端口412開放，不連接至任何信號。每個三端口網(wǎng)絡(luò)的第三端口413是浮置節(jié)點(其中，浮置節(jié)點是模擬/示意的內(nèi)部節(jié)點)。每個三端口網(wǎng)絡(luò)的浮置節(jié)點413相互連接，但不連接任何外部節(jié)點。中心TSV400C具有第一端口411，該第一端口411連接至具有第二電勢的節(jié)點422。TSV400C的第二端口412是開放的，不連接任何信號。TSV400C的第三端口413是浮置節(jié)點，并且連接至所有其他TSV的浮置節(jié)點。圖5B僅是對置放入原理圖時連接在一起的浮置節(jié)點的研究以及用于TSV到TSV連接的研究的一個實例。在一些實施方式中，節(jié)點412經(jīng)由通孔和/或?qū)Ь€連接至互連布線。圖4是使用分立部件建模的單個TSV124(圖3)的模型400的示意圖。在一些實施方式中，圖5B中的每個模型400根據(jù)圖4的原理圖配置。如圖4所示，每個三端口網(wǎng)絡(luò)400包括連接至浮置節(jié)點413的電容部件403，以及連接至電容部件403的第一和第二電感部件401，402。電感部件401，402表示沿TSV124的中心縱軸線設(shè)置的分立電感器，并且電容部件表示自TSV的中心以徑向向外延伸的電容器。電感部件401，402和電容部件403以“T”結(jié)構(gòu)連接。電容部件403包括表示TSV內(nèi)襯層125的電容的固定電容部件C以及分別表示中介層電容和中介層電阻的可變輸入部件Csub，Rsub。由于每個TSV124的內(nèi)襯層125基本上是相同的，所以電容C是固定的。電容Csub和電阻Rsub是可變的，以使在建模期間變化的中介層襯底116的電容Csub和電阻Rsub表示相鄰TSV之間的變化間距。TSV模型400是可調(diào)的，用于通過調(diào)節(jié)表示電容的輸入部件Csub以及表示中介層電阻的Rsub來表示相鄰TSV之間的不同間距。例如，如圖5所示，在具有由接地TSV圍繞的TSV的模型500中，TSV到TSV間距的影響可通過改變Csub和Rsub來表征。在一些實施方式中，固定電容C與可變電容Csub和電阻Rsub串聯(lián)，并且Csub和Rsub相互并聯(lián)。第一和第二電感部件401，402中的每個都包括至少兩個電感器，這些電感器相互具有不同電感。在一種實施方式中，至少兩個電感器包括相互并聯(lián)連接的電感器Ls和Ls1。在一些實施方式中，至少兩個電感器包括相互串聯(lián)連接的電感器Ls和L1。在一些實施方式中，至少兩個電感器包括：相互并聯(lián)連接的第一和第二電感器Ls和Ls1；以及與第一和第二電感器Ls和Ls1串聯(lián)的第三電感器L1(或者L2)。第三電感器L1(或者L2)具有不同于至少第一和第二電感器之一的電感器。第一電感部件401的第一和第二電阻器Rs、Rs1和電感器Ls、Ls1表示電路元件(例如，在中介層襯底116第一側(cè)上的用于TSV的接合焊盤)的電阻和電感。第二電感部件402的第一和第二電阻器Rs、Rs1和電感器Ls、Ls1代表在與第一側(cè)相對的中介層116的第二側(cè)上的電路元件的電阻和電感。第一(第二)電感部件401(402)的第三電感器L1(L2)表示TSV的上(下)半部的自感。如圖4中所示，電感部件401(402)具有與三個并聯(lián)電路路徑平行的網(wǎng)絡(luò)：第一路徑包括與固定電感器L1(L2)串聯(lián)的固定電感器R。與固定電阻器R并聯(lián)的是第一和第二電路路徑，第一電路路徑具有第一可調(diào)電阻Rs和第一可調(diào)電感Ls，第二電路路徑具有第二可調(diào)電阻Rs1和第二可調(diào)電感Ls1。在一些實施方式中，電感部件401中的各部件的值與電感部件402中的各部件的值相同。在其他實施方式中，電感部件401中的任何R、L1、Rs、Ls、Rs1和Ls1的值可不同于電感部件402中的相對應(yīng)的R、L2、Rs、Ls、Rs1和/或Ls1的值，以對TSV結(jié)構(gòu)中任何不對稱更精確地建模。例如，如果靠近中介層的一個表面的TSV的截面尺寸較大，而靠近中介層的另一表面的TSV的橫截面尺寸較小，這種不對稱可通過調(diào)節(jié)電感部件401和/或402的一個或者多個參數(shù)建模?？烧{(diào)參數(shù)Rs、Ls、Rs1和Ls1允許模型400被調(diào)節(jié)以提供對在寬頻率范圍的、跟蹤實際TSV的特性的信號輸入的響應(yīng)。TSV的電阻、電容和電感在延伸入極高頻(EHF)帶30-300Ghz的寬頻帶上不是常數(shù)。例如，圖6A-6C示出了跨過0和30GHz之間頻率范圍的、TSV的電阻、電感和電容的測試數(shù)據(jù)。圓圈表示硅測試中收集的數(shù)據(jù)點。實線表示由圖4、圖5A和圖5B的模型預(yù)測的數(shù)值。由模型預(yù)測的真實阻抗符合10％內(nèi)的實驗數(shù)據(jù)。同樣地，模型用相似精度預(yù)測傳輸系數(shù)S21。在其他實施方式中，調(diào)節(jié)參數(shù)Rs，Ls，Rs1和Ls1以致在用EDA工具在100MHz到100GHz整個范圍分析模型時，模型密切跟蹤在該仿真范圍的TSV模型的性能。另外，可調(diào)節(jié)參數(shù)以反映作為工作溫度的函數(shù)的TSV電感和電容的變化。除了表征TSV至TSV間距的影響以外，這種模型還可被用于表征中介層布局和制造工藝的其他參數(shù)。例如，還可改變電阻Rs和Rs1以及電感Ls和Ls1以對應(yīng)TSV本身的不同尺寸。此外，可改變電容C以表征內(nèi)襯厚度變化的影響。進(jìn)一步，可改變圖5A和圖5B的模型以增加無源部件(例如，金屬線和傳輸線)?？赏ㄟ^改變圖5B的布置，表征類似地圍繞TSV的接地TSV或者電壓偏置TSV的其他布置和結(jié)構(gòu)。例如，可使用任何數(shù)量的接地TSV或者電壓偏置TSV。沒有AC信號的電壓偏置TSV在技術(shù)上作為AC接地。發(fā)明人已經(jīng)發(fā)現(xiàn)隨著被模型化的圍繞TSV的接地TSV的數(shù)目變大，總的寄生電容接近表示內(nèi)襯層電容的電容C。對于相對較小數(shù)量的圍繞接地TSV，發(fā)現(xiàn)總的寄生電容變化大約為：其中，Cap(tsvtotsv)是兩個TSV之間的電容，Cap(one_tsv)是內(nèi)襯電容，N是圍繞接地電容器的數(shù)量。圖7是用于建模TSV的計算機實現(xiàn)方法的流程圖。在步驟700，收集特征數(shù)據(jù)。例如，實驗設(shè)計可包括制造具有分別不同的TSV至TSV間距的硅中介層樣本，以及使用網(wǎng)絡(luò)分析器測試TSV的間距，以在100Mhz到100Gzhz的整個頻帶內(nèi)測量TSV的電阻、電容和電感。在一些實施方式中，在相鄰TSV之間的多于一個不同間距處以及多于一個溫度時收集特征數(shù)據(jù)。在一些實施方式中，步驟700僅為新技術(shù)執(zhí)行一次，并且可通過調(diào)整調(diào)節(jié)參數(shù)，使模型可后續(xù)用于預(yù)測TSV的RF性能。在步驟702，將中介層模型存儲在可觸知的、非暫時性機器可讀存儲介質(zhì)(例如，計算機可讀存儲介質(zhì))上。所述模型可包括限定如圖4所示的TSV模型內(nèi)器件和連接的網(wǎng)表，以及用于模型中的每個固定電阻器、電容器和電感器的一組數(shù)值。所述模型可進(jìn)一步包括限定如圖5B所示的中介層中多個TSV的網(wǎng)表。所述中介層模型具有多個襯底通孔(TSV)模型，每個TSV模型都具有相應(yīng)的三端口網(wǎng)絡(luò)，每個三端口網(wǎng)絡(luò)中的一個端口是浮置節(jié)點，各三端口網(wǎng)絡(luò)的浮置節(jié)點相互連接。在步驟704，由被編程的處理器訪問或取得存儲在介質(zhì)中的中介層模型。在一些實施方式中，處理器獲取模型中的分立器件布置的網(wǎng)表以及每個固定值器件的數(shù)值。在步驟706，調(diào)節(jié)可調(diào)電容和電阻以反映至少一個TSV至TSV間距。在一些實施方式中，腳本程序自動重復(fù)循環(huán)，在循環(huán)中為每個可調(diào)輸入值生成不同的數(shù)值并且提供給處理器，每次都執(zhí)行步驟706。在其他實施方式中，用戶為可調(diào)輸入值之一鍵入一個或者多個值。在步驟708，處理器運行電路EM仿真器程序以處理中介層模型。所述處理器被編程用于分析TSV模型的分立電路表示，從而為設(shè)計、制造和測試電路中的至少一個確定TSV電路對輸入射頻(RF)信號的響應(yīng)。在步驟710，處理器輸出表示TSV響應(yīng)射頻(RF)信號的數(shù)據(jù)。所述輸出可以是各種格式。例如，所述輸出可包括存儲在永久有形的計算機可讀存儲介質(zhì)中，以表格或者圖形格式顯示或者打印結(jié)果。輸出數(shù)據(jù)可包括例如：TSV電阻、電感、電容以及作為頻率的函數(shù)的S21的幅度和相位。輸出還可顯示作為TSV至TSV間距函數(shù)的任何參數(shù)的變化。步驟704至710可在程序或者腳本的控制下或者用戶手動控制下重復(fù)任何期望的次數(shù)。步驟712，基于根據(jù)中介層模型的輸出數(shù)據(jù)來設(shè)計或者修正中介層布局。步驟714，建?；蛘叻抡嫒恐薪閷硬季峙渲谩＠?，如果中介層布局具有與表征期間使用的圖5的3×3模型不同的TSV布置，則可以使用中介層結(jié)構(gòu)的另一模型。進(jìn)一步，與RF性能有關(guān)的中介層的其他節(jié)點可包括在該模型中。步驟712和714可重復(fù)任何期望的次數(shù)，直到滿足設(shè)計者的規(guī)格。在步驟716，最后的中介層設(shè)計下線，并且形成用于制造具有中介層結(jié)構(gòu)的中介層的光掩模。步驟718，制造包括中介層結(jié)構(gòu)的2.5DIC或者3DIC。上面示出和描述的實例包括具有延伸穿過其的TSV的中介層。在一些實施方式中，多個管芯以所謂的2.5DIC結(jié)構(gòu)被直接布置在中介層上。在其他實施方式中，管芯的堆疊可以3DIC結(jié)構(gòu)在中介層上互聯(lián)。在一些實施方式中，一種計算機實現(xiàn)的系統(tǒng)，包括處理器，所述處理器被編程用于分析電路來為設(shè)計、制造以及測試電路中的至少一個確定電路對輸入射頻(RF)信號的響應(yīng)。一種中介層模型有形地包括在將被處理器訪問的非暫時性機器可讀存儲介質(zhì)中。所述中介層模型由計算機處理以輸出表示襯底通孔(TSV)對射頻(RF)信號響應(yīng)的數(shù)據(jù)。所述中介層模型包括多個TSV模型。每個TSV模型具有各自的三端口網(wǎng)絡(luò)。每個三端口網(wǎng)絡(luò)中的一個端口是浮置節(jié)點。各三端口網(wǎng)絡(luò)的浮置節(jié)點相互連接。在一些實施方式中，一種計算機實現(xiàn)的方法包括：訪問存儲在有形、非暫時性機器可讀存儲介質(zhì)中的中介層模型，所述中介層模型包括多個襯底通孔(TSV)模型，每個TSV模型具有各自的三端口網(wǎng)絡(luò)，每個三端口網(wǎng)絡(luò)中的一個端口是浮置節(jié)點，各三端口網(wǎng)絡(luò)的浮置節(jié)點相互連接；在計算機處理器中處理中介層模型，其中所述處理器被編程用于分析電路來為設(shè)計、制造以及測試電路中的至少一個確定電路對輸入射頻(RF)信號的響應(yīng)，以及從處理器輸出表示TSV對射頻(RF)信號響應(yīng)的數(shù)據(jù)。在一些實施方式中，一種永久性、有形機器可讀存儲介質(zhì)被編碼有數(shù)據(jù)。所述數(shù)據(jù)表示中介層模型。所述中介層模型被計算機訪問并且處理以輸出表示襯底通孔(TSV)對射頻(RF)信號響應(yīng)的數(shù)據(jù)。所述中介層模型包括多個TSV模型。每個TSV模型都具有表示各自三端口網(wǎng)絡(luò)的數(shù)據(jù)。每個三端口網(wǎng)絡(luò)中的一個端口是浮置節(jié)點。各三端口網(wǎng)絡(luò)的浮置節(jié)點相互連接。所述中介層模型可由被編程的處理器訪問以分析包括至少一個TSV的電路來為設(shè)計、制造以及測試電路中的至少一個確定電路對輸入射頻(RF)信號的響應(yīng)。本文描述的方法和系統(tǒng)可以至少部分以計算機執(zhí)行的步驟以及用于實施這些步驟的裝置的形式體現(xiàn)。所公開的方法還可以至少部分以編碼有計算機程序代碼119的有形、非暫時性機器可讀存儲介質(zhì)的形式體現(xiàn)。所述介質(zhì)可包括諸如，RAM、ROM、CD-ROM、DVD-ROM、BD-ROM、硬盤驅(qū)動器、閃存或者任何其他非暫時性機器可讀存儲介質(zhì)，其中當(dāng)程序代碼裝載到計算機中并被計算機執(zhí)行時，所述計算機變?yōu)閷嵤┧龇椒ǖ难b置。所述方法還可至少部分以計算機程序代碼被裝載到其上和/或被其執(zhí)行的計算機的形式體現(xiàn)，使得計算機成為實施所述方法的專用目的裝置。當(dāng)在通用處理器上實施時，計算機程序代碼段配置處理器以生成特定的邏輯電路。所述方法可以可選地至少部分包括在由用于執(zhí)行所述方法的專用集成電路形成的數(shù)字信號處理器中。盡管根據(jù)示例性實施方式已描述了本發(fā)明，但不僅限于此。相反，所附的權(quán)利要求應(yīng)當(dāng)被廣泛構(gòu)造以包括可以被本領(lǐng)域技術(shù)人員作出的其他變形和實施方式。