專利名稱：接口裝置和布線基板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及接口裝置和布線基板，更詳細(xì)地說(shuō)，涉及可進(jìn)行高速串行傳輸?shù)腜CI-Express或USB3. O等的接口裝置和安裝了該裝置的布線基板。
背景技術(shù)：
近年來(lái)，在以個(gè)人計(jì)算機(jī)(PC)為首的信息處理裝置的領(lǐng)域中，利用了PCI-Express (快速外圍組件互連，以下稱為PCI_e)或USB (通用串行總線)3. O等的高速串行傳輸方式的接口裝置成為產(chǎn)品化。該P(yáng)CI-e采用串行傳輸方式而沒(méi)有采用以往的并行傳輸方式，將PCI-e的一條串行通信線稱為通道(lane)，根據(jù)需要而使用多個(gè)通道而實(shí)現(xiàn)高速化。在PCI-eGen2中，實(shí)現(xiàn)最大5Gbps的數(shù)據(jù)傳輸速度。此外，USB3.0是基于上述的PCI-eGen2的技術(shù)而開(kāi)發(fā)的，相對(duì)于前一版本的USB2. O的最大480Mbps，實(shí)現(xiàn)最大5Gbps的數(shù)據(jù)傳輸速度，實(shí)現(xiàn)了大幅的高速化。在USB2. O中，在上行和下行的雙方向上切換使用一條差動(dòng)傳輸路徑，但在USB3.0中，上行和下行分別使用專用的差動(dòng)傳輸路徑，能夠同時(shí)進(jìn)行雙向的通信。這個(gè)技術(shù)在PCI-e等的高速串行通信中是一般的方法。USB3. O和PCI-e采用若干個(gè)同等的技術(shù)，例如，作為為了高速化的技術(shù)而采用LVDS(低電壓差分信號(hào))或CRU(時(shí)鐘恢復(fù)單元)等的技木。LVDS是使用兩條傳輸路徑的差動(dòng)信號(hào)傳輸方式，且是將并行信號(hào)變換為低電壓差動(dòng)的串行信號(hào)而傳輸?shù)姆绞?。在USB3. O中，與PCI-e同等地，規(guī)定為差動(dòng)信號(hào)的振幅最低O. 8V、最高I. 2V。此外，關(guān)于CRU，在USB3.0中，與PCI-e同等地，采用時(shí)鐘被嵌入數(shù)據(jù)信號(hào)中的嵌入時(shí)鐘方式。都在標(biāo)準(zhǔn)上決定了這些技木。上述的USB作為用于連接PC與周邊設(shè)備的通用接ロ而被普及，但目前的大多數(shù)PC都標(biāo)準(zhǔn)配備了 USB2. O,認(rèn)為USB3. O也會(huì)今后逐漸普及。此外，也有除了該USB以外還標(biāo)準(zhǔn)配備了 PCI-e的PC，例如在日本特開(kāi)2009-9564號(hào)公報(bào)中，記載了將PCI-e用的連接器和USB2. O用的連接器共用化的技木。由此，通過(guò)不同標(biāo)準(zhǔn)的PCI-e和USB2. O共用一個(gè)連接器，從而能夠選擇性地連接對(duì)應(yīng)于PCI-e的外部設(shè)備或者對(duì)應(yīng)于USB2. O的外部設(shè)備。這里，由于高速地進(jìn)行數(shù)據(jù)傳輸，在上述的PCI-e和USB3. O中，數(shù)據(jù)信號(hào)容易受到噪聲的影響，且對(duì)基板的布線也設(shè)定了嚴(yán)格的制約。因此，在想要將這兩個(gè)接ロ安裝到PC等的信息處理裝置的情況下，需要對(duì)PCI-e、USB3. O進(jìn)行分別設(shè)置一個(gè)系統(tǒng)共計(jì)兩個(gè)系統(tǒng)的布線，且兩個(gè)系統(tǒng)都要受到布線上的制約，所以存在基板面積增大的問(wèn)題。這個(gè)制約之ー是特性阻抗(也稱為差動(dòng)阻杭)，在標(biāo)準(zhǔn)上，PCI-e的差動(dòng)阻抗包括制造上的誤差而被規(guī)定為100Ω±10%。USB3. O的差動(dòng)阻抗也被規(guī)定為與此同等的90 Ω ±7 Ω。此外，在上述制約中，也包括動(dòng)作電壓等的電特性，但在PCI-e和USB3. O中規(guī)定了同等的電特性。在安裝PCI-e和USB3. O的情況下，需要決定基板布線中的層結(jié)構(gòu)、圖案寬度、圖案間隔等，使得滿足特性阻抗的條件。這是因?yàn)?，若特性阻抗同等，則能夠?qū)⒒宀季€設(shè)為同、等。即，若滿足特性阻抗的條件，則能夠共用PCI-e的布線和USB3. O的布線，由此，認(rèn)為能夠減小基板面積。此外，在假設(shè)在產(chǎn)品上搭載PCI-e和USB3. O中的ー個(gè)的情況下，若一旦進(jìn)行PCI_e的布線，則當(dāng)然不能使用USB3. O。因此，之后產(chǎn)生設(shè)計(jì)變更，變更為USB3. O的情況下，重新進(jìn)行布線。針對(duì)這樣的情況，也認(rèn)為若共用PCI-e的布線和USB3. O的布線而能夠選擇其中ー個(gè)接ロ，則能夠靈活地應(yīng)對(duì)之后的設(shè)計(jì)變更。但是，在目前的以往技術(shù)中，還沒(méi)有提出共用PCI-e的布線和USB3. O的布線的技術(shù)思想，所以還不能解決上述的問(wèn)題。此外，在上述的日本特開(kāi)200 9-9564號(hào)公報(bào)中記載的技術(shù)只不過(guò)是將PCI-e的連接器和USB2. O的連接器共用化，并沒(méi)有提及PCI_e的布線和USB3.0的布線的共用化。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提供一種在安裝PCI-e或USB3. O等的標(biāo)準(zhǔn)不同的2個(gè)串行通信接ロ時(shí)，能夠?qū)υO(shè)計(jì)變更等進(jìn)行靈活的應(yīng)對(duì)且能夠減小基板面積的接口裝置以及安裝了該裝置的布線基板。本發(fā)明的目的在于，提供ー種接口裝置，包括第一串行通信接ロ、特性阻抗和電特性與該第一串行通信接ロ同等的第二串行通信接ロ、以及設(shè)置了所述第一串行通信接口和所述第二串行通信接ロ的控制器，其特征在干，所述接口裝置包括選擇性地切換所述第一串行通信接口和所述第二串行通信接ロ的開(kāi)關(guān)部，連接所述第一串行通信接口和所述開(kāi)關(guān)部的布線和連接所述第二串行通信接口和所述開(kāi)關(guān)部的布線被共用化。本發(fā)明的其他目的在干，提供ー種接ロ裝置，其特征在干，所述開(kāi)關(guān)部包括第一設(shè)備側(cè)連接部，用于連接與所述第一串行通信接ロ對(duì)應(yīng)的第一設(shè)備；第二設(shè)備側(cè)連接部，用于連接與所述第二串行通信接ロ對(duì)應(yīng)的第二設(shè)備；以及控制器側(cè)連接部，經(jīng)由所述被共用化的布線而連接所述第一串行通信接口和所述第二串行通信接ロ，在切換到所述第一串行通信接ロ的情況下，連接所述第一設(shè)備側(cè)連接部和所述控制器側(cè)連接部，在切換到所述第ニ串行通信接ロ的情況下，連接所述第二設(shè)備側(cè)連接部和所述控制器側(cè)連接部。本發(fā)明的其他目的在干，提供ー種接口裝置，其特征在干，所述控制器包括切換信號(hào)輸出部，輸出用于切換所述第一串行通信接口和所述第二串行通信接ロ的切換信號(hào)，所述開(kāi)關(guān)部基于從所述切換信號(hào)輸出部輸出的切換信號(hào)，切換所述第一串行通信接口和所述第二串行通信接ロ本發(fā)明的其他目的在于，提供ー種接口裝置，其特征在于，所述第一串行通信接ロ是PCI-Express方式的接ロ，所述第二串行通信接ロ是USB3. O方式的接ロ。本發(fā)明的其他目的在于，提供一種安裝了所述接口裝置的布線基板。


圖I是表示包括本發(fā)明的接口裝置的信息處理裝置的結(jié)構(gòu)例的方框圖。圖2是表示在接口裝置中選擇了 PCI-e接ロ的狀態(tài)的方框圖。圖3是表示在接口裝置中選擇了 USB3. O接ロ的狀態(tài)的方框圖。
具體實(shí)施例方式以下，參照

本發(fā)明的接口裝置和安裝了該裝置的布線基板的優(yōu)選的實(shí)施方式。圖I是表示包括本發(fā)明的接口裝置的信息處理裝置的結(jié)構(gòu)例的方框圖。該信息處理裝置是一般的PC等，且包括接口裝置I、CPU5、存儲(chǔ)器6、SSD (固態(tài)驅(qū)動(dòng)器)7、以及HDD (硬盤驅(qū)動(dòng)器)8而構(gòu)成。接口裝置I由控制器2、PHY總線開(kāi)關(guān)3以及共用布線4構(gòu)成，在控制器2上連接了 CPU5和存儲(chǔ)器6，在PHY總線開(kāi)關(guān)3上連接了 SSD7和HDD8。SSD7是對(duì)應(yīng)于PCI-e的設(shè)備的一例，HDD8是對(duì)應(yīng)于USB3. O的設(shè)備的一例。共用布線4是將在控制器2中設(shè)置的PCI-e接ロ的布線和USB3. O接ロ的布線共用化的布線，經(jīng)由該共用布線4而連接了控制器2和PHY總線開(kāi)關(guān)3。另外，PHY總線開(kāi)關(guān)3 的“PHY” 意味著物理層(PHYsical layer)。圖2、圖3是表示圖I所示的接口裝置I的詳細(xì)結(jié)構(gòu)例的方框圖。圖2表示選擇了·PCI-e接ロ的狀態(tài)，圖3表示選擇了 USB3. O接ロ的狀態(tài)。控制器2包括PCI-e接ロ(以下，PCI_e I/F) 21、特性阻抗和電特性與該P(yáng)CI_e I/F同等的USB3.0接ロ(以下，USB3. 0I/F)22、信號(hào)通信部23。PCI_e I/F21是本發(fā)明的第一串行通信I/F的一例，USB3. 0I/F22是本發(fā)明的第二串行通信I/F的一例。另外，若特性阻抗(差動(dòng)阻抗)和電特性與PCI-e I/F21同等，則也可以應(yīng)用USB3. O以外的串行通信I/
F0PCI-e I/F21包括差動(dòng)發(fā)送部(以下，稱為發(fā)送部TX+、TX_)、差動(dòng)接收部(以下，稱為接收部RX+、RX_)。同樣地，USB3. 0I/F22包括差動(dòng)發(fā)送部(以下，稱為發(fā)送部TX+、TX_)、差動(dòng)接收部(以下，稱為接收部RX+、RX_)。由于這些PCI-e I/F21和USB3. 0I/F22的特性阻抗和電特性同等，所以能夠共用基板布線。如上所述，該特性阻抗在標(biāo)準(zhǔn)上被決定為PCI-e中 100 Ω ±10%、USB3. O 中 90Ω ±7Ω。如圖2、3所示，連接PCI-e I/F21和PHY總線開(kāi)關(guān)3的布線與連接USB3. 0I/F22和PHY總線開(kāi)關(guān)3的布線作為共用布線4而共用。認(rèn)為例如通過(guò)夾著絕緣層而成為多層化(ニ層化)或者使用基板的背面等的方法而公用該共用布線4。PHY總線開(kāi)關(guān)3相當(dāng)于本發(fā)明的開(kāi)關(guān)部，包括用于選擇性地切換PCI_eI/F21和USB3. 0I/F22的路徑切換部32。在切換到PCI_e I/F21的情況下，路徑切換部32連接PCI_e設(shè)備側(cè)連接部33和控制器側(cè)連接部31，在切換到USB3. 0I/F22的情況下，路徑切換部32連接USB3. O設(shè)備側(cè)連接部34和控制器側(cè)連接部31。PHY總線開(kāi)關(guān)3包括用于連接與PCI-e I/F21對(duì)應(yīng)的SSD7的PCI_e設(shè)備側(cè)連接部33、用于連接與USB3. 0I/F22對(duì)應(yīng)的HDD8的USB3. O設(shè)備側(cè)連接部34、經(jīng)由共用布線4而連接PCI-e I/F21和USB3.0I/F22的控制器側(cè)連接部31。另外，SSD7相當(dāng)于本發(fā)明的第一設(shè)備，PCI-e設(shè)備側(cè)連接部33相當(dāng)于本發(fā)明的第一設(shè)備側(cè)連接部，HDD8相當(dāng)于本發(fā)明的第二設(shè)備，USB3. O設(shè)備側(cè)連接部34相當(dāng)于本發(fā)明的第二設(shè)備側(cè)連接部。PCI-e設(shè)備側(cè)連接部33、USB3. O設(shè)備側(cè)連接部34以及控制器側(cè)連接部31分別包括差動(dòng)發(fā)送部(發(fā)送部TX+、TX_)和差動(dòng)接收部(接收部RX+、RX_)。此外，SSD7和HDD8也同樣地包括差動(dòng)發(fā)送部(發(fā)送部TX+、TX-)和差動(dòng)接收部(接收部RX+、RX-)。由于在PCI-e和USB3. O中，支持所謂的即插即用功能，所以若連接對(duì)應(yīng)設(shè)備，則能夠自動(dòng)地識(shí)別這些。在本例的情況下，PHY總線開(kāi)關(guān)3的PCI-e設(shè)備側(cè)連接部33和USB3. O設(shè)備側(cè)連接部34成為插槽(slot)，若在各個(gè)插槽中安裝了 SSD7、HDD8，則路徑切換部32自動(dòng)地識(shí)別這些設(shè)備，并將表示有設(shè)備的連接的情況通知信號(hào)通信部35。例如，路徑切換部32以一定間隔交替地重復(fù)與PCI-e設(shè)備側(cè)連接部33的連接(圖2的狀態(tài))、與USB3. O設(shè)備側(cè)連接部34的連接(圖3的狀態(tài))，且在路徑切換部32檢測(cè)出SSD7的連接的情況下，將表示有SSD7的連接的情況通知信號(hào)通信部35。接受到該通知的信號(hào)通信部35將表示SSD7的連接的連接信號(hào)發(fā)送到控制器2側(cè)的信號(hào)通信部23。由此，控制器2能夠識(shí)別SSD7的連接。關(guān)于HDD8，也能夠同樣地識(shí)別連接。此外，解除了 SSD7的連接的情況下也基本同等，此時(shí)，路徑切換部32檢測(cè)SSD7的連接解除。然后，將表示有SSD7的連接解除的情況通知信號(hào)通信部35。接受到該通知的信號(hào)通信部35將表示SSD7的連接解除的解除信號(hào)發(fā)送到控制器2側(cè)的信號(hào)通信部23。由此，控制器2能夠識(shí)別SSD7的連接解除。關(guān)于HDD8，也能夠同樣地識(shí)別連接解除。如上所述，在控制器2中，能夠識(shí)別是否對(duì)PCI-e設(shè)備側(cè)連接部33、USB3. O設(shè)備側(cè) 連接部34分別連接了對(duì)應(yīng)設(shè)備的連接狀態(tài)。并且，控制器2的信號(hào)通信部23相當(dāng)于本發(fā)明的切換信號(hào)輸出部，輸出用于切換PCI-e I/F21的路徑和USB3. 0I/F22的路徑的切換信號(hào)。PHY總線開(kāi)關(guān)3的信號(hào)通信部35若接收到來(lái)自信號(hào)通信部23的切換信號(hào)，則基于接收到的切換信號(hào)，對(duì)路徑切換部32送出命令信號(hào)(高/低)，接受到該命令信號(hào)的路徑切換部32切換將PCI-e I/F21和SSD7連接的路徑與將USB3. 0I/F22和HDD8連接的路徑。具體地說(shuō)，在對(duì)SSD7或者HDD8發(fā)送數(shù)據(jù)(差動(dòng)信號(hào))的情況下，通過(guò)用戶的操作等而指定成為數(shù)據(jù)的發(fā)送目的地的設(shè)備(SSD7或者HDD8)。此外，在從SSD7或者HDD8接收數(shù)據(jù)的情況下，同樣通過(guò)用戶的操作等而指定成為數(shù)據(jù)的發(fā)送源的設(shè)備(SSD7或者HDD8)。并且，控制器2側(cè)的信號(hào)通信部23將上述指定的、與設(shè)備的串行通信I/F對(duì)應(yīng)的切換信號(hào)輸出到PHY總線開(kāi)關(guān)3。例如，在對(duì)SSD7發(fā)送數(shù)據(jù)的情況下，如圖2中例示那樣，控制器2側(cè)的信號(hào)通信部23將PCI-e切換信號(hào)輸出到PHY總線開(kāi)關(guān)3。在PHY總線開(kāi)關(guān)3中，通過(guò)信號(hào)通信部35接收該P(yáng)CI-e切換信號(hào)，并將與接收到的PCI-e切換信號(hào)對(duì)應(yīng)的“高”輸出到路徑切換部32。路徑切換部32根據(jù)來(lái)自信號(hào)通信部35的“高”，切換PHY總線開(kāi)關(guān)3的內(nèi)部布線，使得控制器側(cè)連接部31和PCI-e設(shè)備側(cè)連接部33連接，從而確立PCI_e I/F21和SSD7的路徑。由此，能夠?qū)ψ鳛閷?duì)應(yīng)于PCI-e的設(shè)備的SSD7發(fā)送數(shù)據(jù)。例如，在對(duì)HDD8發(fā)送數(shù)據(jù)的情況下，如圖3中例示那樣，控制器2側(cè)的信號(hào)通信部23將USB3. O切換信號(hào)輸出到PHY總線開(kāi)關(guān)3。在PHY總線開(kāi)關(guān)3中，通過(guò)信號(hào)通信部35接收該USB3. O切換信號(hào)，并將與接收到的USB3. O切換信號(hào)對(duì)應(yīng)的“低”輸出到路徑切換部32。路徑切換部32根據(jù)來(lái)自信號(hào)通信部35的“低”，切換PHY總線開(kāi)關(guān)3的內(nèi)部布線，使得控制器側(cè)連接部31和USB3. O設(shè)備側(cè)連接部34連接，從而確立USB3. 0I/F22和HDD8的路徑。由此，能夠?qū)ψ鳛閷?duì)應(yīng)于USB3. O的設(shè)備的HDD8發(fā)送數(shù)據(jù)。從SSD7或者HDD8接收數(shù)據(jù)的情況也基本同等，例如，在從SSD7接收數(shù)據(jù)的情況下，如圖2中例示那樣，控制器2側(cè)的信號(hào)通信部23將PCI-e切換信號(hào)輸出到PHY總線開(kāi)關(guān)3。在PHY總線開(kāi)關(guān)3中，通過(guò)信號(hào)通信部35接收該P(yáng)CI-e切換信號(hào)，并將與接收到的PCI-e切換信號(hào)對(duì)應(yīng)的“高”輸出到路徑切換部32。路徑切換部32根據(jù)來(lái)自信號(hào)通信部35的“高”，切換PHY總線開(kāi)關(guān)3的內(nèi)部布線，使得控制器側(cè)連接部31和PCI-e設(shè)備側(cè)連接部33連接，從而確立PCI-e I/F21和SSD7的路徑。由此，能夠從作為對(duì)應(yīng)于PCI_e的設(shè)備的SSD7接收數(shù)據(jù)。例如，在從HDD8接收數(shù)據(jù)的情況下，如圖3中例示那樣，控制器2側(cè)的信號(hào)通信部23將USB3. O切換信號(hào)輸出到PHY總線開(kāi)關(guān)3。在PHY總線開(kāi)關(guān)3中，通過(guò)信號(hào)通信部35接收該USB3. O切換信號(hào)，并將與接收到的USB3. O切換信號(hào)對(duì)應(yīng)的“低”輸出到路徑切換部32。路徑切換部32根據(jù)來(lái)自信號(hào)通信部35的“低”，切換PHY總線開(kāi)關(guān)3的內(nèi)部布線，使得控制器側(cè)連接部31和USB3. O設(shè)備側(cè)連接部34連接，從而確立USB3. 0I/F22和HDD8的路徑。由此，能夠從作為對(duì)應(yīng)于USB3. O的設(shè)備的HDD8接 收數(shù)據(jù)。如上所述，控制器2能夠根據(jù)用戶的操作，將切換信號(hào)輸出到PHY總線開(kāi)關(guān)3，切換路徑切換部32的路徑。由于控制器2與圖I的信息處理裝置側(cè)的CPU5連接，所以在用戶從操作部(未圖示)指定了設(shè)備吋，CPU5檢測(cè)出這個(gè)情況，CPU5控制控制器2。例如，在用戶指定了 HDD8的情況下，CPU5指示控制器2，使得輸出與HDD8對(duì)應(yīng)的USB3. O切換信號(hào)。這里，控制器2在從SSD7或者HDD8接收數(shù)據(jù)的情況下，在PCI_e I/F21和USB3. 0I/F22的兩者中接收數(shù)據(jù)，但進(jìn)行控制，使得只有與接收到的數(shù)據(jù)對(duì)應(yīng)的串行通信I/F進(jìn)行數(shù)據(jù)的處理，不對(duì)應(yīng)的串行通信I/F忽略數(shù)據(jù)。例如，在從SSD7接收到PCI-e的數(shù)據(jù)的情況下，只有PCI-e I/F21識(shí)別數(shù)據(jù)，進(jìn)行之后的處理，由于在USB3. 0I/F22中忽略數(shù)據(jù)，所以不進(jìn)行之后的處理。此外，相反地，若數(shù)據(jù)為來(lái)自HDD8的USB3. O的信號(hào)，則只有USB3. 0I/F22識(shí)別數(shù)據(jù)，進(jìn)行之后的處理，由于在PCI_e I/F21中忽略數(shù)據(jù)，所以不進(jìn)行之后的處理。以上，說(shuō)明了接口裝置I以及包括接口裝置I的信息處理裝置的實(shí)施方式，但由于接口裝置I能夠安裝在布線基板上，所以本發(fā)明也可以作為安裝了接口裝置I的布線基板的方式。具體地說(shuō)，也可以是安裝了構(gòu)成接口裝置I的控制器2和PHY總線開(kāi)關(guān)3的布線基板的方式。由此，根據(jù)本發(fā)明，由于在PCI-e I/F和USB3. 0I/F中，阻抗的制約和電特性同等，所以能夠共用基板布線。由此，能夠削減冗長(zhǎng)的布線，能夠減小基板面積。此外，由于設(shè)置了用于選擇性地切換PCI-e I/F的路徑和USB3. O I/F的路徑的PHY總線開(kāi)關(guān)，所以能夠靈活地應(yīng)對(duì)設(shè)計(jì)變更等。以上，根據(jù)本發(fā)明，通過(guò)在安裝PCI-e或USB3. O等的標(biāo)準(zhǔn)不同的2個(gè)串行通信接ロ時(shí)，設(shè)置了將PCI-e的布線和USB3. O的布線共用且用于選擇性地切換PCI_e和USB3. O的開(kāi)關(guān)部，從而能夠靈活地應(yīng)對(duì)設(shè)計(jì)變更等，能夠減小基板面積。
權(quán)利要求
1.ー種接口裝置，包括第一串行通信接ロ、特性阻抗和電特性與該第一串行通信接ロ同等的第二串行通信接ロ、以及設(shè)置了所述第一串行通信接口和所述第二串行通信接ロ的控制器，其特征在干， 所述接口裝置包括選擇性地切換所述第一串行通信接口和所述第二串行通信接ロ的開(kāi)關(guān)部，連接所述第一串行通信接口和所述開(kāi)關(guān)部的布線和連接所述第二串行通信接口和所述開(kāi)關(guān)部的布線被共用化。
2.如權(quán)利要求I所述的接口裝置，其特征在于， 所述開(kāi)關(guān)部包括第一設(shè)備側(cè)連接部，用于連接與所述第一串行通信接ロ對(duì)應(yīng)的第一設(shè)備；第二設(shè)備側(cè)連接部，用于連接與所述第二串行通信接ロ對(duì)應(yīng)的第二設(shè)備；以及控制器側(cè)連接部，經(jīng)由所述被共用化的布線而連接所述第一串行通信接口和所述第二串行通信接ロ， 在切換到所述第一串行通信接ロ的情況下，連接所述第一設(shè)備側(cè)連接部和所述控制器側(cè)連接部，在切換到所述第二串行通信接ロ的情況下，連接所述第二設(shè)備側(cè)連接部和所述控制器側(cè)連接部。
3.如權(quán)利要求I所述的接口裝置，其特征在于， 所述控制器包括切換信號(hào)輸出部，輸出用于切換所述第一串行通信接口和所述第二串行通信接ロ的切換信號(hào)， 所述開(kāi)關(guān)部基于從所述切換信號(hào)輸出部輸出的切換信號(hào)，切換所述第一串行通信接ロ和所述第二串行通信接ロ。
4.如權(quán)利要求I所述的接口裝置，其特征在干， 所述第一串行通信接ロ是PCI-Express方式的接ロ，所述第二串行通信接ロ是USB3. O方式的接ロ。
5.一種布線基板，安裝了權(quán)利要求I所述的接口裝置。
全文摘要
提供一種接口裝置和布線基板。在安裝PCI-e或USB3.0等的標(biāo)準(zhǔn)不同的2個(gè)串行通信接口時(shí)，能夠?qū)υO(shè)計(jì)變更等進(jìn)行靈活的應(yīng)對(duì)，且減小基板面積。接口裝置包括PCI-eI/F、特性阻抗和電特性與PCI-eI/F同等的USB3.0I/F、以及設(shè)置了PCI-eI/F和USB3.0I/F的控制器。接口裝置包括選擇性地切換PCI-eI/F和USB3.0I/F的PHY總線開(kāi)關(guān)，連接PCI-eI/F和PHY總線開(kāi)關(guān)的布線和連接USB3.0I/F和PHY總線開(kāi)關(guān)的布線通過(guò)共用布線而共用。
文檔編號(hào)G06F13/40GK102737002SQ201210111410
公開(kāi)日2012年10月17日 申請(qǐng)日期2012年4月16日 優(yōu)先權(quán)日2011年4月15日
發(fā)明者中島朋紀(jì), 城野雅之 申請(qǐng)人:夏普株式會(huì)社