專利名稱：Epon系統(tǒng)局端設(shè)備時鐘驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及無源光網(wǎng)絡(luò)EPON系統(tǒng)，尤其涉及無源光網(wǎng)絡(luò)EPON系統(tǒng)局端設(shè)備時鐘驅(qū)動電路。
背景技術(shù)：
無源光網(wǎng)絡(luò)EPON系統(tǒng)局端(OLT)設(shè)備，具備4個EPON接口，提供上行、下行1( it/ s的對稱帶寬，線路編碼8B /IOB編碼，對時鐘的產(chǎn)生和恢復(fù)要求非常高，一般的時鐘電路速度比較低且對時鐘速度要求較低，時鐘的速度無法跟CPU匹配；一般的時鐘電路，不具備時鐘驅(qū)動單元和相應(yīng)的電路安全保護單元，對電路安全的保護考慮較少，時鐘電路整體的穩(wěn)定性和安全性達(dá)不到無源光網(wǎng)絡(luò)EPON系統(tǒng)局端(OLT)設(shè)備設(shè)計要求。
發(fā)明內(nèi)容本實用新型所要解決的技術(shù)問題是提供一種無源光網(wǎng)絡(luò)EPON系統(tǒng)局端設(shè)備時鐘驅(qū)動電路，提高了時鐘的速度和電路的安全性。為解決上述技術(shù)問題，本實用新型的技術(shù)方案是ΕΡ0Ν系統(tǒng)局端設(shè)備時鐘驅(qū)動電路，包括電源濾波單元、晶體振蕩單元和時鐘驅(qū)動分配單元，所述電源濾波單元與所述晶體振蕩單元的電源端電連接，所述晶體振蕩單元的時鐘輸出端電連接至所述時鐘驅(qū)動分配單元的時鐘輸入端，所述時鐘驅(qū)動分配單元的時鐘輸出端與所述局端設(shè)備的時鐘輸入端電連接。作為一種改進(jìn)，所述電源濾波單元包括電源端子、一個電感元件和若干個電容元件，所述電源端子通過所述電感元件和電容元件與所述晶體振蕩單元的電源端電連接。作為一種改進(jìn)，所述晶體振蕩單元的時鐘輸出端與所述時鐘驅(qū)動分配單元的時鐘輸入端之間設(shè)有一個差分電路。由于采用了上述技術(shù)方案，本實用新型采用晶體振蕩單元產(chǎn)生時鐘信號，該時鐘信號輸入時鐘驅(qū)動分配單元并由時鐘驅(qū)動分配單元產(chǎn)生差分的時鐘輸出信號，減少了共模干擾，時鐘輸出信號與局端設(shè)備的時鐘端電連接，該時鐘輸出信號的頻率高，可與CPU的速度相匹配，滿足無源光網(wǎng)絡(luò)EPON系統(tǒng)對時鐘產(chǎn)生和恢復(fù)的要求；本實用新型中設(shè)計了濾波電路，可有效消除諧波干擾，保護本實用新型整體的電路安全。
以下結(jié)合附圖和實施例對本實用新型進(jìn)一步說明。

圖1是本實用新型實施例的電路原理圖。
具體實施方式
如圖1所示，無源光網(wǎng)絡(luò)EPON系統(tǒng)局端設(shè)備時鐘驅(qū)動電路，包括；電源濾波單元、 晶體振蕩單元和時鐘驅(qū)動分配單元，電源濾波單元與晶體振蕩單元的電源端電連接，晶體振蕩單元的時鐘輸出端電連接至?xí)r鐘驅(qū)動分配單元的時鐘輸入端，時鐘驅(qū)動分配單元的時鐘輸出端與局端設(shè)備的時鐘輸入端電連接。電源濾波單元包括電源端子Vcc、一個電感元件Hl和三個電容元件Cl、C2和C3， 電源端子Vcc通過電感元件Hl和電容元件Cl、C2和C3與晶體振蕩單元的電源端電連接。 電源端子Vcc輸入2. 5伏的直流電壓。晶體振蕩選擇0S75P-25MD0A芯片作為時鐘晶體振蕩產(chǎn)生電路，電源濾波電路與0S75P-25MD0A芯片的電源端6腳電連接，為其提供電源電壓，電源濾波電路通過電阻元件Rl與0S75P-25MD0A芯片的使能端1腳電連接，電源濾波電路通過電阻元件R2與 0S75P-25MD0A芯片的2腳電連接，0S75P-25MD0A芯片的4、5腳為時鐘輸出信號端。晶體振蕩單元的時鐘輸出端即0S75P-25MD0A芯片的4、5腳輸出地差分時鐘輸出信號與時鐘驅(qū)動分配單元的輸入端電連接，晶體振蕩單元的時鐘輸出端與時鐘驅(qū)動分配單元的輸入端之間設(shè)有差分電路，以減少共模干擾，該差分電路的連接方式為晶體振蕩單元的時鐘輸出端即0S75P-25MD0A芯片的4、5腳通過上拉電阻R3、R4連接到電源端子Vccl并通過連接電阻元件R5、R6接地。時鐘驅(qū)動分配單元采用MClOOLVEP14DTG芯片，0S75P-25MD0A芯片的4、5腳輸出的差分時鐘輸出信號電連接至MC100LVEP14DTG芯片的13、14腳提供時鐘輸入信號，電源端子Vcc2經(jīng)過匹配電阻R7給時鐘驅(qū)動分配單元的19腳提供使能，電源端子Vcc3通過電感元件H2及三個電容元件C4、C5和C6組成的濾波電路與時鐘驅(qū)動分配單元的18、20腳電連接為時鐘驅(qū)動分配單元提供電源電壓。時鐘驅(qū)動分配單元的時鐘輸出端即MC100LVEP14DTG芯片的1、2腳和5、6腳提供兩路差分時鐘輸出信號，這時兩路差分時鐘輸出信號通過電阻元件R9、RlO、Rll和R12接地，并串聯(lián)電容元件C7、C8、C9和ClO與時鐘輸出端子CP1_1、CP1_2、CP2_1和CP2_2電連接，時鐘輸出端子CP1_1、CP1_2、CP2_1和CP2_2輸出的時鐘信號作為局端設(shè)備的時鐘源與局端設(shè)備的時鐘輸入端電連接。由于采用了上述技術(shù)方案，本實用新型采用晶體振蕩單元產(chǎn)生時鐘信號，該時鐘信號輸入時鐘驅(qū)動分配單元并由時鐘驅(qū)動分配單元產(chǎn)生差分的時鐘輸出信號，減少了共模干擾，時鐘輸出信號與局端設(shè)備的時鐘端電連接，該時鐘輸出信號的頻率高，可與CPU的速度相匹配，滿足無源光網(wǎng)絡(luò)EPON系統(tǒng)對時鐘產(chǎn)生和恢復(fù)的要求；本實用新型中設(shè)計了濾波電路，可有效消除諧波干擾，保護本實用新型整體的電路安全。以上顯示和描述了本實用新型的基本原理和主要特征和本實用新型的優(yōu)點。本行業(yè)的技術(shù)人員應(yīng)該了解，本實用新型不受上述實施例的限制，在不脫離本實用新型精神和范圍的前提下，本實用新型還會有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護的本實用新型范圍內(nèi)。本實用新型要求保護范圍由所附的權(quán)利要求書及其等效物界定。
權(quán)利要求1.EPON系統(tǒng)局端設(shè)備時鐘驅(qū)動電路，其特征在于，包括電源濾波單元、晶體振蕩單元和時鐘驅(qū)動分配單元，所述電源濾波單元與所述晶體振蕩單元的電源端電連接，所述晶體振蕩單元的時鐘輸出端電連接至所述時鐘驅(qū)動分配單元的時鐘輸入端，所述時鐘驅(qū)動分配單元的時鐘輸出端與所述局端設(shè)備的時鐘輸入端電連接。
2.如權(quán)利要求1所述的EPON系統(tǒng)局端設(shè)備時鐘驅(qū)動電路，其特征在于所述電源濾波單元包括電源端子、一個電感元件和若干個電容元件，所述電源端子通過所述電感元件和電容元件與所述晶體振蕩單元的電源端電連接。
3.如權(quán)利要求1所述的EPON系統(tǒng)局端設(shè)備時鐘驅(qū)動電路，其特征在于所述晶體振蕩單元的時鐘輸出端與所述時鐘驅(qū)動分配單元的時鐘輸入端之間設(shè)有一個差分電路。
專利摘要本實用新型公開了一種EPON系統(tǒng)局端設(shè)備時鐘驅(qū)動電路，包括電源濾波單元、晶體振蕩單元和時鐘驅(qū)動分配單元，本實用新型采用晶體振蕩單元產(chǎn)生時鐘信號，該時鐘信號輸入時鐘驅(qū)動分配單元并由時鐘驅(qū)動分配單元產(chǎn)生差分的時鐘輸出信號，減少了共模干擾，時鐘輸出信號與局端設(shè)備的時鐘端電連接，該時鐘輸出信號的頻率高，可與CPU的速度相匹配，滿足無源光網(wǎng)絡(luò)EPON系統(tǒng)對時鐘產(chǎn)生和恢復(fù)的要求；本實用新型中設(shè)計了濾波電路，可有效消除諧波干擾，保護本實用新型整體的電路安全。
文檔編號G06F1/10GK202159286SQ20112025467
公開日2012年3月7日 申請日期2011年7月19日 優(yōu)先權(quán)日2011年7月19日
發(fā)明者陳光軍 申請人:濰坊東升電子股份有限公司