專利名稱：集成電路封裝的電、熱特性協(xié)同設計方法與流程的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于電子電路的封裝設計，以及電子電路、封裝的自動化設計和計算機輔助設計。
背景技術(shù)：
隨著電子技術(shù)和集成電路技術(shù)的不斷進步，數(shù)字系統(tǒng)的時鐘速率越來越高，信號邊緣速率越來越快，從電氣性能角度看，高速信號間的互聯(lián)不再是暢通和透明的，高速PCB的導線互聯(lián)和板層特性對系統(tǒng)的影響已不能被簡單忽略。封裝互連中有金線，基板的金屬線，過孔和轉(zhuǎn)角，樁線，焊球等，在低頻信號中，往往將它們視為簡單的傳輸線。系統(tǒng)工作頻率很高時，將器件互連的導線不應再看作一根簡單的對信號透明的導線，而是一個有時延和瞬間阻抗分布寄生元件，它會產(chǎn)生延時，引起信號波形失真、干擾等。裝寄生效應對高頻器件性能的影響越來越明顯，為了在高頻器件設計中充分考慮寄生參數(shù)的影響，需對封裝的寄生效應進行模擬，以便保持高頻電路封裝后信號完整性及電源完整性。具體做法是提取出三維封裝結(jié)構(gòu)的RLC參數(shù)和高頻下的S參數(shù)，分析管殼在封裝前后、不同頻率、不同封裝環(huán)境下寄生參數(shù)的變化情況，將仿真結(jié)果與實驗結(jié)果進行對比，為設計人員設計產(chǎn)品提供依據(jù)。如何處理由高速信號連線引起的反射、串擾、開關(guān)噪聲等信號完整性問題，確保信號傳輸?shù)馁|(zhì)量，是一個設計能否成功的關(guān)鍵。一個好的信號完整性設計需要貫穿于整個設計的各個階段，可以在設計階段最大化解決潛在的信號完整性問題，在高速系統(tǒng)設計具有指導意義。為了提高電子系統(tǒng)的性能，降低系統(tǒng)價格，增加系統(tǒng)的可靠性，需要將芯片封裝在一個盡可能小的空間，而芯片功率不斷增加，導致發(fā)熱量越來越大，使得熱學設計不得不面臨既要維持高的熱產(chǎn)生率又要保持相對低的器件溫度這樣一個矛盾中。而熱分析是對一個具體設計方案的熱場行為進行分析和計算，獲取溫度場分布，再通過分析溫度分布場中極值點的情況，反饋到布局布線和熱設計過程中，提供具體的改進方案，形成一種設計、分析、再設計、再分析的設計流程。由于引線框架在封裝結(jié)構(gòu)中的主要功能是為芯片提供機械支撐載體，并作為導電介質(zhì)連接IC外部電路，傳送電信號，以及與封裝材料一起向外散發(fā)芯片工作時產(chǎn)生的熱量的作用，因此對引線框架選用材料的熱傳導率、強度、硬度有著特殊的要求，以增強可靠性和散熱性能。

發(fā)明內(nèi)容
本發(fā)明提供了一種本發(fā)明提供了一種集成電路封裝電學、熱學特性協(xié)同設計方法及流程。在設計階段充分考慮封裝的電、熱特性的影響，并從電路和封裝兩個設計自由度優(yōu)化系統(tǒng)性能，提高設計的靈活性和產(chǎn)品的一次性設計成功率。本發(fā)明提供了一種集成電路封裝電學、熱學特性協(xié)同設計方法及流程，包括:
封裝的物理設計，電學參數(shù)提取，熱學參數(shù)提取，集成電路設計，考慮封裝和集成電路
的混合模式仿真，輸出滿足設計要求的集成電路設計及封裝的物理設計。本發(fā)明提供了一種電子產(chǎn)品封裝電學建模方法及流程，包括: 電學參數(shù)提取模塊，電學參數(shù)自動優(yōu)化模塊；
電學參數(shù)自動優(yōu)化模塊調(diào)用力學參數(shù)提取模塊生成的數(shù)據(jù)進行力學參數(shù)優(yōu)化。本發(fā)明提供了一種對封裝設計的熱學參數(shù)提取流程。包括:
基于主流封裝設計工具生成的原始封裝文件進熱特性的自動提取，并轉(zhuǎn)換成對應的電學參數(shù)，并進行適合電學仿真的參數(shù)轉(zhuǎn)換。本發(fā)明提供了一種對封裝設計的熱學參數(shù)提取流程。包括:考慮集成電路設計、封裝電學、熱學特性提取結(jié)果的混合模式的仿真方法，包括自動的輸入數(shù)據(jù)的裝載接口和自動輸出滿足要求的電路設計、封裝文件。


圖1是傳統(tǒng)的考慮電路設計和封裝設計的電子產(chǎn)品設計流程示意圖。圖2是一種新型集成電路封裝的電學、熱學特性協(xié)同設計方法與流程示意圖。
具體實施例方式下面結(jié)合附圖，用具體實例對本發(fā)明一種集成電路封裝的電學、熱學特性協(xié)同設計方法與流程進行詳細的說明。本實例提供了一種集成電路封裝的電學、熱學特性協(xié)同設計方法與流程，圖2是是本發(fā)明的實現(xiàn)示意圖，包括001封裝設計指標的讀入，002集成電路指標的讀入，003根據(jù)指標完成封裝的物理設計，004根據(jù)指標完成集成電路的設計，005對物理封裝設計的電學參數(shù)提取，006對物理封裝設計的熱學參數(shù)提取，007對封裝設計提取結(jié)果、電路設計結(jié)果進行混合模式的仿真、驗證，008輸出滿足產(chǎn)品要求的封裝、電路設計結(jié)果。步驟001，讀取產(chǎn)品封裝的設計指標；
步驟002，讀取集成電路的設計指標；
步驟003，根據(jù)封裝設計的指標在主流的封裝設計平臺完成對封裝的物理設計，輸出設計文件；
步驟004，根據(jù)電路設計的指標在主流的電路設計平臺完成對電路設計，輸出設計文
件；
步驟005，封裝設計電學參數(shù)提取模塊對轉(zhuǎn)化后的封裝設計文件進行電學參數(shù)提??；步驟006，熱學參數(shù)提取模塊對轉(zhuǎn)化后的封裝設計文件進行熱學參數(shù)提取，并完成熱學參數(shù)對可仿真的模型的轉(zhuǎn)換；
步驟007，將集成電路設計結(jié)果及提取的電、熱特性參數(shù)進行混合模式的仿真、驗證； 步驟008，輸出滿足要求的封裝設計、電路設計文件。
權(quán)利要求
1.一種集成電路封裝的電、熱特性協(xié)同設計方法與流程，包括:封裝的物理設計，電學參數(shù)提取，熱學參數(shù)提取，集成電路設計，考慮封裝和集成電路的混合模式仿真，輸出滿足設計要求的集成電路設計及封裝的物理設計。
2.如權(quán)利要求1所述的對封裝設計的電學參數(shù)提取流程，其特征在于，基于主流封裝設計工具生成的原始封裝文件進行熱特性的自動提取，并轉(zhuǎn)換成對應的電學參數(shù)。
3.如權(quán)利要求1所述的對封裝設計的熱學參數(shù)提取流程，其特征在于，基于主流封裝設計工具生成的原始封裝文件進熱特性的自動提取，并轉(zhuǎn)換成對應的電學參數(shù)。
4.如權(quán)利要求1所述的混合模式仿真方法，其特征在將集成電路設計結(jié)果及提取的電、熱特性參數(shù)進行混合模式的仿真。
5.如權(quán)利要求1所述的混合模式仿真方法數(shù)據(jù)讀取接口，其特征在于，可對將集成電路設計、封裝設計的電、熱特性提取結(jié)果實時裝載到混合仿真平臺。
6.如權(quán)利要求1所述的輸出封裝和電路的設計文件，其特征在于，自動輸出滿足設計要求(優(yōu)化后)的設計文件。
全文摘要
本發(fā)明公開了一種集成電路封裝的電、熱特性協(xié)同設計方法與流程。其特征在于在設計階段充分考慮封裝設計的熱、電學特性對集成電路性能的影響，同時與核心的集成電路設計進行協(xié)同優(yōu)化，可以根據(jù)成本和實現(xiàn)復雜度等因素從封裝設計和電路設計兩方面優(yōu)化系統(tǒng)性能，提高封裝設計的靈活性。設計方法及流程主要包括封裝的物理設計，電學參數(shù)提取，熱學參數(shù)提取，集成電路設計，考慮封裝和集成電路的混合模式仿真，輸出滿足設計要求的集成電路設計及封裝的物理設計。
文檔編號G06F17/50GK103186681SQ20111044967
公開日2013年7月3日 申請日期2011年12月29日 優(yōu)先權(quán)日2011年12月29日
發(fā)明者劉少龍, 程玉華 申請人:上海北京大學微電子研究院