專(zhuān)利名稱(chēng)：一種適用于wlp封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的制作方法
一種適用于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路設(shè)計(jì)和封裝技術(shù)領(lǐng)域，具體涉及一種適用于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)。
背景技術(shù)：
隨著集成電路制造工藝進(jìn)入45-22nm階段，在單個(gè)芯片上集成晶體管數(shù)目已經(jīng)達(dá)幾十億這個(gè)規(guī)模，使得實(shí)現(xiàn)陣列規(guī)模的結(jié)構(gòu)成為可能。北京大學(xué)深圳研究生院集成微系統(tǒng)實(shí)驗(yàn)室提出的一種適用于并行計(jì)算技術(shù)的統(tǒng)一架構(gòu)的陣列處理結(jié)構(gòu)，并針對(duì)該結(jié)構(gòu)申請(qǐng)專(zhuān)利“一種可重構(gòu)算子的陣列結(jié)構(gòu)201110083948. 2”。該陣列結(jié)構(gòu)含有豐富的可重構(gòu)運(yùn)算算子、存儲(chǔ)算子支持處理的需求，同時(shí)大量的路徑算子和布線資源支持?jǐn)?shù)據(jù)傳輸?shù)膶?shí)現(xiàn)，該系統(tǒng)適用于可重構(gòu)算子的設(shè)計(jì)能夠反復(fù)編程支撐多種應(yīng)用實(shí)現(xiàn)的需要。隨著陣列結(jié)構(gòu)規(guī)模的擴(kuò)展，要求引出的管腳數(shù)目也越來(lái)越多，管腳間的間距也越來(lái)越小，從而對(duì)封裝技術(shù)提出了越來(lái)越高的要求。從芯片設(shè)計(jì)的角度出發(fā)，如何優(yōu)化設(shè)計(jì)與布局，使得芯片設(shè)計(jì)能夠結(jié)合當(dāng)前封裝技術(shù)最大的滿(mǎn)足芯片封裝的需求成為新的研究趨勢(shì)。本專(zhuān)利適用于當(dāng)前WLP (wafer level package)的封裝技術(shù)，在專(zhuān)利201110083948. 2 基礎(chǔ)之上提出一種適用于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)。

發(fā)明內(nèi)容本發(fā)明的目的是提供一種適用于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)，該陣列結(jié)構(gòu)通過(guò)WLP封裝形式，可實(shí)現(xiàn)高密度的管腳分布。為實(shí)現(xiàn)上述目的，本發(fā)明提供一種適用于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)。 所述陣列結(jié)構(gòu)如下所述陣列結(jié)構(gòu)包括用于實(shí)現(xiàn)邏輯功能的邏輯單元、用于實(shí)現(xiàn)連接功能的連接單元和用于實(shí)現(xiàn)與外部通信的輸入輸出單元10，所述邏輯單元包括多個(gè)可重構(gòu)算子；所述連接單元包括互連資源和具有開(kāi)關(guān)特性的配置節(jié)點(diǎn)，所述可重構(gòu)算子之間通過(guò)互連資源實(shí)現(xiàn)連接，且每個(gè)可重構(gòu)算子與互連資源之間的連接路徑上設(shè)置所述的配置節(jié)點(diǎn)；采用對(duì)所述陣列結(jié)構(gòu)編程的方式固定每個(gè)可重構(gòu)算子的功能和所有可重構(gòu)算子之間的連接關(guān)系，使所述陣列結(jié)構(gòu)實(shí)現(xiàn)特定的功能。每個(gè)可重構(gòu)算子屬于以下類(lèi)型中的一種或幾種算術(shù)類(lèi)可重構(gòu)算子、DSP類(lèi)可重構(gòu)算子、路徑類(lèi)可重構(gòu)算子、調(diào)度類(lèi)可重構(gòu)算子和存儲(chǔ)類(lèi)可重構(gòu)算子。所述陣列結(jié)構(gòu)包含多個(gè)單位格點(diǎn)，成二維結(jié)構(gòu)擴(kuò)展。每個(gè)可重構(gòu)算子以及IO占據(jù)陣列結(jié)構(gòu)中的一個(gè)或者多個(gè)單位格點(diǎn)，同一類(lèi)型的可重構(gòu)算子占據(jù)的單位格點(diǎn)的個(gè)數(shù)相同，所有IO占據(jù)相同單位格點(diǎn)。所述IO以列為單位，間隔分布。在每列IO之間分布著一種或多種可重構(gòu)算子，可重構(gòu)算子按照類(lèi)型也以列的方式排列。每個(gè)單位格點(diǎn)之間設(shè)置沿水平方向的橫向互連通道和沿豎直方向的縱向互連通道，所述互連資源設(shè)置在所述互連通道內(nèi)。本發(fā)明的有益效果是本發(fā)明提出的一種陣列結(jié)構(gòu)將IO以二維的方式分布，非常適宜采用WLP的封裝形式。與傳統(tǒng)IO分布在四周的方式相比，該方式使得可引出的IO管腳數(shù)目大大增多。更進(jìn)一步，該結(jié)構(gòu)減小了可重構(gòu)算子與IO之間的連接距離，節(jié)省內(nèi)部互聯(lián)資源消耗。

圖1為本發(fā)明一種實(shí)施方式中的適用于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)的格點(diǎn)分布示意圖；圖2為本發(fā)明一種實(shí)施方式中的適用于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)各類(lèi)可重構(gòu)算子與IO分布示意圖；圖3為本發(fā)明一種實(shí)施方式中的可重構(gòu)算子陣列結(jié)構(gòu)的WLP封裝形式示意圖；具體實(shí)施方式本申請(qǐng)的特征及優(yōu)點(diǎn)將通過(guò)實(shí)施例，結(jié)合附圖進(jìn)行說(shuō)明。本發(fā)明提出一種適用于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)，所述陣列結(jié)構(gòu)包括用于實(shí)現(xiàn)邏輯功能的邏輯單元、用于實(shí)現(xiàn)連接功能的連接單元和用于實(shí)現(xiàn)與外部通信的輸入輸出單元201，所述邏輯單元包括多個(gè)可重構(gòu)算子202至206 ；所述連接單元包括互連資源和具有開(kāi)關(guān)特性的配置節(jié)點(diǎn)，在圖1中連接單元沒(méi)有畫(huà)出。所述可重構(gòu)算子之間通過(guò)互連資源實(shí)現(xiàn)連接，且每個(gè)可重構(gòu)算子與互連資源之間的連接路徑上設(shè)置所述的配置節(jié)點(diǎn)； 采用對(duì)所述陣列結(jié)構(gòu)編程的方式固定每個(gè)可重構(gòu)算子的功能和所有可重構(gòu)算子之間的連接關(guān)系，使所述陣列結(jié)構(gòu)實(shí)現(xiàn)特定的功能。每個(gè)可重構(gòu)算子屬于以下類(lèi)型中的一種或幾種算術(shù)類(lèi)可重構(gòu)算子202、DSP類(lèi)可重構(gòu)算子206、路徑類(lèi)可重構(gòu)算子203、調(diào)度類(lèi)可重構(gòu)算子205和存儲(chǔ)類(lèi)可重構(gòu)算子204。如圖1所示，所述陣列結(jié)構(gòu)包含多個(gè)單位格點(diǎn)，成二維結(jié)構(gòu)擴(kuò)展。102為單位格點(diǎn)， 每個(gè)102之間設(shè)置沿水平方向的橫向互連通道和沿豎直方向的縱向互連通道，所述互連資源設(shè)置在所述互連通道內(nèi)。每個(gè)可重構(gòu)算子以及IO占據(jù)陣列結(jié)構(gòu)中的一個(gè)或者多個(gè)單位格點(diǎn)，同一類(lèi)型的可重構(gòu)算子占據(jù)的單位格點(diǎn)的個(gè)數(shù)相同，所有IO占據(jù)相同單位格點(diǎn)。如圖2所示，201以列為單位，間隔分布。在每列201之間分布著一種或多種可重構(gòu)算子202至206，可重構(gòu)算子按照類(lèi)型也以列的方式排列。相對(duì)傳統(tǒng)的IO分布方式，IO 以列的方式二維分布在芯片上，IO數(shù)目不再受到芯片四周尺寸限制，可引出的IO管腳數(shù)目更多。同時(shí)可根據(jù)需要增加IO的列數(shù)，實(shí)現(xiàn)IO數(shù)目的增加。更進(jìn)一步，該結(jié)構(gòu)使得每一個(gè)可重構(gòu)算子均可與IO近距離的連接，減少互聯(lián)資源的消耗，這也得益于WLP封裝形式使得這樣的設(shè)計(jì)可行。在圖3中給出了一種實(shí)施方式中的可重構(gòu)算子陣列結(jié)構(gòu)的WLP封裝形式示意圖， 201為陣列結(jié)構(gòu)芯片，202為在芯片功能面上二維分布的10，以電性焊盤(pán)的形式引出，203為電性輸出端子。本發(fā)明提出的一種可重構(gòu)算子陣列結(jié)構(gòu)將IO以二維的方式分布，非常適宜采用 WLP的封裝形式。與傳統(tǒng)IO分布在四周的方式相比，該方式使得可引出的IO管腳數(shù)目大大增多。更進(jìn)一步，該結(jié)構(gòu)減小了可重構(gòu)算子與IO之間的連接距離，節(jié)省內(nèi)部互聯(lián)資源消耗。
以上內(nèi)容是結(jié)合實(shí)施方式對(duì)本發(fā)明所作的進(jìn)一步詳細(xì)說(shuō)明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說(shuō)明。對(duì)于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡(jiǎn)單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種適用于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)，包括用于實(shí)現(xiàn)邏輯功能的邏輯單元、用于實(shí)現(xiàn)連接功能的連接單元和用于實(shí)現(xiàn)與外部通信的輸入輸出單元10，所述邏輯單元包括多個(gè)可重構(gòu)算子；所述連接單元包括互連資源和具有開(kāi)關(guān)特性的配置節(jié)點(diǎn)，所述可重構(gòu)算子之間通過(guò)互連資源實(shí)現(xiàn)連接，且每個(gè)可重構(gòu)算子與互連資源之間的連接路徑上設(shè)置所述的配置節(jié)點(diǎn).其特征在于包含多個(gè)單位格點(diǎn)，成二維結(jié)構(gòu)擴(kuò)展。
2.如權(quán)利要求1所述的一種適用于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)，其特征在于 每個(gè)可重構(gòu)算子以及IO占據(jù)陣列結(jié)構(gòu)中的一個(gè)或者多個(gè)單位格點(diǎn)，同一類(lèi)型的可重構(gòu)算子占據(jù)的單位格點(diǎn)的個(gè)數(shù)相同，所有IO占據(jù)相同單位格點(diǎn)。
3.如權(quán)利要求1所述的一種適用于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)，其特征在于 所述IO縱向占據(jù)格點(diǎn)，以列為單位，間隔分布。
4.如權(quán)利要求1所述的一種適用于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)，其特征在于 在每列IO之間分布著一種或多種可重構(gòu)算子，可重構(gòu)算子按照類(lèi)型也以列的方式排列。
全文摘要
本發(fā)明公開(kāi)了一種適用于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)，所述陣列結(jié)構(gòu)包括用于實(shí)現(xiàn)邏輯功能的邏輯單元、用于實(shí)現(xiàn)連接功能的連接單元和用于實(shí)現(xiàn)與外部通信的輸入輸出單元IO，所述邏輯單元包括多個(gè)可重構(gòu)算子。所述IO以列為單位，間隔分布；在每列IO之間分布著一種或多種可重構(gòu)算子，可重構(gòu)算子也以列的方式排列。所述陣列結(jié)構(gòu)將IO以二維的方式分布，使得可引出的IO管腳數(shù)目大大增多，并且非常適宜采用WLP的封裝形式。更進(jìn)一步，該布局方式減小了可重構(gòu)算子與IO之間的連接距離，節(jié)省內(nèi)部互聯(lián)資源消耗。
文檔編號(hào)G06F15/78GK102339269SQ20111026828
公開(kāi)日2012年2月1日 申請(qǐng)日期2011年9月9日 優(yōu)先權(quán)日2011年9月9日
發(fā)明者吳承昊, 王新安, 藍(lán)晶, 雍珊珊, 龍曉波 申請(qǐng)人:北京大學(xué)深圳研究生院