技術(shù)編號(hào)：6432975
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。一種適用于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)本發(fā)明涉及集成電路設(shè)計(jì)和封裝，具體涉及一種適用于WLP封裝形式的可重構(gòu)算子陣列結(jié)構(gòu)。背景技術(shù)隨著集成電路制造工藝進(jìn)入45-22nm階段，在單個(gè)芯片上集成晶體管數(shù)目已經(jīng)達(dá)幾十億這個(gè)規(guī)模，使得實(shí)現(xiàn)陣列規(guī)模的結(jié)構(gòu)成為可能。北京大學(xué)深圳研究生院集成微系統(tǒng)實(shí)驗(yàn)室提出的一種適用于并行計(jì)算技術(shù)的統(tǒng)一架構(gòu)的陣列處理結(jié)構(gòu)，并針對(duì)該結(jié)構(gòu)申請(qǐng)專利“一種可重構(gòu)算子的陣列結(jié)構(gòu)201110083948. 2”。該陣列結(jié)構(gòu)含有豐富的可重構(gòu)運(yùn)算...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒(méi)有源代碼，用于學(xué)習(xí)研究技術(shù)思路。