專利名稱：一種提高dimm測試效率的方法
技術(shù)領(lǐng)域：
本專利涉及一種微電子技術(shù)領(lǐng)域，具體涉及一種提高DIMM測試效率的方法。
背景技術(shù)：
DIMM (Dual Inline Memory Modules,雙列直插式存儲模塊)，即通常所講的內(nèi)存條。具體分為UDIMM (Unbuffered DIMM,無緩沖雙列直插式存儲模塊，通常用于普通商業(yè) /家庭主機)和RDIMM (Registered DIMM，寄存器雙列直插式存儲模塊，通常用于服務(wù)器)。通常的內(nèi)存測試，是通過計算機主板，利用專用軟件進行讀寫測試。受限于一般計算機主板不支持RDIMM，服務(wù)器主板價格高昂，同時DIMM插槽在主板上數(shù)量有限，而且專用測試軟件測試速度偏慢。這為DIMM的新產(chǎn)品研發(fā)帶來了不方便。

發(fā)明內(nèi)容
本發(fā)明提供一種DIMM測試的方法。本發(fā)明的nudity是按以下方式實現(xiàn)的，利用FPGA驗證系統(tǒng)編程的靈活性，實現(xiàn) DIMM邏輯構(gòu)建DIMM測試系統(tǒng)，具備支持UDIMM和RDIMM功能，DIMM測試系統(tǒng)由現(xiàn)場可編程門陣列FPGA芯片、通用控制芯片、通用高速接口和多通道DMM接口組成，DMM測試系統(tǒng)設(shè)計在一塊測試板上，測試時Host主設(shè)備端通過SATA高速接口向DIMM測試系統(tǒng)發(fā)送讀寫指令，通用控制芯片負責(zé)指令解析及通過控制DIMM邏輯來對待測試DIMM進行讀寫操作；
DI匪邏輯中，包含DI匪選擇邏輯，時鐘/控制信號緩沖邏輯和DI匪控制邏輯三部分； 測試步驟如下
DIMM測試系統(tǒng)使用時，Host主設(shè)備端通過高速接口向系統(tǒng)發(fā)送讀寫指令，控制芯片負責(zé)指令解析及通過控制DIMM邏輯來對待測試DIMM進行讀寫操作；
FPGA芯片內(nèi)部實現(xiàn)的邏輯由以下部分組成，AHB總線，DIMM選擇邏輯，時鐘/控制信號緩沖邏輯，DIMM控制邏輯，總線矩陣，DMA, SATA控制邏輯和片上存儲組成，系統(tǒng)上電后， 系統(tǒng)根據(jù)DIMM信號，由DIMM選擇邏輯的仲裁器，來控制選擇器來選擇DIMM控制和時鐘信號的通路，如為UDI匪則直接接入DI匪控制邏輯，如為RDI匪則通過時鐘/控制信號緩沖邏輯接入DIMM控制邏輯，總線矩陣為多通道DIMM提供每條通道的獨立總線來提高系統(tǒng)穩(wěn)定，DMA支持高速讀寫數(shù)據(jù)傳輸，一塊測試板，達到兼容多通道的RDIMM或UDIMM，實現(xiàn)高速讀寫，從而提高DIMM的測試效率。


圖1為一種DI匪測試的電路原理框圖。圖2為FPGA中DI匪邏輯的電路原理框圖。
具體實施方式
參照附圖對本發(fā)明的方法做一下詳細的說明；
本專利利用FPGA編程的靈活性，實現(xiàn)DMM邏輯，并且具備兼容UDMM (Unbuffered DIMM,無緩沖雙列直插式存儲模塊)和RDIMM (Registered DIMM，寄存器雙列直插式存儲模塊)。由FPGA (現(xiàn)場可編程門陣列)芯片、通用控制芯片(本例為ARM7-TestChip)、通用高速接口(本例為SATA)和多通道(本例為10個)DIMM (Dual Inline Memory Modules,雙列直插式存儲模塊)接口組成DIMM驗證系統(tǒng)。驗證系統(tǒng)組成一個電子盤，Host端(主設(shè)備端)通過高速接口向系統(tǒng)發(fā)送讀寫指令，控制芯片負責(zé)指令解析及通過控制DIMM邏輯來對待測試DIMM進行讀寫操作。
實施例如圖1所示，F(xiàn)PGA平臺由FPGA芯片，ARM芯片，SATA邏輯和DMM邏輯組成。驗證系統(tǒng)組成一個電子盤，Host主設(shè)備端通過高速接口向系統(tǒng)發(fā)送讀寫指令，控制芯片負責(zé)指令解析及通過控制DIMM邏輯來對待測試DIMM進行讀寫操作。如圖2所示，F(xiàn)PGA芯片內(nèi)部實現(xiàn)的邏輯由以下部分組成，AHB總線，DIMM選擇邏輯， 時鐘/控制信號緩沖邏輯，DI匪控制邏輯，總線矩陣，DMA, SATA控制邏輯和片上存儲組成。 系統(tǒng)上電后，系統(tǒng)根據(jù)DIMM信號，由DIMM選擇邏輯的仲裁器，來控制選擇器來選擇DIMM控制和時鐘信號的通路，如為UDI匪則直接接入DI匪控制邏輯，如為RDI匪則通過時鐘/控制信號緩沖邏輯接入DIMM控制邏輯?？偩€矩陣為多通道DIMM提供每通道的獨立總線，提高系統(tǒng)穩(wěn)定。DMA支持高速讀寫數(shù)據(jù)傳輸。由一塊測試板，達到兼容多通道的RDMM或UDMM，并且可高速讀寫，從而提高 DIMM的測試效率。除說明書所述的技術(shù)特征外，均為本專業(yè)技術(shù)人員的已知技術(shù)。
權(quán)利要求
1. 一種提高DIMM測試效率的方法，其特征在于，利用FPGA驗證系統(tǒng)編程的靈活性，實現(xiàn)DIMM邏輯構(gòu)建DIMM測試系統(tǒng)，具備支持UDIMM和RDIMM功能，DIMM測試系統(tǒng)由現(xiàn)場可編程門陣列FPGA芯片、通用控制芯片、通用高速接口和多通道DI匪接口組成，DI匪測試系統(tǒng)設(shè)計在一塊測試板上，測試時Host主設(shè)備端通過SATA高速接口向DIMM測試系統(tǒng)發(fā)送讀寫指令，通用控制芯片負責(zé)指令解析及通過控制DIMM邏輯來對待測試DIMM進行讀寫操作； DI匪邏輯中，包含DI匪選擇邏輯，時鐘/控制信號緩沖邏輯和DI匪控制邏輯三部分； 測試步驟如下DIMM測試系統(tǒng)使用時，Host主設(shè)備端通過高速接口向系統(tǒng)發(fā)送讀寫指令，控制芯片負責(zé)指令解析及通過控制DIMM邏輯來對待測試DIMM進行讀寫操作；FPGA芯片內(nèi)部實現(xiàn)的邏輯由以下部分組成，AHB總線，DMM選擇邏輯，時鐘/控制信號緩沖邏輯，DIMM控制邏輯，總線矩陣，DMA, SATA控制邏輯和片上存儲組成，系統(tǒng)上電后， 系統(tǒng)根據(jù)DIMM信號，由DIMM選擇邏輯的仲裁器，來控制選擇器來選擇DIMM控制和時鐘信號的通路，如為UDI匪則直接接入DI匪控制邏輯，如為RDI匪則通過時鐘/控制信號緩沖邏輯接入DIMM控制邏輯，總線矩陣為多通道DIMM提供每條通道的獨立總線來提高系統(tǒng)穩(wěn)定，DMA支持高速讀寫數(shù)據(jù)傳輸，一塊測試板，達到兼容多通道的RDIMM或UDIMM，實現(xiàn)高速讀寫，從而提高DIMM的測試效率。
全文摘要
一種提高DIMM測試效率的方法，利用FPGA驗證系統(tǒng)編程的靈活性，實現(xiàn)DIMM邏輯，構(gòu)建DIMM測試系統(tǒng)，并且具備支持UDIMM和RDIMM功能，其中，由現(xiàn)場可編程門陣列FPGA芯片、通用控制芯片、通用高速接口和多通道DIMM接口組成DIMM驗證系統(tǒng)；Host主設(shè)備端通過高速接口向系統(tǒng)發(fā)送讀寫指令，控制芯片負責(zé)指令解析及通過控制DIMM邏輯來對待測試DIMM進行讀寫操作；DIMM邏輯中，包含DIMM選擇邏輯，時鐘/控制信號緩沖邏輯和DIMM控制邏輯三部分；測試步驟如下將FPGA驗證系統(tǒng)涉及在一塊測試板上，使用時，Host主設(shè)備端通過高速接口向系統(tǒng)發(fā)送讀寫指令，控制芯片負責(zé)指令解析及通過控制DIMM邏輯來對待測試DIMM進行讀寫操作。
文檔編號G06F11/22GK102289400SQ20111026045
公開日2011年12月21日 申請日期2011年9月5日 優(yōu)先權(quán)日2011年9月5日
發(fā)明者于治樓, 姜凱, 沈忱 申請人:浪潮電子信息產(chǎn)業(yè)股份有限公司