專利名稱：一種fpga原型驗(yàn)證系統(tǒng)總線控制裝置的制作方法
技術(shù)領(lǐng)域：
本申請涉及FPGA原型驗(yàn)證領(lǐng)域，特別涉及一種FPGA原型驗(yàn)證系統(tǒng)總線控制裝置。
背景技術(shù)：
FPGA(Field-Programmable Gate Array，即現(xiàn)場可編程門陣列)原型驗(yàn)證不僅能加快ASIC等設(shè)計(jì)的開發(fā)，縮短了研發(fā)周期，降低ASIC應(yīng)用系統(tǒng)的開發(fā)成本，而且提高了流片的成功率。但現(xiàn)有的FPGA原型驗(yàn)證技術(shù)中，F(xiàn)PGA原型驗(yàn)證系統(tǒng)中從FPGA芯片通過模式固定的總線完成通信。，一個(gè)FPGA原型驗(yàn)證系統(tǒng)只能在一種模式下工作，并且模式配置信息簡單，使用戶進(jìn)行FPGA原型驗(yàn)證的時(shí)候繁瑣，成本高昂。

發(fā)明內(nèi)容
本申請所要解決的技術(shù)問題是提供一種FPGA原型驗(yàn)證系統(tǒng)總線控制裝置，能靈活提供多種總線模式進(jìn)行FPGA原型驗(yàn)證。為了解決上述問題，本申請公開了一種FPGA原型驗(yàn)證系統(tǒng)總線控制裝置，包括包括主控芯片，HyperBus總線和多個(gè)從FPGA芯片，其中，主控芯片通過HyperBus 總線和多個(gè)從FPGA芯片相連，HyperBus總線包含模式控制線；所述主控芯片包括主模式控制模塊用于根據(jù)PC機(jī)特定的設(shè)置指令設(shè)定總線模式；主數(shù)據(jù)收發(fā)模塊用于依據(jù)當(dāng)前總線所處的工作模式，選擇相應(yīng)機(jī)制傳輸或收發(fā)數(shù)據(jù)，并做簡單的數(shù)據(jù)處理；主數(shù)據(jù)流監(jiān)聽模塊負(fù)責(zé)監(jiān)聽總線上數(shù)據(jù)與指令，與外部PC機(jī)實(shí)時(shí)通信，探測系統(tǒng)狀況； 所述從FPGA芯片包括從模式控制模塊用于依據(jù)模式控制線的狀態(tài)以及特定指令設(shè)定總線模式的各項(xiàng)參數(shù)進(jìn)而來設(shè)定所屬從FPGA芯片的工作模式；從數(shù)據(jù)收發(fā)模塊用于依據(jù)總線所處的工作模式，選擇相應(yīng)機(jī)制傳輸或收發(fā)數(shù)據(jù)， 并做簡單的數(shù)據(jù)處理。進(jìn)一步的，還包括撥碼開關(guān)，用于調(diào)整模式控制線的狀態(tài)，用于人工初始設(shè)置總線的工作模式。進(jìn)一步的，所述模式控制線的狀態(tài)由主控芯片的主模式控制塊根據(jù)特定指令調(diào)整，或者初始設(shè)置階段的撥碼開關(guān)手動設(shè)置。進(jìn)一步的，所述的從模式控制模塊包括集總模式子模塊，用于當(dāng)模式控制線處于集總總線模式時(shí)，為所屬的從FPGA芯片提供集總工作模式的數(shù)據(jù)通信方式；其中，處于主位置的從FPGA芯片的從數(shù)據(jù)收發(fā)模塊能與HyperBus總線上處于從位置的任意從FPGA芯片的從數(shù)據(jù)收發(fā)模塊直接進(jìn)行通信，處于從位置的從FPGA芯片的從數(shù)據(jù)收發(fā)模塊只能與拓?fù)浣Y(jié)構(gòu)中主位置的從FPGA芯片的從數(shù)據(jù)收發(fā)模塊直接進(jìn)行通信。進(jìn)一步的，所述的從模式控制模塊包括點(diǎn)對點(diǎn)模式子模塊，用于當(dāng)模式控制線處于點(diǎn)對點(diǎn)總線模式時(shí)，為所屬的從FPGA芯片提供點(diǎn)對點(diǎn)工作模式的數(shù)據(jù)通信方式；其中，所述的從FPGA芯片的從數(shù)據(jù)收發(fā)模塊能與總線上的任意從FPGA芯片的從數(shù)據(jù)收發(fā)模塊通過廣播直接進(jìn)行通信。進(jìn)一步的，所述的從模式控制模塊包括層別模式子模塊，用于當(dāng)模式控制線處于層別總線模式時(shí)，為所屬的從FPGA芯片提供層別模式數(shù)據(jù)通信和參數(shù)設(shè)置方式；其中，所述的從FPGA芯片的從數(shù)據(jù)收發(fā)模塊只能在按參數(shù)要求的層別拓?fù)浣Y(jié)構(gòu)中的位置與相鄰位置的從FPGA芯片直接進(jìn)行通信。進(jìn)一步的，所述的從模式控制模塊包括混合總線模式子模塊；用于當(dāng)模式控制線處于混合總線模式時(shí)，為所屬的從FPGA芯片提供混合工作模式的數(shù)據(jù)通信方式；其中，所述的混合工作模式為從FPGA芯片在集總工作模式，點(diǎn)對點(diǎn)工作模式，層別工作模式之間自由切換的模式。進(jìn)一步的，所述的混合總線模式子模塊采用的工作模式的種類和順序由從FPGA 芯片提出設(shè)置請求，由主控制芯片發(fā)出設(shè)置指令。與現(xiàn)有技術(shù)相比，本申請具有以下優(yōu)點(diǎn)本申請通過添加主控芯片和HyperBusOlyperSiliocn Bus)總線連接，主控芯片通過所述HyperBus總線連接從FPGA芯片，由主控芯片按模式控制指令調(diào)整模式控制線的狀態(tài)，或者初始狀態(tài)下通過人工設(shè)置模式控制線的狀態(tài)來設(shè)置系統(tǒng)總線的工作模式，實(shí)現(xiàn)了在同一系統(tǒng)下運(yùn)行多總線工作模式，為FPGA原型驗(yàn)證帶來了極大方便并減輕了成本，特別在于基于HyperBus的二次開發(fā)上，HyperBus提供了很好的系統(tǒng)通信和控制途徑。


圖1是本申請一種FPGA原型驗(yàn)證系統(tǒng)總線控制裝置的結(jié)構(gòu)示意圖；圖2是本申請一種FPGA原型驗(yàn)證系統(tǒng)總線控制裝置的集總總線模式工作示意圖；圖3是本申請一種FPGA原型驗(yàn)證系統(tǒng)總線控制裝置的點(diǎn)對點(diǎn)總線模式工作示意圖；圖4是本申請一種FPGA原型驗(yàn)證系統(tǒng)總線控制裝置的層別總線模式工作示意圖；圖5是本申請一種FPGA原型驗(yàn)證系統(tǒng)總線控制裝置的混合總線模式工作示意圖。
具體實(shí)施例方式為使本申請的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí)施方式
對本申請作進(jìn)一步詳細(xì)的說明。參照圖1，示出了本申請一種FPGA原型驗(yàn)證系統(tǒng)總線控制裝置的結(jié)構(gòu)示意圖。所述的FPGA原型驗(yàn)證系統(tǒng)總線控制裝置包括主控芯片101 ,HyperBus總線102和多個(gè)從FPGA芯片103，其中，主控芯片101通過HyperBus總線102和多個(gè)從FPGA芯片103 相連，HyperBus總線102包含模式控制線，主控芯片101還可以與外部PC機(jī)進(jìn)行PC通信。
主控芯片包括主模式控制模塊用于初始狀態(tài)依據(jù)模式控制線的狀態(tài)來設(shè)定主控芯片的工作模式，或者根據(jù)特定的設(shè)置指令設(shè)定總線模式；主數(shù)據(jù)收發(fā)模塊用于依據(jù)當(dāng)前總線所處的工作模式，選擇相應(yīng)機(jī)制傳輸或收發(fā)數(shù)據(jù)，并做簡單的數(shù)據(jù)處理；主數(shù)據(jù)流監(jiān)聽模塊負(fù)責(zé)監(jiān)聽總線上數(shù)據(jù)與指令，與外部PC機(jī)實(shí)時(shí)通信，探測系統(tǒng)狀況。從FPGA芯片包括從模式控制模塊用于依據(jù)模式控制線來設(shè)定所屬從FPGA芯片的工作模式，以及根據(jù)主控芯片特定指令設(shè)定總線模式的各項(xiàng)參數(shù)；從數(shù)據(jù)收發(fā)模塊用于依據(jù)總線所處的工作模式，選擇相應(yīng)機(jī)制傳輸或收發(fā)數(shù)據(jù)， 并做簡單的數(shù)據(jù)處理。當(dāng)模式控制線處于不同的狀態(tài)時(shí)，主控芯片初始狀態(tài)下根據(jù)模式控制線的狀態(tài)設(shè)定相應(yīng)的總線工作模式，或者PC機(jī)下達(dá)不同指令，主控芯片按照指令調(diào)整總線工作模式， 從FPGA芯片根據(jù)模式控制線的狀態(tài)設(shè)定相應(yīng)的工作模式，提供相應(yīng)的數(shù)據(jù)通信方式，并可在按指令要求的拓?fù)浣Y(jié)構(gòu)中的位置發(fā)送和接收指令和數(shù)據(jù)。模式控制線的狀態(tài)由主控芯片的主模式控制塊根據(jù)特定指令調(diào)整，或者初始設(shè)置階段的撥碼開關(guān)手動設(shè)置。所述的總線模式包括集總總線模式，點(diǎn)對點(diǎn)總線模式，層別總線模式和混合總線模式等；所述的工作模式包括集總工作模式，點(diǎn)對點(diǎn)工作模式，層別工作模式和混合工作模式等，其中混合工作模式包括集總工作模式，點(diǎn)對點(diǎn)工作模式，層別工作模式等獨(dú)立模式。在所有工作模式運(yùn)行過程中，主控芯片始終處于管理模式位置。其中，模式控制線的初始狀態(tài)可以通過撥碼開關(guān)調(diào)整，以便主控芯片初始化總線工作模式用，也可以通過外部PC機(jī)發(fā)送指令到主控芯片的主模式控制模塊調(diào)整模式控制線的狀態(tài)，其中，外部PC機(jī)可以通過USB連接到主控芯片。在實(shí)際中，初始狀態(tài)下可以通過不同的模式控制線的電平狀態(tài)控制從FPGA芯片的各工作模式和主控芯片的各工作模式，其中從FPGA芯片的工作模式與主控芯片的工作模式是一一對應(yīng)的，比如1000電平控制從FPGA芯片的集總工作模式和主控芯片的集總工作模式，0100電平控制從FPGA芯片的點(diǎn)對點(diǎn)工作模式和主控芯片的點(diǎn)對點(diǎn)工作模式，0010 電平控制從FPGA芯片的層別工作模式和主控芯片的層別工作模式，0001電平控制從FPGA 芯片的混合工作模式和主控芯片的混合工作模式。其中，混合工作模式為從FPGA芯片在集總工作模式，點(diǎn)對點(diǎn)工作模式，層別工作模式之間自由切換的模式，并且在混合總線模式中，在同一段時(shí)間內(nèi)只可能存在一種模式，即同一段時(shí)間內(nèi)的一個(gè)系統(tǒng)的總線模式具有獨(dú)一性，比如在tl t2時(shí)刻只為集總總線模式，不能再含有其他總線模式，t2 t3時(shí)刻只為層別總線模式，不能在含有其它總線模式，相應(yīng)的FPGA芯片在同一時(shí)刻也只能以一種工作模式工作和通信。實(shí)際應(yīng)用中，HyperBus總線102寬度為42，通過主控芯片101將PC機(jī)和主芯片A， B相連，PC機(jī)和主控芯片的通過USB通信，主控芯101片通過HyperBus總線102與HyperBus 總線102上的從FPGA芯片通信。其中，HyperBus總線的組成包括
(1)數(shù)據(jù)地址線:DA[31:0]32根雙向
(2)地址鎖存控制線ALE1根單向
(3)讀控制線RD1根單向
(4)寫控制線WR1根單向
(5)忙控制線BUSY1根單向
(6)應(yīng)答控制線 ACK1根單向
(7)時(shí)鐘線CLK1根單向
(8)模式控制線:M0DE[3:0]4根單向。實(shí)際中，不同F(xiàn)PGA驗(yàn)證板之間通過堆疊，即上下堆疊板之間通過的包圍在從FPGA 芯片A和從FPGA芯片B周圍的高速插座連接(高速插座可以為12個(gè))，使堆疊板的主控芯片和主芯片掛在到HyperBus總線上，PC機(jī)通過主控芯片與總線上的主芯片通信，堆疊板主控芯片，變?yōu)镠yperBus總線上的從器件，相關(guān)的控制信息通過總線傳遞，實(shí)現(xiàn)多板之間的同步或者對立控制。這樣就滿足了不同拓?fù)浣Y(jié)構(gòu)驗(yàn)證時(shí)對從FPGA芯片個(gè)數(shù)的要求。參照圖2，示出了本申請一種FPGA原型驗(yàn)證系統(tǒng)總線控制裝置的集總總線模式工作示意圖。在從FPGA芯片的從模式控制模塊中含有集總模式子模塊，當(dāng)模式控制線處于集總總線模式時(shí)，集總模式子模塊就與主控制芯片的指令相結(jié)合，將所在的從FPGA芯片確定為在集總工作模式，為所屬的從FPGA芯片提供集總工作模式的數(shù)據(jù)通信方式，相應(yīng)的所屬 FPGA芯片就處于集總工作模式。在實(shí)際中，初始狀態(tài)下可以通過撥碼開關(guān)跳轉(zhuǎn)模式控制線M0DE[3:0]到表征集總總線模式的狀態(tài)下，表明主控芯片和從FPGA芯片需要采用集總工作模式，或者通過PC機(jī)的配置命令，主控芯片設(shè)置模式控制線M0DE[3:0]到表征集總總線模式的狀態(tài)下，并表明主控芯片和從FPGA芯片需要采用集總工作模式。此時(shí)HyperBus總線處于集總總線模式之下，主控芯片以集總工作模式的方式管理所有以集總工作模式進(jìn)行工作的從FPGA芯片。在此模式下，主控芯片以集總工作模式管理所有從FPGA芯片，并通過主數(shù)據(jù)收發(fā)模塊選擇集總工作模式機(jī)制傳輸或者收發(fā)數(shù)據(jù)。主控芯片可以和主位置或者從位置FPGA通信，在初始化集總總線時(shí)，主控芯片會根據(jù)PC指令設(shè)定主位置FPGA和從位置FPGA，而主控芯片和從FPGA芯片以集總模式通信， 從FPGA芯片之間通信必須經(jīng)過主位置FPGA，主位置FPGA負(fù)責(zé)從芯片的數(shù)據(jù)請求。同時(shí)，主控芯片的主數(shù)據(jù)流監(jiān)聽模塊還可以監(jiān)聽HyperBus總線中的數(shù)據(jù)，并可以將數(shù)據(jù)實(shí)時(shí)發(fā)送到外部PC機(jī)的控制端，顯示數(shù)據(jù)的處理狀態(tài)，探測整個(gè)系統(tǒng)的狀況。整個(gè)驗(yàn)證環(huán)節(jié)對研發(fā)提供了很大的方便，比如對做圖像處理和算法研究的驗(yàn)證。參照圖3，示出了本申請一種FPGA原型驗(yàn)證系統(tǒng)總線控制裝置的點(diǎn)對點(diǎn)總線模式工作模式示意圖。在從FPGA芯片的從模式控制模塊中含有點(diǎn)對點(diǎn)模式子模塊，當(dāng)模式控制線處于點(diǎn)對點(diǎn)總線模式狀態(tài)時(shí)，點(diǎn)對點(diǎn)模式子模塊就為所屬的從FPGA芯片提供點(diǎn)對點(diǎn)工作模式的數(shù)據(jù)通信方式，相應(yīng)的所屬FPGA芯片就處于點(diǎn)對點(diǎn)工作模式。與主控芯片的相關(guān)指令相結(jié)合，將所在的從FPGA芯片確定為在點(diǎn)對點(diǎn)工作模式工作。
在實(shí)際中，初始狀態(tài)下可以通過撥碼開關(guān)跳轉(zhuǎn)模式控制線M0DE[3:0]到表征點(diǎn)對點(diǎn)總線模式狀態(tài)下，表明主控芯片和從FPGA芯片需要采用點(diǎn)對點(diǎn)工作模式，或者通過PC機(jī)的配置命令自動跳轉(zhuǎn)模式控制線MODE [3:0]到表征點(diǎn)對點(diǎn)總線模式狀態(tài)下，并表明主控芯片和從FPGA芯片需要采用點(diǎn)對點(diǎn)工作模式。此時(shí)HyperBus總線處于點(diǎn)對點(diǎn)總線模式之下，主控芯片以點(diǎn)對點(diǎn)工作模式的方式管理所有以點(diǎn)對點(diǎn)工作模式進(jìn)行工作的從FPGA芯片。在此模式下，每個(gè)從FPGA芯片具有不同的地址，相互之間通過廣播來通信，每個(gè)從FPGA芯片的從數(shù)據(jù)收發(fā)模塊都可以與HyperBus總線上的其他從FPGA芯片的從數(shù)據(jù)收發(fā)模塊直接進(jìn)行通信。如圖3，當(dāng)模式控制線處于點(diǎn)對點(diǎn)總線模式狀態(tài)下時(shí)，整個(gè)系統(tǒng)處于點(diǎn)對點(diǎn)工作模式。 外部PC機(jī)通過USB通信與主控芯片進(jìn)行通信，主控芯片的主數(shù)據(jù)收發(fā)模塊發(fā)送初始指令和數(shù)據(jù)到任意從FPGA芯片A、B、C、D、E等進(jìn)行處理，從FPGA芯片A、B、C、D、E等可將處理后的指令和數(shù)據(jù)直接發(fā)送到HyperBus總線上其他的任意一個(gè)從FPGA芯片進(jìn)行處理；同時(shí)HyperBus總線上的任意一個(gè)從FPGA芯片也可以直接接收其他從FPGA芯片的指令和數(shù)據(jù)。比如，從FPGA芯片A接收到從FPGA芯片E處理完的指令和數(shù)據(jù)進(jìn)行處理后，如果從FPGA芯片B是空置狀態(tài)，則從FPGA芯片A可以將自己處理完的數(shù)據(jù)直接輸送到從FPGA芯片B進(jìn)行處理，其他情況以此類推。同時(shí)，主控芯片的主數(shù)據(jù)流監(jiān)聽模塊還可以監(jiān)聽HyperBus總線中的數(shù)據(jù)，并可以將數(shù)據(jù)實(shí)時(shí)發(fā)送到外部PC機(jī)的控制端，顯示數(shù)據(jù)的處理狀態(tài)，探測整個(gè)系統(tǒng)的狀況。參照圖4，示出了本申請一種FPGA原型驗(yàn)證系統(tǒng)總線控制裝置的層別總線模式工作示意圖。在從FPGA芯片的從模式控制模塊中含有層別模式子模塊，當(dāng)模式控制線處于層別總線模式狀態(tài)時(shí)，層別模式子模塊就為所屬的從FPGA芯片提供層別工作模式的數(shù)據(jù)通信方式，相應(yīng)的所屬FPGA芯片就處于層別工作模式。與主控制芯片指令相結(jié)合，將所在的從FPGA芯片確定為在層別工作模式工作。在實(shí)際中，初始狀態(tài)下可以通過撥碼開關(guān)跳轉(zhuǎn)模式控制線M0DE[3:0]到表征層別總線模式狀態(tài)下，并表明主控芯片和從FPGA芯片需要采用層別工作模式，或者通過PC機(jī)的配置命令自動跳轉(zhuǎn)模式控制線MODE[3:0]到表征層別總線模式狀態(tài)下，并表明主控芯片和從FPGA芯片需要采用層別工作模式。此時(shí)HyperBus總線處于層別總線模式之下，主控芯片以層別工作模式的方式管理所有以層別工作模式進(jìn)行工作的從FPGA芯片。在此模式下，主控芯片以層別工作模式管理所有從FPGA芯片，并通過主數(shù)據(jù)收發(fā)模塊選擇層別工作模式機(jī)制傳輸或者收發(fā)數(shù)據(jù)。初始化階段主控芯片的主數(shù)據(jù)收發(fā)模塊將需要進(jìn)行驗(yàn)證的層別拓?fù)浣Y(jié)構(gòu)的指令通過PC通信輸入到到需要進(jìn)行測試的從FPGA芯片的從數(shù)據(jù)收發(fā)模塊。從FPGA芯片根據(jù)接收到的指令確認(rèn)自己在整個(gè)拓?fù)浣Y(jié)構(gòu)中的身份位置，并只能在其所在的位置上與相鄰接位置的從FPGA芯片進(jìn)行通信(即只能接收相鄰接位置的從 FPGA芯片的從數(shù)據(jù)收發(fā)模塊的指令和數(shù)據(jù)，或者發(fā)送指令和數(shù)據(jù)到相鄰接位置的從FPGA 芯片的從數(shù)據(jù)收發(fā)模塊)。
如圖4，當(dāng)模式控制線處于層別總線模式狀態(tài)下時(shí)，整個(gè)系統(tǒng)處于層別工作模式。 PC機(jī)控制端發(fā)送指令和數(shù)據(jù)到主控芯片，主控芯片的主數(shù)據(jù)收發(fā)模塊發(fā)送指令和數(shù)據(jù)到各從FPGA芯片的從數(shù)據(jù)收發(fā)模塊，從FPGA芯片A、B、C、D、E等根據(jù)自己的從數(shù)據(jù)收發(fā)模塊接收到的指令中的層別拓?fù)浣Y(jié)構(gòu)信息確認(rèn)自己在層別拓?fù)浣Y(jié)構(gòu)中的位置，并只能與相鄰接位置的從FPGA芯片進(jìn)行通信。 比如，從FPGA芯片B只能直接跟從FPGA芯片A進(jìn)行通信，從FPGA芯片A只能直接與從FPGA芯片B、C通信，從FPGA芯片C只能直接與從FPGA芯片A、D、E進(jìn)行通信，如果從 FPGA芯片B的數(shù)據(jù)要發(fā)送到從FPGA芯片E，則只能首先發(fā)送到從FPGA芯片A，再由從FPGA 芯片A發(fā)送到從FPGA芯片C，再由從FPGA芯片C發(fā)送到從FPGA芯片E。其他情況可以以此類推。同時(shí)，主控芯片的主數(shù)據(jù)流監(jiān)聽模塊還可以監(jiān)聽HyperBus總線中的數(shù)據(jù)，并可以將數(shù)據(jù)實(shí)時(shí)發(fā)送到外部PC機(jī)的控制端，顯示數(shù)據(jù)的處理狀態(tài)，探測整個(gè)系統(tǒng)的狀況。參照圖5，示出發(fā)明一種FPGA原型驗(yàn)證系統(tǒng)總線控制裝置的混合總線模式工作方式示意圖。在從FPGA芯片的從模式控制模塊中含有混合模式子模塊，當(dāng)模式控制線處于混合總線模式狀態(tài)時(shí)，混合模式子模塊就為所屬的從FPGA芯片提供混合工作模式的數(shù)據(jù)通信方式，相應(yīng)的所屬FPGA芯片就處于混合工作模式。并與主控芯片指令相結(jié)合，將所在的從FPGA芯片確定為在混合工作模式工作。通過PC機(jī)的配置命令配置主控芯片處于混合工作模式下，并使模式控制線處于混合總線模式下，此時(shí)HyperBus總線處于混合總線模式之下，主控芯片以混合工作模式的方式管理所有以混合工作模式進(jìn)行工作的從FPGA芯片，其中混合工作模式為從FPGA芯片在集總工作模式、點(diǎn)對點(diǎn)工作模式、層別工作模式之間自由切換的模式；混合總線模式按某個(gè)從FPGA芯片判斷需要切換到的某種工作模式發(fā)送指令到主控芯片進(jìn)行相應(yīng)總線傳輸模式的切換，只傳輸相應(yīng)指令到從FPGA，從而設(shè)置相應(yīng)寄存器使FPGA工作于不同模式。在混合工作模式下，從FPGA芯片的從模式控制模塊的混合模式子模塊賦予從 FPGA芯片變發(fā)送更模式的權(quán)利，以達(dá)到在不同身份位置的工作狀態(tài)，模擬現(xiàn)實(shí)中數(shù)據(jù)處理和控制上的諸多驗(yàn)證問題。如圖5，在混合總線模式下，從FPGA芯片A、B、C、D、E等所處的模式根據(jù)各自從數(shù)據(jù)收發(fā)模塊受到的實(shí)際指令運(yùn)行情況進(jìn)行選擇，從FPGA芯片A、B、C、D、E等之間的連接關(guān)系也由實(shí)際指令運(yùn)行情況進(jìn)行選擇。主控芯片控制在集總工作模式，點(diǎn)對點(diǎn)工作模式和層別工作模式中按需求自由切換。其中，同一時(shí)刻整個(gè)系統(tǒng)只能以集總工作模式，點(diǎn)對點(diǎn)工作模式和層別工作模式之中的一種情況工作。比如，從FPGA芯片A的從模式控制模塊的混合模式子模塊判斷下一階段需要在集總工作模式下進(jìn)行工作，則有從FPGA芯片A發(fā)送模式變更指令給主控芯片，由主控芯片發(fā)送各從FPGA芯片的身份位置信息，設(shè)置模式控制線，從而使整個(gè)系統(tǒng)自動調(diào)整到集總工作模式，所有從FPGA芯片按照集總工作模式進(jìn)行工作，其中所有從FPGA芯片繼續(xù)保持發(fā)送變更模式指令的權(quán)利；
隨后，當(dāng)某個(gè)從FPGA芯片，比如從FPGA芯片C的從模式控制模塊的混合模式子模塊判斷下一階段整個(gè)系統(tǒng)需要在層別工作模式下進(jìn)行工作，則由從FPGA芯片C的從模式控制模塊的混合模式子模塊發(fā)送變更模式指令，主控芯片命令整個(gè)系統(tǒng)自動跳轉(zhuǎn)到層別總線模式，然后所有從FPGA芯片按照所在的相應(yīng)指令要求的拓?fù)浣Y(jié)構(gòu)中的身份位置進(jìn)行數(shù)據(jù)處理，其中所有從FPGA芯片繼續(xù)保持能發(fā)送變更模式指令的權(quán)利；隨后，當(dāng)某個(gè)從FPGA芯片比如從FPGA芯片D的從模式控制模塊的混合模式子模塊判斷下一階段整個(gè)系統(tǒng)需要在點(diǎn)對點(diǎn)工作模式下進(jìn)行工作，則由從FPGA芯片D的的從模式控制模塊的混合模式子模塊發(fā)送模式變更指令，主控芯片命令整個(gè)系統(tǒng)自動跳轉(zhuǎn)到點(diǎn)對點(diǎn)工作模式，然后所有從FPGA芯片按照點(diǎn)對點(diǎn)工作模式進(jìn)行工作。其中，混合工作模式可以采用集總工作模式，點(diǎn)對點(diǎn)工作模式，層別工作模式等中的多個(gè)，其根據(jù)從FPGA芯片的實(shí)際指令和數(shù)據(jù)運(yùn)行情況而定，并且，所述的混合總線模式子模塊采用的工作模式的種類和順序由從FPGA芯片設(shè)置或者人工設(shè)置模式控制線來確定。同時(shí)，主控芯片的主數(shù)據(jù)流監(jiān)聽模塊還可以監(jiān)聽HyperBus總線中的數(shù)據(jù)，并可以將數(shù)據(jù)實(shí)時(shí)發(fā)送到外部PC機(jī)的控制端，顯示數(shù)據(jù)的處理狀態(tài)，探測整個(gè)系統(tǒng)的狀況。本說明書中的各個(gè)實(shí)施例均采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似的部分互相參見即可。對于系統(tǒng)實(shí)施例而言，由于其與方法實(shí)施例基本相似，所以描述的比較簡單，相關(guān)之處參見方法實(shí)施例的部分說明即可。以上對本申請所提供的一種從FPGA原型驗(yàn)證系統(tǒng)總線控制裝置，進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個(gè)例對本申請的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用于幫助理解本申請的方法及其核心思想；同時(shí)，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本申請的思想，在具體實(shí)施方式
及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本申請的限制。
權(quán)利要求
1.一種FPGA原型驗(yàn)證系統(tǒng)總線控制裝置，其特征在于，包括包括主控芯片，HyperBus總線和多個(gè)從FPGA芯片，其中，主控芯片通過HyperBus總線和多個(gè)從FPGA芯片相連，HyperBus總線包含模式控制線； 所述主控芯片包括主模式控制模塊用于根據(jù)PC機(jī)特定的設(shè)置指令設(shè)定總線模式； 主數(shù)據(jù)收發(fā)模塊用于依據(jù)當(dāng)前總線所處的工作模式，選擇相應(yīng)機(jī)制傳輸或收發(fā)數(shù)據(jù)， 并做簡單的數(shù)據(jù)處理；主數(shù)據(jù)流監(jiān)聽模塊負(fù)責(zé)監(jiān)聽總線上數(shù)據(jù)與指令，與外部PC機(jī)實(shí)時(shí)通信，探測系統(tǒng)狀況；所述從FPGA芯片包括從模式控制模塊用于依據(jù)模式控制線的狀態(tài)以及特定指令設(shè)定總線模式的各項(xiàng)參數(shù)進(jìn)而來設(shè)定所屬從FPGA芯片的工作模式；從數(shù)據(jù)收發(fā)模塊用于依據(jù)總線所處的工作模式，選擇相應(yīng)機(jī)制傳輸或收發(fā)數(shù)據(jù)，并做簡單的數(shù)據(jù)處理。
2.如權(quán)利要求1所述的裝置，其特征在于還包括撥碼開關(guān)，用于調(diào)整模式控制線的狀態(tài)，用于人工初始設(shè)置總線的工作模式。
3.如權(quán)利要求1所述的裝置，其特征在于所述模式控制線的狀態(tài)由主控芯片的主模式控制塊根據(jù)特定指令調(diào)整，或者初始設(shè)置階段的撥碼開關(guān)手動設(shè)置。
4.如權(quán)利要求1所述的裝置，其特征在于所述的從模式控制模塊包括集總模式子模塊，用于當(dāng)模式控制線處于集總總線模式時(shí)，為所屬的從FPGA芯片提供集總工作模式的數(shù)據(jù)通信方式；其中，處于主位置的從FPGA芯片的從數(shù)據(jù)收發(fā)模塊能與HyperBus總線上處于從位置的任意從FPGA芯片的從數(shù)據(jù)收發(fā)模塊直接進(jìn)行通信，處于從位置的從FPGA芯片的從數(shù)據(jù)收發(fā)模塊只能與拓?fù)浣Y(jié)構(gòu)中主位置的從FPGA芯片的從數(shù)據(jù)收發(fā)模塊直接進(jìn)行通信。
5.如權(quán)利要求1所述的裝置，其特征在于所述的從模式控制模塊包括點(diǎn)對點(diǎn)模式子模塊，用于當(dāng)模式控制線處于點(diǎn)對點(diǎn)總線模式時(shí)，為所屬的從FPGA芯片提供點(diǎn)對點(diǎn)工作模式的數(shù)據(jù)通信方式；其中，所述的從FPGA芯片的從數(shù)據(jù)收發(fā)模塊能與總線上的任意從FPGA芯片的從數(shù)據(jù)收發(fā)模塊通過廣播直接進(jìn)行通信。
6.如權(quán)利要求1所述的裝置，其特征在于所述的從模式控制模塊包括層別模式子模塊，用于當(dāng)模式控制線處于層別總線模式時(shí)，為所屬的從FPGA芯片提供層別模式數(shù)據(jù)通信和參數(shù)設(shè)置方式；其中，所述的從FPGA芯片的從數(shù)據(jù)收發(fā)模塊只能在按參數(shù)要求的層別拓?fù)浣Y(jié)構(gòu)中的位置與相鄰位置的從FPGA芯片直接進(jìn)行通信。
7.如權(quán)利要求1所述的裝置，其特征在于所述的從模式控制模塊包括混合總線模式子模塊；用于當(dāng)模式控制線處于混合總線模式時(shí)，為所屬的從FPGA芯片提供混合工作模式的數(shù)據(jù)通信方式；其中，所述的混合工作模式為從FPGA芯片在集總工作模式，點(diǎn)對點(diǎn)工作模式，層別工作模式之間自由切換的模式。
8.如權(quán)利要求7所述的裝置，其特征在于所述的混合總線模式子模塊采用的工作模式的種類和順序由從FPGA芯片提出設(shè)置請求，由主控制芯片發(fā)出設(shè)置指令。
全文摘要
本申請?zhí)峁┝艘环NFPGA原型驗(yàn)證系統(tǒng)總線控制裝置，涉及FPGA原型驗(yàn)證領(lǐng)域。所述裝置包括包括包括主控芯片，HyperBus總線和多個(gè)從FPGA芯片，其中，主控芯片通過HyperBus總線和多個(gè)從FPGA芯片相連，HyperBus總線包含模式控制線；所述主控芯片包括主模式控制模塊，主數(shù)據(jù)收發(fā)模塊，主數(shù)據(jù)流監(jiān)聽模塊；所述從FPGA芯片包括從模式控制模塊，從數(shù)據(jù)收發(fā)模塊。本申請通過添加主控芯片和HyperBus(HyperSiliocn Bus)總線連接，由主控芯片按模式控制指令調(diào)整模式控制線的狀態(tài)，或者初始狀態(tài)下通過人工設(shè)置模式控制線的狀態(tài)來設(shè)置系統(tǒng)總線的工作模式，實(shí)現(xiàn)了在同一系統(tǒng)下運(yùn)行多總線工作模式，為FPGA原型驗(yàn)證帶來了極大方便并減輕了成本，特別在于基于HyperBus的二次開發(fā)上，HyperBus提供了很好的系統(tǒng)通信和控制途徑。
文檔編號G06F13/20GK102306131SQ201110242838
公開日2012年1月4日 申請日期2011年8月23日 優(yōu)先權(quán)日2011年8月23日
發(fā)明者劉永宏, 郭文帥 申請人:北京亞科鴻禹電子有限公司