專利名稱：知曉光學鄰近校正的集成電路設計優(yōu)化的制作方法
技術領域：
本發(fā)明涉及電子設計自動化(EDA)，以及涉及實施集成電路設計的元件的布局改變以進行性能優(yōu)化。
背景技術：
集成電路設計由電子設計自動化所支持。一種EDA支持的設計的方法是基于定義一種使用計算機系統(tǒng)作為電路元件的網(wǎng)表(netlist)的集成電路。并且，提供單元庫，其包括能被選擇用于網(wǎng)表中的電路元件的物理實現(xiàn)的多個單元。單元庫具有電路元件的有限數(shù)量的選擇，因為庫中的每一個單元針對可生產(chǎn)性和其他因素而預限定資格。為了實現(xiàn)網(wǎng)表，單元被從庫中選出、放置在布局空間中，并且互連被定義于單元之間。單元的選擇、單元的放置以及單元之間的定義的互連可以被稱為布置和布線。其結果是布局文件，該布局文件指定單元的元件以及單元的互連的形狀和位置，該單元將在工廠被制造到集成電路中。已經(jīng)顯示，微小的布局改變，諸如晶體管柵極長度增加，能被用于優(yōu)化集成電路的性能、漏泄功率等(參見Clark等人,“Managing Standby and Active Mode Leakage Powerin Deep Sub-micron Design,，，In Proc. ISLPED (Newport, CA, Aug. 9-11, 2004), 274-279) 在單元庫中提供足夠的選擇以提供用于這些目的的微小布局改變是不現(xiàn)實的。并且，使用這些微小布局改變所實現(xiàn)的優(yōu)化通常僅在布置和布線之后的布局文件的分析基礎上才可測量。然而，用于實現(xiàn)電路的現(xiàn)代亞波長制造技術經(jīng)歷顯著的光學鄰近效應，針對該效應的校正是絕對必要的。因此，為了由布置和布線之后的分析所指定的布局改變?nèi)缢谕脑诩呻娐飞蠈崿F(xiàn)，電路設計者們經(jīng)常需要取得OPC配方。參見Gupta等人的第7，441，211號美國專利。另外，存在能基于布局文件的分析被應用以優(yōu)化性能的寬范圍的形狀修改。例如，沿著晶體管的寬度，驅(qū)動電流和待機漏泄電流分布顯著變化。(參見E. Augendre等人，“Controlling STI-related parasitic conduction in 9Onm CMOS and below, lSSDERC,2002)因此，作出例如實現(xiàn)顯著的漏泄降低同時僅輕微地犧牲驅(qū)動電流的不均勻的柵極形狀改變是可能的。然而，SPICE電路模擬器僅接受矩形的柵極形狀以調(diào)用相應的設備模型。不均勻的形狀改變再一次將需要OPC配方中顯著的定制改變。需要取得OPC配方導致在該技術中對創(chuàng)新的實際阻礙，因為OPC配方是特 定于工廠工藝的，并通常被工廠保護為機密信息。為允許取得私有OPC配方將是必要的工廠和設計者之間的交互使得這些類型的微小布局改變不切實際。這阻止了 IC優(yōu)化實現(xiàn)這些微小布局修改的全部的益處，諸如降低漏泄功率。因而，在用于實現(xiàn)實施微小布局改變以進行設計優(yōu)化的實際EDA工具的實現(xiàn)中仍然存在問題。

發(fā)明內(nèi)容
提供知曉光學鄰近效應和特定于工廠工藝的OPC技術的技術-設計接口用于實施微小布局改變以進行布置和布線之后的電路優(yōu)化。使用將用于制造的OPC配方，可以通過定義關鍵布局修改參數(shù)并在所感興趣的電路參數(shù)之上執(zhí)行布局修改的特定于技術、與設計無關的校準，而建立這樣的接口。在布置和布線之后，EDA方法被實施用于修改指定包括多個單元的集成電路設計的布局文件，從而使得布局文件指定單元的元件的形狀、多個單元的布置以及單元之間的互連。該方法包括存儲用于電路實施的設計庫中的至少一些單元的形狀修改的庫。該形狀修改的庫包括形狀修改的特定于工藝的校準的結果，其指示由對單元應用形狀修改所引起的電路參數(shù)的調(diào)整。一旦該庫被建立，設計過程被執(zhí)行，在該過程中布局文件被分析以識別用于電路參數(shù)的調(diào)整的單元。經(jīng)過校準以實現(xiàn)所期望的調(diào)整的形狀修改被從庫中選出。形狀修改被應用于布局文件中所識別的單元以產(chǎn)生修改的布局文件，修改的布局文件可以被用于流片(tape-out),并接著被用于制造改進的集成電路?？梢酝ㄟ^為設計庫中的適合于微小布局變化的單元指定一組形狀修改以改進電路性能，從而產(chǎn)生形狀修改的庫。對該組形狀修改應用光學鄰近校正以產(chǎn)生單元的校正的布局。校正的布局被分析以確定該組形狀修改對電路參數(shù)的影響。該組形狀修改基于校準
結果而被索引并被存入適合用作庫的數(shù)據(jù)結構，諸如查找表或數(shù)據(jù)庫。所用的OPC配方是特定于工廠工藝的并且可以可靠地預測形狀修改對單元的物理實施的影響。然而，可以通過在庫生成期間大大提前使用私有OPC配方而執(zhí)行OPC工藝，并且無需使得電路設計者可得到該OPC工藝。相反，電路設計者依賴于對于所期望的電路參數(shù)具有已知的影響的符合設計規(guī)則、知曉OPC的修改的庫。使用EDA分析工具，可以為了所期望的電路參數(shù)的調(diào)整而在布局中識別單元。例如，可以為了提取寄生電容和電阻而處理布局文件。這些寄生可以連同設計庫中的定時特性一起被利用以執(zhí)行定時分析并在該設計中識別具有定時松弛的電路路徑。如由考慮所提取的寄生的分析所確定的沿著具有可用定時松弛的電路路徑的單元，可以為了諸如漏泄電流降低的電路參數(shù)的修改而被選出。可以以確保變化之后電路路徑上的定時松弛保持為正的方式選出特定形狀修改。形狀修改被約束為落入布局中的單元的邊界并且遵守單元的元件之間的設計規(guī)則間距。這樣，對識別的單元應用來自庫中的形狀修改并不需要改變該識別的單元或其鄰近單元的布置。這樣，期望設計者可用的單元庫中的形狀修改可以被加入設計而無需額外的定時分析、無需改變布置或布線結構。因而提供單元的元件的形狀修改的庫，這些單元能夠用于指定集成電路設計的布局文件中，所述集成電路設計包括這些單元的元件的形狀、這些單元的布置、以及這些單元之間的互連。該庫包括指示在布局文件中對單元應用形狀修改而得到的單元的電路參數(shù)的調(diào)整的數(shù)據(jù)。該調(diào)整通過在單元的形狀修改的組合上執(zhí)行特定于工廠工藝的光學鄰近校正而被校準。庫中的形狀修改被約束為落入單元的邊界并且遵守單元的元件之間的設計規(guī)則間距，從而使得對單元應用來自庫中的形狀修改無需該單元的布置的改變。描述了一種適合于執(zhí)行上述EDA處理的數(shù)據(jù)處理系統(tǒng)。描述了一種制造產(chǎn)品，其包括存儲了可以由諸如上述的數(shù)據(jù)處理系統(tǒng)所執(zhí)行的指令的機器可讀數(shù)據(jù)存儲介質(zhì)。還描述了一種由上述的EDA處理所制造的集成電路元件。通過閱讀隨后的附圖具體實施方式
和權利要求書，本發(fā)明的其他方面和優(yōu)點能
被理解。


圖1是示意性集成電路設計流程的簡化表示，其中可以采用本文所描述的布置和布線操作之后的形狀修改。圖2是適合于如本文所描述的操作的數(shù)據(jù)處理系統(tǒng)的簡化方框圖。圖2A示出了包括計算機可讀介質(zhì)的制造產(chǎn)品，在該計算機可讀介質(zhì)上可以存儲并分發(fā)如本文所描述的布局文件、形狀修改庫、流片文件以及其他計算機軟件資源。圖3至圖5示出了布置和布線之后的基本場效應晶體管的布局的代表性形狀修改。圖6示出了集成電路元件，其包括布置和布線之后的包括兩個場效應晶體管的更為復雜的單元的布局的代表性形狀修改。圖7是示出像圖6中所示那樣的形狀修改對諸如能通過應用OPC配方所確定的柵極結構的影響。圖8是用于產(chǎn)生用于本文所描述的過程中要使用的形狀修改的庫的過程的簡化流程圖。圖9是使用如本文所描述的在布置和布線之后的形狀修改的集成電路設計過程的簡化流程圖。圖10是分析布置和布線之后的布局文件以選擇單元以供使用如本文所描述的形狀修改來調(diào)整的單元的過程的簡化流程圖。
具體實施例方式參考圖I至圖10給出本發(fā)明的實施例的詳細描述。圖I是示意性集成電路設計流程的簡化表示。應理解，如本文中的所有流程圖一樣，圖I中的許多步驟可以被組合、并行地執(zhí)行或以不同的順序執(zhí)行而不影響所實現(xiàn)的功能。在某些情況下步驟的重新安排僅在某些其他變化也被做出時才實現(xiàn)相同的結果，而在其他情況下步驟的重新安排僅在某些條件滿足時才實現(xiàn)相同的結果。這樣的重新安排可能性對讀者而言是顯而易見的。在高層，圖I的過程開始于產(chǎn)品概念(方塊100)并且在EDA(電子設計自動化)軟件設計過程(方塊110)中實現(xiàn)。當設計定稿時，制造過程(方塊150)以及封裝和裝配過程(方塊160)發(fā)生，最后的結果是完成的集成電路芯片(結果170)。EDA軟件設計過程(方塊110)由多個步驟111-130組成，為簡明起見示成線性方式。在實際集成電路設計過程中，特定的設計可能不得不在步驟中反復直到特定測試通過。類似地，在任何實際設計過程中，這些步驟可能以不同的順序和組合出現(xiàn)。本說明因而通過上下文和一般解釋的方式被提供，而非具體的、或推薦的對于特定集成電路的設計流程。現(xiàn)在將提供EDA軟件設計過程(方塊110)的構成步驟的簡要說明。系統(tǒng)設計(方塊111):設計者描述他們想要實現(xiàn)的功能，他們可以執(zhí)行假設規(guī)劃(what-if planning)以細化功能、檢查成本等。硬件-軟件架構可以出現(xiàn)于該階段?？梢员挥糜谠摬襟E的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括Model Architect、Saber、System Studio 以及 DesignWare 產(chǎn)品。
邏輯設計和功能驗證(方塊114):在該階段，諸如VHDL或Verilog代碼的用于系統(tǒng)中的模塊的高級描述語言(HDL)代碼被編寫，并且設計為了功能精確而被檢查。更具體地，設計被檢查以確保其響應于特定的輸入激勵而產(chǎn)生正確的輸出?？梢员挥糜谠摬襟E的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括VCS、VERA> Designffare 、Magellan、Formality, ESP 以及 LEDA 產(chǎn)品。用于測試的綜合和設計(方塊116):在此，VHDL/Verilog被翻譯成網(wǎng)表。該網(wǎng)表可以為了目標技術而被優(yōu) 化。此外，發(fā)生測試的設計和實施以允許檢查完成的芯片?？梢员挥糜谠摬襟E的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括Design Compiler 、PhysicalCompiler、Test Compiler、Power Complier、FPGA Compiler、TetraMAX 以及 DesignWare
-ir 口
廣叩O網(wǎng)表驗證(方塊118):在該步驟，網(wǎng)表為了符合定時限制和為了與VHDL/Verilog源代碼的對應而被檢查?？梢员挥糜谠摬襟E的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括 Formality、PrimeTime> 以及 VCS 產(chǎn)品。設計計劃(方塊120):在此，芯片的整體平面圖為了定時和頂層布線而被建立和分析?？梢员挥糜谠摬襟E的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括Astro以及ICCompiler 產(chǎn)品。物理實施(方塊122):布置(電路元件的定位)和布線(電路元件的連接)發(fā)生在該階段?？梢员挥糜谠摬襟E的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括AstroRail、Primetime、以及 Star RC/XT 產(chǎn)品。分析和提取(方塊124):在該階段，電路功能在晶體管級別被驗證，這進而允許假設細化?？梢员挥糜谠摬襟E的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括AstroRail、PrimeRail> Primetime、以及Star RC/XT產(chǎn)品。利用來自設計庫的定時信息而設想來自已布置和已布線的電路設計的寄生提取，以產(chǎn)生所得的定時值，這可以被用于驗證以及識別具有可用松弛的電路路徑。物理驗證(方塊126):在該階段不同的檢查功能被執(zhí)行以確保以下各項的正確性制造、電問題、光刻問題以及電路。可以被用于該步驟的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括Hercules產(chǎn)品。與物理驗證階段的處理一起，或者在分析和提取階段中，設計規(guī)則符合幾何修改可以被增加以改進設計的電特性，諸如有效柵極長度改善以降低漏泄電流，這無需回到布置和布線處理。以下更為詳細地描述在該階段中增加幾何修改的處理。這些處理可以與提供布置和布線功能的例如IC Compiler的產(chǎn)品或者提供后期布置和布線分析工具的例如Prime Time的產(chǎn)品集成,或者與其組合使用，這兩個產(chǎn)品都可以從Synopsys公司得到。流片(方塊127):該階段提供“流片”數(shù)據(jù)用于生產(chǎn)用于光刻用途的掩膜以產(chǎn)生完成的芯片?？梢员挥糜谠撾A段的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括CATS (R)族的產(chǎn)品。分辨率增強(方塊128):該階段涉及布局的幾何處理以改善設計的可制造性。使用如本文所描述的多核處理系統(tǒng)來執(zhí)行的基于卷積算法的空中圖像模擬，可以被用于設計的該階段，以及其他階段。可以被用于該階段的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括 Proteus/Progen、ProteusAF 以及 PSMGen 產(chǎn)品。
掩膜準備(方塊130):該階段包括掩膜數(shù)據(jù)準備和掩膜自身的寫入?？梢员挥糜谠撾A段的來自Synopsys公司的示例性EDA軟件產(chǎn)品包括CATS (R)族的產(chǎn)品。本文中所描述的卷積技術的實施例可以被用于上述各階段中的一個或多個的期間。圖2是適合于與該技術的實施例一起使用的計算機系統(tǒng)210的簡化方框圖。計算機系統(tǒng)210典型地包括一個或多個處理器214，其可以經(jīng)由總線子系統(tǒng)212與多個外圍設備通信。外圍設備可以包括包括存儲器子系統(tǒng)226和文件存儲子系統(tǒng)228的存儲子系統(tǒng)224、用戶接口輸入設備222、用戶接口輸出設備220、以及網(wǎng)絡接口子系統(tǒng)216。輸入和輸出設備允許用戶與計算機系統(tǒng)210交互。網(wǎng)絡接口子系統(tǒng)216提供到外部網(wǎng)絡的接口，包括到通信網(wǎng)絡218的接口，并且經(jīng)由通信網(wǎng)絡218被耦接到其他計算機系統(tǒng)中的相應接口設 備。通信網(wǎng)絡218可以包括許多互連的計算機系統(tǒng)以及通信鏈路。這些通信鏈路可以是有線鏈路、光鏈路、無線鏈路、或者任何其他用于信息通信的機制。盡管在一個實施例中，通信網(wǎng)絡218是因特網(wǎng)，但在其他的實施例中，通信網(wǎng)絡218可以是任何合適的計算機網(wǎng)絡。用戶接口輸入設備222可以包括鍵盤、諸如鼠標的指點設備、軌跡球、觸摸板、或者圖形輸入板、掃描儀、合并到顯示器中的觸摸屏、諸如語音識別系統(tǒng)的音頻輸入設備、麥克風、和其他類型的輸入設備。一般地，使用術語“輸入設備”意在包括將信息輸入到計算機系統(tǒng)210中或通信網(wǎng)絡218上的所有可能類型的設備和方式。用戶接口輸入設備222可以被用于識別評估點、選擇核心或者用于在評估點上操作、以及用于提供其他輸入數(shù)據(jù)的其他功能。用戶接口輸出設備220可以包括顯示器子系統(tǒng)、打印機、傳真機、或者諸如音頻輸出設備的非視覺顯示器。顯示器子系統(tǒng)可以包括陰極射線管(CRT)、諸如液晶顯示器(LCD)的平板設備、投影設備、或者某些用于產(chǎn)生視覺圖像的其他機制。顯示器子系統(tǒng)可以還提供非視覺顯示，諸如經(jīng)由音頻輸出設備的非視覺顯示。一般地，使用術語“輸出設備”意在包括將信息從計算機系統(tǒng)210輸出到用戶或者另一機器或計算機系統(tǒng)的所有可能類型的設備和方式。用戶接口輸出設備220可以被用于提供本文所描述的操作的結果的圖形顯示。存儲子系統(tǒng)224存儲基本的指令程序和數(shù)據(jù)結構，其提供本文中所描述的某些或所有EDA工具的功能,諸如可以從Synopsys公司得到的IC Compiler Suite和PrimeTimesuite，包括布局文件、形狀修改庫、以及用于執(zhí)行以下所描述的過程以為了電路優(yōu)化而在布置和布線之后應用微小布局變化的指令程序。存儲器子系統(tǒng)226典型地包括多個存儲器，包括用于存儲在程序執(zhí)行期間的指令和數(shù)據(jù)的主隨機訪問存儲器(RAM) 230，以及其中存有固定指令的只讀存儲器(ROM) 232。文件存儲子系統(tǒng)228提供程序和數(shù)據(jù)文件的永久存儲，并且可以包括硬盤驅(qū)動器、具有相關聯(lián)的可移除介質(zhì)的軟盤驅(qū)動器、CD-ROM驅(qū)動器、光驅(qū)、或者可移除介質(zhì)盒。實施某些實施例的功能的數(shù)據(jù)庫和模塊可以被文件存儲子系統(tǒng)228所存儲。取決于所采用的架構，多核處理器的共享存儲器可以獨立于存儲子系統(tǒng)或者是其一部分?？偩€子系統(tǒng)212提供一種機制使得計算機系統(tǒng)210的多種元件和子系統(tǒng)如所期望的相互通信。盡管總線子系統(tǒng)212被示意地示出為單一總線，但總線子系統(tǒng)的可替代實施例可以使用多個總線。
圖2A顯示了制造產(chǎn)品，包括計算機可讀介質(zhì)240，其可以是與文件存儲子系統(tǒng)228相關聯(lián)的、和/或與網(wǎng)絡接口子系 統(tǒng)216相關聯(lián)的介質(zhì)。計算機可讀介質(zhì)240可以是硬盤、軟盤、CD-ROM、光介質(zhì)、可移除介質(zhì)盒、磁帶驅(qū)動器、閃存或者其他數(shù)據(jù)存儲介質(zhì)，在其上存儲了可以由計算機執(zhí)行的指令以供分發(fā)和/或安全保管。計算機可讀介質(zhì)240存儲數(shù)據(jù)結構和可執(zhí)行文件280，包括布局文件、形狀修改庫、以及用于執(zhí)行以下所描述的過程以為了電路優(yōu)化而在布置和布線之后應用微小布局變化的指令程序。示于圖2中的計算機系統(tǒng)210的描述僅意在例示可能的實施例的目的。具有多于或者少于圖2中所示的計算機系統(tǒng)的元件的計算機系統(tǒng)210的許多其他配置是可能的。計算機系統(tǒng)210在某些實施例中包括處于分布式架構中或者服務器農(nóng)場安排中的多個站點，每一個可以具有圖2中所示的元件。計算機系統(tǒng)210包括諸如在前面所提及的IC Compiler和PrimeTime中商業(yè)可得的資源。這樣的資源產(chǎn)生布局文件，在該布局文件中，為了網(wǎng)表的物理實施所選擇的單元被布置并布線。產(chǎn)生定義已布置和已布線的設計的文件，包括關于單元的定時以及單元的元件的形狀和布置的信息，如例如在用于單元的多層的光刻掩膜布局和單元的互連結構中所反映的。已布置和已布線的設計可以進一步使用例如在PrimeTime中可得到的工具被分析，以提取起因于不完全地以已布置和已布線的文件可得到的定時信息表征的已布置和已布線的設計的寄生電容和電阻?？梢员挥糜谔崛∵^程的由Synopsys公司分出的primetimesuite的一個工具部分被稱作Star RC XT。用于提取過程的產(chǎn)業(yè)所使用的類似的工具包括來自 Mentor Graphics 公司的 Calibre xRC、以及來自 Cadence Design Systems 公司的Assura Parasitic Extraction。在提取之后,進一步的定時分析可以被執(zhí)行,其中設計中的電路路徑的定時被驗證。作為定時分析的一部分，設計中的具有定時松弛的電路路徑可以被識別。具有定時松弛的電路路徑具有這樣的特性，即傳播于該電路路徑上的信號滿足被稱為松弛的剩余時間的定時規(guī)范。這樣的電路路徑可以使用影響電路路徑上的單元的操作的速度的工具而被安全地優(yōu)化，只要由這樣的修改引起的延遲不消耗所有的可用的定時松弛。如本文中所描述的不均勻的柵極長度修改是可以降低漏泄電流同時具有可接受的對延遲的影響的一類修改。在該階段可以被優(yōu)化的一個電路參數(shù)是集成電路的漏泄功率。單元可以通過調(diào)整柵極長度或通過其它方式而被修改，以在該階段優(yōu)化該參數(shù)。計算機系統(tǒng)可以利用提取之后的定時分析以識別具有足夠松弛的電路路徑以允許電路參數(shù)的修改。過程于是可以沿被識別的電路路徑移動以識別沿著該路徑的適合于修改的單元。另外，可能諸如通過參考可用的定時松弛、以及對該路徑上的特定單元可以在該定時松弛之內(nèi)被降低的漏泄功率的量，來識別沿著路徑的對于修改是優(yōu)先候選的單元。識別可以具有對設計的期望的影響的單元。計算機系統(tǒng)210可以提供支持在該階段的修改的接口。首先，通過定義設計文件中的單元的關鍵布局修改參數(shù)并執(zhí)行這些單元的特定于技術的、與設計無關的校準，來產(chǎn)生形狀修改的庫。通過校準，潛在的修改被處理以建立有效柵極長度(或其他布局參數(shù))的調(diào)整的量，并建立在整個單元中在定時延遲上的影響。在一個如本文中所描述的用于在布置和布線之后降低電路設計的漏泄電流的系統(tǒng)中，設計者可以選擇特定修改類型的布局參數(shù)，所述修改類型定義用于均勻(在活性區(qū)域上為常數(shù))和不均勻(在活性區(qū)域上變化)的柵極長度修改的OPC使能的所得柵極形狀。圖3至圖5中示出了用于適合于柵極長度調(diào)整的形狀修改類型的四種代表性的參數(shù)。圖3至圖5顯示了場效應晶體管FET布局，其可以構成庫中的簡單單元或者更大單元的一部分。FET布局包括覆蓋活性區(qū)域301的柵極300，其中在區(qū)域302和303中設置接觸。柵極300是具有標稱柵極長度的矩形形狀，標稱柵極長度定義為在電流路徑的柵極之下的、活性區(qū)域301的相對側(cè)之間的長度，其中接觸區(qū)域302和303位于所述相對的側(cè)。柵極的寬度(垂直于電流路徑)由柵極300位于其上的活性區(qū)域的寬度Wo建立?？梢酝ㄟ^如圖3中所示的在柵極300的相對側(cè)上增加注記(annotation) 304a和304b、如圖4所示的在柵極300的一側(cè)增加注記305、以及如圖5所示的在柵極的相對側(cè)增加注記306a和306b，而調(diào)整有效柵極寬度。注記的特點在于在柵極300的組合的形狀之后對活性區(qū)域301中的柵極300的寬度具有影響，并且這些注記經(jīng)受OPC配方。例如，與柵極300組合在一起
的注記304a和304b或者注記306a和306b將導致活性區(qū)域的兩個邊緣處的柵極長度大于活性區(qū)域的中心的柵極長度，而不是具有尖銳的角。注記305將導致具有彎曲側(cè)的不對稱的柵極。這一組注記可以以例如參數(shù)Ex、S、Ey、Wo以及M表征，其中Ex是柵極長度維度中的注記的長度，S是注記從活性區(qū)域301的邊緣的偏移(正或負)，Ey是注記的寬度，Wo是活性區(qū)域的寬度，而M指示注記的對稱性，也就是說，它是在活性區(qū)域的一側(cè)還是兩側(cè)上。由工廠提供的特定于工藝的OPC配方然后被應用到修改后的柵極形狀以產(chǎn)生將在硅上獲取的特定于工廠工藝的輪廓。由該工廠所驗證的輪廓至電分析工具，諸如從Synopsys公司可以得到的SeisMOS CX被用于處理柵極輪廓以提取電等效的晶體管維度(寬度和長度)。該過程被重復以覆蓋該注記類型的N型和P型晶體管兩者的變量Ex、S、Ey、W。以及M的變量空間。示于表I中的類型的校準表因而可以被建立，其可用作形狀修改庫。在該實施例中，表可以被組織從而對于示于圖3至圖5中的、在已布置和已布線的文件中具有N型或P型活性區(qū)域、柵極寬度Wo以及標稱柵極長度的每一個特定類型的晶體管，為了相應的柵極長度調(diào)整(預期的Le變化)而指定必要的注記維度(Ex、S、Ey以及M)。因此，一旦特定于工廠工藝的校準得以完成，為了期望的柵極形狀變化，校準表可以被用于識別必要的注記維度(Ex、S、Ey以及M)以實現(xiàn)特定于晶體管的、設計預期的柵極長度Le變化。
權利要求
1.一種用于修改指定包括多個單元的集成電路設計的布局文件的方法，所述布局文件指定所述單元的元件的形狀、所述多個単元的布置、以及所述單元之間的互連，該方法包括 存儲單元的元件的形狀修改的庫，該庫包括指示由于對所述單元應用所述形狀修改所引起的所述單元的電路參數(shù)的調(diào)整的數(shù)據(jù)； 在所述布局文件中識別用于所述電路參數(shù)的調(diào)整的単元； 從形狀修改的庫中為所識別的単元選擇形狀修改；以及 使用所選擇的形狀修改對所述布局文件中所識別的單元應用所述形狀修改以產(chǎn)生修改后的布局文件。
2.如權利要求I所述的方法，包括通過為單元指定可以被用于所述多個單元中的ー組 形狀修改、對該組形狀修改執(zhí)行光學鄰近校正(OPC)以產(chǎn)生所述ー組単元的校正的布局、分析所述校正的布局以確定所述ー組形狀修改對所述一組單元的電路參數(shù)的影響、依據(jù)在所述電路參數(shù)上的影響而對所述ー組単元的所述ー組形狀修改進行索引，來產(chǎn)生所述庫。
3.如權利要求2所述的方法，其中，所述執(zhí)行OPC包括基于所述布局文件應用用于集成電路的預定制造エ藝中的OPC配方。
4.如權利要求I所述的方法，其中，所述電路參數(shù)是所識別的單元中的晶體管的有效柵極長度的函數(shù)，并且所述形狀修改的庫包括引起有效柵極長度中的變化的形狀修改。
5.如權利要求4所述的方法，其中，所述所識別的單元中的晶體管具有活性區(qū)域和在所述活性區(qū)域之上的矩形柵極形狀，并且所述庫包括所述晶體管的ー組形狀修改，所述ー組形狀修改包括在柵極長度維度中具有大于矩形柵極形狀的寬度的寬度的所述矩形柵極形狀的矩形注記、從所述活性區(qū)域的邊緣的偏移、以及垂直于所述柵極長度維度的高度。
6.如權利要求4所述的方法，其中，所述所識別的單元中的晶體管具有活性區(qū)域和在所述活性區(qū)域之上的矩形柵極形狀，并且所述庫包括所述晶體管的ー組形狀修改，所述ー組形狀修改包括在所述活性區(qū)域的相對側(cè)上的所述矩形柵極形狀的第一和第二矩形注記、從所述活性區(qū)域的邊緣的偏移、以及垂直于所述柵極長度維度的高度，所述第一和第二矩形注記中的每ー個在柵極長度維度中具有大于矩形柵極形狀的寬度的寬度。
7.如權利要求I所述的方法，所述所識別的單元包括晶體管，所述晶體管具有活性區(qū)域、在所述活性區(qū)域之上的柵極形狀、以及布置在該活性區(qū)域內(nèi)鄰近于所述柵極形狀的至少ー個接觸，并且其中所述所識別的單元的庫中的形狀修改維持修改后的形狀中的柵極與所述至少ー個布置的接觸之間的設計規(guī)則間距。
8.如權利要求I所述的方法，包括分析由所述布局文件所指定的電路，其包括 在所述布局文件中識別具有定時松弛的電路路徑； 在所述電路路徑中選擇能被修改以降低所述電路路徑中的漏泄電流的単元；以及 在所選擇的単元中指定晶體管柵極長度調(diào)整以降低漏泄電流，其中所述所識別的單元是所選擇的單元之一。
9.如權利要求I所述的方法，包括對修改后的布局文件進行流片而不修改所識別的單元的布置。
10.如權利要求I所述的方法，其中，所述多個單元中的至少ー個單元包括FET晶體管，并且所述庫包括用于所述FET晶體管的柵極的形狀修改，所述形狀修改導致跨溝道寬度的不均勻的柵極長度。
11.如權利要求I所述的方法，其中，所述形狀修改被約束為落入所述布局中的所述單元的邊界內(nèi)并且遵守所述單元的元件之間的設計規(guī)則間距，從而使得對所識別的單元應用來自所述庫中的形狀修改無需改變所識別的單元的布置或者鄰近于所識別的単元的単元的布置。
12.如權利要求I所述的方法，包括使用修改后的布局文件制造集成電路。
13.—種適于執(zhí)行布局上的內(nèi)核的卷積的數(shù)據(jù)處理系統(tǒng)，包括 處理器和存儲器，所述存儲器存儲布局文件、形狀修改的庫、以及可由所述處理器執(zhí)行的指令； 布局文件，其指定包括多個單元的集成電路設計，所述布局文件指定所述單元的元件的形狀、所述多個単元的布置、以及所述單元之間的互連； 単元的元件的形狀修改的庫，該庫包括指示由于對所述單元應用所述形狀修改所引起的所述單元的電路參數(shù)的調(diào)整的數(shù)據(jù)； 指令，包括在所述布局文件中識別用于所述電路參數(shù)的調(diào)整的単元、從形狀修改的庫中為所識別的單元選擇形狀修改、以及使用所選擇的形狀修改對所述布局文件中所識別的單元應用所述形狀修改以產(chǎn)生修改后的布局文件的邏輯。
14.如權利要求13所述的系統(tǒng)，其中，通過為單元指定可以被用于所述多個單元中的ー組形狀修改、對該組形狀修改執(zhí)行光學鄰近校正(OPC)以產(chǎn)生所述ー組単元的校正的布局、分析所述校正的布局以確定所述ー組形狀修改對所述一組單元的電路參數(shù)的影響、依據(jù)在所述電路參數(shù)上的影響而對所述ー組単元的所述ー組形狀修改進行索引，從而產(chǎn)生所述庫。
15.如權利要求14所述的系統(tǒng)，其中，所述執(zhí)行OPC包括基于所述布局文件應用用于集成電路的預定制造エ藝中的OPC配方。
16.如權利要求13所述的系統(tǒng)，其中，所述電路參數(shù)是所識別的単元中的晶體管的有效柵極長度的函數(shù)，并且所述形狀修改的庫包括引起有效柵極長度中的變化的形狀修改。
17.如權利要求16所述的系統(tǒng)，其中，所述所識別的單元中的晶體管具有活性區(qū)域和在所述活性區(qū)域之上的矩形柵極形狀，并且所述庫包括所述晶體管的ー組形狀修改，所述ー組形狀修改包括在柵極長度維度中具有大于矩形柵極形狀的寬度的寬度的所述矩形柵極形狀的矩形注記、從所述活性區(qū)域的邊緣的偏移、以及垂直于所述柵極長度維度的高度。
18.如權利要求16所述的系統(tǒng)，其中，所述所識別的單元中的晶體管具有活性區(qū)域和在所述活性區(qū)域之上的矩形柵極形狀，并且所述庫包括所述晶體管的ー組形狀修改，所述ー組形狀修改包括在所述活性區(qū)域的相對側(cè)上的所述矩形柵極形狀的第一和第二矩形注記、從所述活性區(qū)域的邊緣的偏移、以及垂直于所述柵極長度維度的高度，所述第一和第二矩形注記中的每ー個在所述柵極長度維度中具有大于矩形柵極形狀的寬度的寬度。
19.如權利要求13所述的系統(tǒng)，其中，所述所識別的單元包括晶體管，所述晶體管具有活性區(qū)域、在所述活性區(qū)域之上的柵極形狀、以及布置在該活性區(qū)域內(nèi)鄰近于所述柵極形狀的至少ー個接觸，并且其中所述所識別的單元的庫中的形狀修改維持修改后的形狀中的柵極與所述至少ー個布置的接觸之間的設計規(guī)則間距。
20.如權利要求13所述的系統(tǒng)，所述指令包括分析由所述布局文件所指定的電路的邏輯，所述邏輯包括 在所述布局文件中識別具有定時松弛的電路路徑； 在所述電路路徑中選擇能被修改以降低所述電路路徑中的漏泄電流的単元；以及在所選擇的単元中指定晶體管柵極長度調(diào)整以降低漏泄電流，其中所述所識別的單元是所選擇的單元之一。
21.如權利要求13所述的系統(tǒng)，其中，所述多個單元中的至少ー個單元包括FET晶體管，并且所述庫包括所述FET晶體管的柵極的形狀修改，所述形狀修改導致跨溝道寬度的不均勻的柵極長度。
22.如權利要求13所述的系統(tǒng)，其中，所述形狀修改被約束為落入布局中的單元的邊界內(nèi)并且遵守所述單元的元件之間的設計規(guī)則間距，從而使得對所識別的單元應用來自所述庫中的形狀修改無需改變所識別的單元的布置或者鄰近于所識別的単元的単元的布置。
23.—種產(chǎn)品,包括 機器可讀數(shù)據(jù)存儲介質(zhì)，其存儲布局文件、形狀修改的庫、以及可由處理器執(zhí)行的指令； 布局文件，其指定包括多個單元的集成電路設計，所述布局文件指定所述單元的元件的形狀、所述多個単元的布置、以及所述單元之間的互連； 単元的元件的形狀修改的庫，該庫包括指示由于對所述單元應用所述形狀修改所引起的所述單元的電路參數(shù)的調(diào)整的數(shù)據(jù)； 指令，包括在所述布局文件中識別用于所述電路參數(shù)的調(diào)整的単元、從形狀修改的庫中為所識別的單元選擇形狀修改、以及使用所選擇的形狀修改對所述布局文件中所識別的單元應用所述形狀修改以產(chǎn)生修改后的布局文件的邏輯。
24.—種產(chǎn)品,包括 機器可讀數(shù)據(jù)存儲介質(zhì)，其存儲通過如下方法產(chǎn)生的修改后的布局文件，該方法用于修改指定包括多個單元的集成電路設計的布局文件，所述布局文件指定所述單元的元件的形狀、所述多個単元的布置、以及所述單元之間的互連，該方法包括 存儲單元的元件的形狀修改的庫，該庫包括指示由于對所述單元應用所述形狀修改所引起的所述單元的電路參數(shù)的調(diào)整的數(shù)據(jù)； 在所述布局文件中識別用于所述電路參數(shù)的調(diào)整的単元； 從形狀修改的庫中為所識別的単元選擇形狀修改；以及 使用所選擇的形狀修改對所述布局文件中所識別的單元應用所述形狀修改以產(chǎn)生修改后的布局文件。
25.—種集成電路,包括 使用由如下方法所產(chǎn)生的修改后的布局文件所制造的集成電路元件，該方法用于修改指定包括多個單元的集成電路設計的布局文件，所述布局文件指定所述單元的元件的形狀、所述多個単元的布置、以及所述單元之間的互連，該方法包括 存儲單元的元件的形狀修改的庫，該庫包括指示由于對所述單元應用所述形狀修改所引起的所述單元的電路參數(shù)的調(diào)整的數(shù)據(jù)； 在所述布局文件中識別用于所述電路參數(shù)的調(diào)整的単元； 從形狀修改的庫中為所識別的単元選擇形狀修改；以及使用所選擇的形狀修改對所述布局文件中所識別的單元應用所述形狀修改以產(chǎn)生修改后的布局文件。
26.—種產(chǎn)品,包括 機器可讀數(shù)據(jù)存儲介質(zhì)，其存儲單元的元件的形狀修改的庫，所述單元能夠用于指定集成電路設計的布局文件中，所述集成電路設計包括所述單元的元件的形狀、所述單元的布置、以及所述單元之間的互連，所述庫包括指示在布局文件中對單元應用形狀修改而得到的単元的電路參數(shù)的調(diào)整的數(shù)據(jù)，所述調(diào)整通過在單元的形狀修改的組合上執(zhí)行特定于エ廠エ藝的光學鄰近校正而被校準，所述形狀修改被約束為落入所述單元的邊界內(nèi)并且遵守所述單元的元件之間的設計規(guī)則間距，從而使得對單元應用來自庫中的形狀修改無需所述單元的布置的改變。
全文摘要
實施了一種用于在布置和布線之后修改布局文件的EDA方法。該方法包括在用于電路的實施的設計庫中存儲用于單元的形狀修改的庫。形狀修改的庫包括形狀修改的特定于工藝的校準的結果，該結果指示由對單元應用形狀修改所引起的電路參數(shù)的調(diào)整。布局文件被分析以識別用于電路參數(shù)的調(diào)整的單元。為實現(xiàn)期望的調(diào)整而被校準的形狀修改被從庫中選出。形狀修改被應用于在布局文件中所識別出的單元以產(chǎn)生修改后的布局文件。修改后的布局文件能被用于流片，并且接著被用于制造改進的集成電路。
文檔編號G06F17/50GK102652316SQ201080056094
公開日2012年8月29日 申請日期2010年12月8日 優(yōu)先權日2009年12月11日
發(fā)明者S·蒂魯瑪拉, 陳強 申請人:新思科技有限公司