專利名稱：存儲器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包括非易失性半導(dǎo)體存儲器的存儲器系統(tǒng)。
背景技術(shù)：
如今，半導(dǎo)體存儲器用于各種領(lǐng)域中，如大型計算機(jī)的主存儲設(shè)備、個人計算機(jī) (PC)、家用電器以及蜂窩電話?？焖僭鲩L的市場是由NAND閃存所代表的閃存儲器-E2PR0M 型非易失性存儲器，并且NAND閃存安裝在其上的各種存儲卡(安全數(shù)字(SD)卡、多媒體卡(MMC)、存儲棒(MS)卡，以及緊湊式閃存(CF)卡)被用于數(shù)碼相機(jī)、數(shù)碼攝像機(jī)、諸如 mpeg-Ι音頻層3(MP-;3)播放器的音樂播放器、移動PC等的存儲介質(zhì)以及數(shù)字電視的存儲介質(zhì)，作為其中存儲關(guān)于圖像、運動圖像、聲音以及游戲的信息的介質(zhì)。此外，支持通用串行總線(USB)的卡也廣泛用作PC的存儲介質(zhì)。閃速-E2PROM型非易失性存儲器主要包括NOR型和NAND型。NOR型可執(zhí)行高速讀?。坏菍懭氲挠行捿^小，使得其不適合于文件記錄。另一方面，NAND型與NOR型相比可被高度集成，此外還可執(zhí)行突發(fā)(burst)讀取操作并且寫入的有效帶寬較高，盡管存取速度稍低。因此，NAND型用于上述存儲卡和USB存儲器中，并且近來用在蜂窩電話等的存儲器中。如上所述，NAND型非易失性存儲器可實現(xiàn)較大容量和高度集成并因此通常被認(rèn)為將取代硬盤。但是，NAND型閃存是寫入前需要擦除處理的半導(dǎo)體存儲器，并且其壽命取決于重寫的次數(shù)。此外，由于擦除單位大，在PC的典型使用環(huán)境中(其中要處理的數(shù)據(jù)并非始終是諸如圖像數(shù)據(jù)和音樂文件之類的大容量數(shù)據(jù))，將加速NAND存儲的疲勞。因此，在使用NAND存儲器配置具有較大容量的輔助存儲設(shè)備的情況下，諸如隨機(jī)存取存儲器(RAM)之類的高速緩沖存儲器經(jīng)常被放置在閃存與主機(jī)設(shè)備之間以減小閃存中的寫入次數(shù)(擦除次數(shù))，如PCT國際申請No. 2007-528079的日文譯文中所描述的。使用此類NAND存儲器的輔助存儲設(shè)備通常包括驅(qū)動NAND存儲器的驅(qū)動電路、RAM 以及控制驅(qū)動電路的微處理器單元(MPU)(例如，日本專利No. 3688835)。在常規(guī)技術(shù)中，由于NAND存儲器和RAM由一個MPU和一個驅(qū)動電路控制，所以作為用于服務(wù)器等的高端存儲設(shè)備時將出現(xiàn)性能問題。本發(fā)明提供了一種能夠應(yīng)用于服務(wù)器等的高端存儲設(shè)備的存儲器系統(tǒng)。

發(fā)明內(nèi)容
本發(fā)明的一個方面提供了一種存儲器系統(tǒng)，包括多個存儲組，每個存儲組包括 第一存儲單元，其是非易失性的并包括多個作為數(shù)據(jù)擦除單位的塊；第二存儲單元，其作為所述第一存儲單元的緩沖存儲器；第一控制電路，其控制所述第一存儲單元的驅(qū)動；以及第二控制電路，其控制所述第二存儲單元的驅(qū)動，以及每個存儲組能夠在所述存儲組中的每個存儲組中的所述第一存儲單元與所述第二存儲單元之間執(zhí)行數(shù)據(jù)傳輸；接口，其連接到主機(jī)設(shè)備；以及多個MPU，其通過總線連接到所述接口以及所述存儲組中的每個存儲組的所述第一控制電路和所述第二控制電路，并控制所述存儲組中的每個存儲組的所述第一控制電路和所述第二控制電路，其中對所述存儲組中的至少一個存儲組經(jīng)由所述第二存儲單元在所述主機(jī)設(shè)備與所述第一存儲單元之間的數(shù)據(jù)傳輸?shù)牡谝豢刂坪桶ㄆ渌鎯M的所述第一存儲單元的維護(hù)控制的第二控制被分配給所述MPU以便由所述MPU獨立地執(zhí)行。根據(jù)本發(fā)明的一個方面，可以提供一種實現(xiàn)數(shù)據(jù)傳輸處理加速、改進(jìn)響應(yīng)速度以及可應(yīng)用于服務(wù)器等的高端存儲設(shè)備的存儲器系統(tǒng)。


圖1是示出根據(jù)本發(fā)明的第一實施例的存儲器系統(tǒng)的配置實例的方塊圖；圖2是示出根據(jù)第一實施例的RAM和NAND存儲器的數(shù)據(jù)傳輸形式的示意圖；圖3是示出根據(jù)第一實施例的操作實例的流程圖；圖4是示出根據(jù)第一實施例的操作實例的流程圖；圖5是示出根據(jù)第一實施例的另一操作實例的流程圖；圖6是示出根據(jù)本發(fā)明的第二實施例的存儲器系統(tǒng)的配置實例的方塊圖；圖7是示出根據(jù)第二實施例的RAM和NAND存儲器的數(shù)據(jù)傳輸形式的示意圖；圖8是示出根據(jù)本發(fā)明的第三實施例的存儲器系統(tǒng)的配置實例的方塊圖；圖9是示出根據(jù)第三實施例的RAM和NAND存儲器的數(shù)據(jù)傳輸形式的示意圖。
具體實施例方式以下參考附圖詳細(xì)說明了根據(jù)本發(fā)明的各實施例的存儲器系統(tǒng)。本發(fā)明并不限于這些實施例。(第一實施例)圖1是示出作為根據(jù)第一實施例的存儲器系統(tǒng)的固態(tài)驅(qū)動器(SSD)的配置實例的方塊圖。SSD 100包括諸如高級技術(shù)附件(ATA) I/F 2之類的與總線3相連的存儲器連接接口(I/F)。SSD 100經(jīng)由ATA I/F 2連接到諸如PC或中央處理單元(CPU)核心之類的主機(jī)設(shè)備(以下簡稱為“主機(jī)”)1并用作主機(jī)1的外部存儲器。多個MPU 10-1，10-2，...，多個RAM控制電路25a，25b，...，以及多個NAND控制電路35a，35b，...連接到總線3。作為非易失性半導(dǎo)體存儲器的NAND型閃存(以下簡稱為“NAND存儲器”)30a連接到NAND控制電路35a，NAND存儲器30b連接到NAND控制電路 35b，以及NAND存儲器30c...分別連接到NAND控制電路35c...。作為NAND存儲器30a的緩沖存儲器的RAM 20a連接到RAM控制電路25a，作為NAND存儲器30b的緩沖存儲器的RAM 20b連接到RAM控制電路25b，以及RAM20c. · ·分別連接到RAM控制電路25c. · ·。除總線3 以夕卜，RAM控制電路25a和NAND控制電路35a還通過專用線1 相連。類似地，RAM控制電路25b和NAND控制電路35b還通過專用線15b相連，以及RAM控制電路25c...和NAND控制電路35c...同樣分別通過專用線15c...相連。在以下說明中，SSD 100包括兩個MPU 10_1和10_2，兩個RAM 20a和20b，兩個 NAND存儲器30a和30b，兩個RAM控制電路2 和25b，以及兩個NAND控制電路3 和35b。NAND存儲器30a和30b中存儲由主機(jī)1指定的用戶數(shù)據(jù)、在RAM20a和20b中管理的用于備份的管理信息等。NAND存儲器30a和30b均包括存儲單元陣列，其中以矩陣方式對齊多個存儲單元，并且每個存儲單元可通過使用上位頁(upper page)和下位頁(lower page)執(zhí)行多值存儲。NAND存儲器30a和30b均包括多個存儲芯片。通過對齊多個作為數(shù)據(jù)擦除單位的塊來配置每個存儲芯片。此外，NAND存儲器30a和30b均以物理頁為單位執(zhí)行數(shù)據(jù)的寫入和讀出。物理塊包括多個物理頁。RAM 20a和20b可以是諸如動態(tài)隨機(jī)存取存儲器(DRAM)的易失性RAM或可以是諸如鐵電隨機(jī)存取存儲器(FeRAM)和磁阻隨機(jī)存取存儲器(MRAM)之類的非易失性RAM。RAM 20a和20b用作數(shù)據(jù)傳輸和管理信息記錄的存儲單元。作為數(shù)據(jù)傳輸?shù)拇鎯卧?數(shù)據(jù)傳輸?shù)母咚倬彺?，RAM 20a和20b用于在將從主機(jī)1接收的寫入請求所針對的數(shù)據(jù)寫入NAND 存儲器之前臨時存儲該數(shù)據(jù)并用于從NAND存儲器讀出從主機(jī)1接收的讀取請求所針對的數(shù)據(jù)并臨時存儲該數(shù)據(jù)。此外，作為管理信息記錄的存儲單元，RAM 20a和20b用于存儲各種管理信息(各種管理表、作為管理表的更改差異信息的日志等)以便管理NAND存儲器中備份的數(shù)據(jù)的存儲位置等。RAM控制電路2 執(zhí)行與MPU 10_1、10_2和RAM 20a的接口處理以及對RAM 20a 的讀取/寫入控制等。RAM控制電路25b執(zhí)行與MPU10-1、10-2和RAM 20b的接口處理以及對RAM 20b的讀取/寫入控制等。NAND控制電路3 執(zhí)行與MPU 10-1、10-2和NAND存儲器30a的接口處理，NAND 存儲器30a與RAM 20a之間的數(shù)據(jù)傳輸控制，糾錯碼的編碼/解碼處理等。NAND控制電路 35b執(zhí)行與MPU 10-1、10-2和NAND存儲器30b的接口處理，NAND存儲器30b與RAM 20b之間的數(shù)據(jù)傳輸控制，糾錯碼的編碼/解碼處理等。RAM 20a和NAND存儲器30a通過多個通道相連，從而可以執(zhí)行使用這些通道的并行數(shù)據(jù)傳輸。此外，NAND存儲器30a被分成多個存儲體(bank)，并且可以在RAM 20a與NAND 存儲器30a之間執(zhí)行通過使用這些存儲體的存儲體交織實現(xiàn)的并行操作。以類似方式，RAM 20b和NAND存儲器30b通過多個通道相連，從而可以執(zhí)行使用這些通道的并行數(shù)據(jù)傳輸。 此外，以類似方式，NAND存儲器30b被分成多個存儲體，并且可以在RAM 20b與NAND存儲器30b之間執(zhí)行通過使用這些存儲體的存儲體交織實現(xiàn)的并行操作。在兩個NAND存儲器 30a和30b組成的存儲空間中，主機(jī)1基本上可以存取所有用戶存儲空間，除了其中存儲諸如管理表之類的管理信息的管理區(qū)域以外。在第一實施例中，存儲組A包括RAM 20a、NAND存儲器30a、RAM控制電路25a以及 NAND控制電路35a，并且可以僅在存儲組A中的RAM20a與NAND存儲器30a之間執(zhí)行數(shù)據(jù)傳輸。存儲組B包括RAM 20b、NAND存儲器30b、RAM控制電路25b以及NAND控制電路:35b， 并且可以僅在存儲組B中的RAM 20b與NAND存儲器30b之間執(zhí)行數(shù)據(jù)傳輸。MPU 10-1可以存取存儲組A和B，并且MPU 10-2也可以存取存儲組A和B。在第一實施例中，固定地分配要由MPU 10-1和10-2執(zhí)行的處理功能。如果將處理功能固定地分配給MPU 10-1和10-2中的每一個，則可以使在每個MPU上操作的固件變得簡單并可對固件進(jìn)行簡化。MPU 10-1基本上針對存儲組A和B之一執(zhí)行與從主機(jī)1請求的讀取/寫入處理相關(guān)的處理(IF-RAM-NAND之間的數(shù)據(jù)傳輸)。MPU 10-2基本上針對存儲組A和B中的另一存儲組執(zhí)行除從主機(jī)1請求的讀取/寫入處理以外的處理。讀取/ 寫入處理以外的處理包括該另一存儲組的NAND存儲器的維護(hù)處理(包括損耗均衡處理、刷新處理以及垃圾收集處理)、從RAM到NAND存儲器的清理(flush)處理，以及本機(jī)命令排隊 (NCQ)處理。在未將處理功能固定地分配給MPU 10-1和10-2中的每一個并且MPU之一執(zhí)行讀取/寫入處理時，備用(stand by)的另一 MPU可以執(zhí)行除讀取/寫入處理以外的上述處理。 在此情況下，當(dāng)MPU之一執(zhí)行除讀取/寫入處理以外的處理時，另一 MPU執(zhí)行讀取/寫入處理。以此方式，在第一實施例中，如圖2中所示，包括RAM 20a和NAND存儲器30a的存儲組 A以及包括RAM 20b和NAND存儲器30b的存儲組B可以獨立且并行地執(zhí)行不同處理。NAND型閃存是需要在寫入前執(zhí)行擦除處理并且壽命取決于重寫次數(shù)的半導(dǎo)體存儲器。另一方面，主機(jī)1記錄的數(shù)據(jù)具有時間局部性和空間局部性兩者。因此，當(dāng)記錄數(shù)據(jù)時，如果數(shù)據(jù)被直接記錄在從主機(jī)1指定的地址中(即，重寫)，則擦除處理在短時間內(nèi)暫時集中在一個特定區(qū)域中并且擦除次數(shù)的偏置增加。因此，在NAND型閃存中，執(zhí)行用于均等地分布數(shù)據(jù)更新部分的稱為損耗均衡的處理。在損耗均衡處理中，使重寫次數(shù)均等地分布在各塊之間以防寫入和擦除集中在一個特定擦除單元(塊)上。在靜態(tài)損耗均衡中，長時間未執(zhí)行重寫并且重寫次數(shù)較小的塊被交換為重寫次數(shù)較大的塊。例如，當(dāng)MPU 10-1使存儲組A執(zhí)行IF-RAM-NAND之間的數(shù)據(jù)傳輸時，MPU 10-2使存儲組B執(zhí)行與數(shù)據(jù)傳輸并行的損耗均衡處理。由此，總體上在系統(tǒng)中可以增加數(shù)據(jù)傳輸處理速度和響應(yīng)速度。在NAND型閃存中，存儲在存儲單元晶體管中的數(shù)據(jù)在一些情況下隨著時間的推移而被反轉(zhuǎn)。刷新處理是讀出一個存儲單元中的數(shù)據(jù)并將其寫入不同單元以防止此反轉(zhuǎn)的處理。例如，當(dāng)MPU 10-1使存儲組A執(zhí)行IF-RAM-NAND之間的數(shù)據(jù)傳輸時，MPU 10-2使存儲組B執(zhí)行與數(shù)據(jù)傳輸并行的刷新處理。由此，總體上在系統(tǒng)中可以增加數(shù)據(jù)傳輸處理速度和響應(yīng)速度。在NAND存儲器中，引入稱為邏輯塊(其中合并多個物理塊)的虛擬塊的概念，并且以此物理塊為單位執(zhí)行擦除、寫入和讀出。當(dāng)數(shù)據(jù)擦除(邏輯塊)單位不同于數(shù)據(jù)管理單位時，根據(jù)NAND存儲器的重寫的進(jìn)展，無效數(shù)據(jù)使邏輯塊成為多孔的。當(dāng)處于此類多孔狀態(tài)的邏輯塊增加時，實際可用的邏輯塊將減少并且無法有效使用NAND存儲器的存儲區(qū)域。 因此，執(zhí)行用于收集有效數(shù)據(jù)并將其寫入不同邏輯塊的稱為壓縮的處理。垃圾收集處理包括此類壓縮處理。例如，當(dāng)MPU 10-1使存儲組A執(zhí)行IF-RAM-NAND之間的數(shù)據(jù)傳輸時，MPU 10-2使存儲組B執(zhí)行與數(shù)據(jù)傳輸并行的垃圾收集處理。由此，總體上在系統(tǒng)中可以增加數(shù)據(jù)傳輸處理速度和響應(yīng)速度。從RAM到NAND存儲器的清理處理是在RAM的高速緩存區(qū)域變滿之前或變滿時將高速緩存中的數(shù)據(jù)清理到NAND存儲器的處理。例如，當(dāng)MPU 10-1使存儲組A執(zhí)行 IF-RAM-NAND之間的數(shù)據(jù)傳輸時，MPU 10-2使存儲組B執(zhí)行與數(shù)據(jù)傳輸并行的清理處理。 由此，總體上在系統(tǒng)中可以增加數(shù)據(jù)傳輸處理速度和響應(yīng)速度。NCQ處理是以隊列將命令存儲到NAND存儲器并在改變命令順序的同時執(zhí)行命令的處理。當(dāng)MPU 10-1執(zhí)行讀取/寫入處理時，MPU 10-2執(zhí)行NCQ處理。由此，總體上在系統(tǒng)中可以增加數(shù)據(jù)傳輸處理速度和響應(yīng)速度。MPU管理的管理表包括用于管理RAM中的高速緩存區(qū)域的表、用于管理NAND存儲器中的數(shù)據(jù)的存儲位置的表、用于管理空閑塊的表、用于管理使用中的塊的表、用于管理因大量錯誤等而無法用作存儲區(qū)域的塊的表，以及用于管理每個塊的重寫次數(shù)的表。除這些管理表以外，管理信息包括還作為管理表的更改差異信息的日志。此類管理信息存儲在RAM 20a和20b中。存儲組A的管理信息可以存儲在存儲組A的RAM 20a中，并且存儲組B的管理信息可以存儲在存儲組B的RAM 20b中，或者存儲組A的管理信息可以存儲在存儲組 B的RAM 20b中，并且存儲組B的管理信息可以存儲在存儲組A的RAM 20a中。在存儲組A的管理信息存儲在存儲組B的RAM 20b中并且存儲組B的管理信息存儲在存儲組A的RAM 20a中的情況下，當(dāng)MPU 10-1使存儲組A執(zhí)行IF-RAM-NAND之間的數(shù)據(jù)傳輸時，MPU 10-2可以與數(shù)據(jù)傳輸并行地在存儲組B的RAM 20b上執(zhí)行在存儲組A中執(zhí)行的IF-RAM-NAND之間的數(shù)據(jù)傳輸?shù)墓芾硇畔⒌母?。由此，總體上在系統(tǒng)中可以增加數(shù)據(jù)傳輸處理速度和響應(yīng)速度。接著，說明MPU 10-1中執(zhí)行的寫入處理(IF-RAM-NAND之間的數(shù)據(jù)傳輸)中在存儲組A和B之間的選擇。選擇方法包括以下步驟(a)基于RAM的空閑空間而切換(b)基于NAND存儲器的疲勞度(重寫次數(shù))而切換(c)基于RAM的高速緩存區(qū)域中是否存在小于頁單位的數(shù)據(jù)而切換(d)考慮從主機(jī)指定的邏輯地址(LBA)的局部性(其是否為數(shù)據(jù)被頻繁更新的地址)而切換說明(a)的切換。在從主機(jī)1接收寫入請求的情況下，MPU 10-1檢查RAM 20a和 20b的每個高速緩存區(qū)域的空閑空間并將數(shù)據(jù)從主機(jī)1寫入RAM中具有較大空閑空間的 RAM。例如，當(dāng)RAM 20a充滿有效數(shù)據(jù)時，來自主機(jī)1的數(shù)據(jù)被寫入RAM 20b。根據(jù)此切換處理，減少了從RAM到NAND存儲器的不必要的清理處理并增大了對來自主機(jī)1的寫入請求的高速響應(yīng)的概率。說明(b)的切換。在從主機(jī)1接收寫入請求的情況下，MPU 10-1判斷此寫入請求的寫入大小是否較大并且通過獲取NAND存儲器30a和30b中的每一個的重寫次數(shù)的平均值來進(jìn)一步判斷NAND存儲器30a和30b中的哪一個具有較高疲勞度。然后，MPU 10-1使包括具有較高疲勞度的NAND存儲器的存儲組的RAM寫入具有大寫入大小的數(shù)據(jù)并且使包括具有較低疲勞度的NAND存儲器的存儲組的RAM寫入具有小寫入大小的數(shù)據(jù)。在其中寫入具有小寫入大小的數(shù)據(jù)的NAND存儲器中，垃圾收集增加并且因而塊的重寫次數(shù)增加，使得具有大寫入大小的數(shù)據(jù)被寫入具有較高疲勞度的NAND存儲器。由此，延長了 NAND存儲器的壽命，從而能夠改進(jìn)可靠性。說明(c)的切換。在從主機(jī)1接收寫入請求的情況下，當(dāng)存在大小小于RAM 20a 中的NAND存儲器的寫入單位(頁)的數(shù)據(jù)時，MPU 10-1優(yōu)選選擇RAM 20a并使來自主機(jī) 1的數(shù)據(jù)被寫入選定的RAM 20a以生成大于NAND存儲器的寫入單位(頁)的數(shù)據(jù)。由此， 在將大數(shù)據(jù)存儲在RAM中以后執(zhí)行清理，提高了寫入效率并改進(jìn)了加速和可靠性。寫入效率指預(yù)定時段內(nèi)邏輯塊的擦除量相對于從主機(jī)寫入的數(shù)據(jù)量的統(tǒng)計值。說明(d)的切換。在從主機(jī)1接收寫入請求的情況下，MPU 10-1判斷該寫入請求是否是針對被頻繁更新(使用)的邏輯地址的寫入請求。在其是被頻繁使用的地址的情況下，MPU 10-1使RAM之一寫入該數(shù)據(jù)。在其不是被頻繁使用的地址的情況下，MPU 10_1使另一 RAM寫入該數(shù)據(jù)。由此，RAM的用途變得清晰，從而可以優(yōu)化(最小化)管理表并優(yōu)化清理處理。
接著，參考圖3中示出的流程圖，說明當(dāng)在存儲組之一中執(zhí)行寫入處理并在另一存儲組中與寫入處理并行地執(zhí)行損耗均衡處理時的處理。當(dāng)從主機(jī)1接收寫入請求時(步驟S100)，MPU 10-1執(zhí)行以上(a)到(d)的判斷以判斷要將來自主機(jī)1的數(shù)據(jù)寫入哪個 RAM(步驟S110)。在此實例中，判斷將數(shù)據(jù)寫入RAM 20a。接著，MPU 10-1判斷選定RAM 20a是否已滿(步驟S120)。當(dāng)判斷選定RAM 20a已滿時，執(zhí)行從RAM 20a到NAND存儲器30a的清理處理(步驟S130)。當(dāng)執(zhí)行清理處理時，從 NAND控制電路35a向總線3通知清理處理的結(jié)束。當(dāng)檢測到選定RAM 20a不滿或檢測到清理處理結(jié)束的通知時，MPU 10-1經(jīng)由總線3通知主機(jī)1寫入數(shù)據(jù)的傳輸指令(步驟S150)。通過此傳輸指令通知啟動從主機(jī)1到RAM 20a的數(shù)據(jù)傳輸(步驟S160)。當(dāng)MPU 10-1從RAM控制電路2 接收到從I/F2到RAM 20a的數(shù)據(jù)傳輸結(jié)束時(步驟S170)，MPU 10-1經(jīng)由總線3向主機(jī)1發(fā)送完成通知(步驟S180)。此后，MPU 10-1處于備用狀態(tài)，直到接收到來自主機(jī)1的請求為止。另一方面，在以檢測到傳輸指令通知作為觸發(fā)器的情況下，當(dāng)MPU10-2檢測到經(jīng)由總線3從MPU 10-1到主機(jī)的傳輸指令通知時，MPU 10-2選擇需要在其上執(zhí)行靜態(tài)損耗均衡的塊(步驟S200)。然后，MPU 10-2執(zhí)行將NAND存儲器30b上重寫次數(shù)小的塊交換為重寫次數(shù)大的塊的靜態(tài)損耗均衡處理(步驟S210)。以此方式，并行地執(zhí)行寫入處理和損耗均衡處理。具體地說，當(dāng)無需在RAM 20a中執(zhí)行在步驟S130處執(zhí)行的清理處理時，可以更早地開始NAND存儲器30b中的損耗均衡，從而可以高效地使寫入處理和損耗均衡處理并行化。在以上說明中，在檢測到傳輸指令通知之后執(zhí)行靜態(tài)損耗均衡處理(步驟S150)； 但是，如圖4所示，在以檢測到清理處理作為觸發(fā)器的情況下，當(dāng)MPU 10-2檢測到MPU 10-1 執(zhí)行清理處理(步驟S130)時，MPU 10-2可以從NAND存儲器30b選擇需要在其上執(zhí)行靜態(tài)損耗均衡的塊(步驟S200)。然后，MPU 10-2執(zhí)行將NAND存儲器30b上重寫次數(shù)小的塊交換為重寫次數(shù)大的塊的靜態(tài)損耗均衡處理(步驟S210)。以此方式，并行地執(zhí)行寫入處理和損耗均衡處理。根據(jù)此類控制，可以高效地使寫入處理和損耗均衡處理并行化。接著，參考圖5中所示的流程圖說明并行執(zhí)行寫入處理和表更新處理時的一個操作實例。在此操作實例中，與存儲組A相關(guān)的管理信息存儲在存儲組B的RAM 20b中，并且與存儲組B相關(guān)的管理信息存儲在存儲組A的RAM 20a中。當(dāng)接收到來自主機(jī)1的寫入請求時(步驟S300)，MPU 10-1執(zhí)行以上從(a)到(d) 的判斷以便判斷要將來自主機(jī)1的數(shù)據(jù)寫入哪個RAM中(步驟S310)。在此實例中，判斷數(shù)據(jù)被寫入RAM 20a。接著，MPU 10-1判斷選定RAM 20a是否已滿(步驟S320)。當(dāng)判斷選定RAM 20a已滿時，執(zhí)行從RAM 20a到NAND存儲器30a的清理處理(步驟S330)。當(dāng)執(zhí)行清理處理時，從 NAND控制電路35a向總線3通知清理處理的結(jié)束。當(dāng)檢測到選定RAM 20a不滿或檢測到清理處理結(jié)束的通知時，MPU 10-1經(jīng)由總線3通知主機(jī)1寫入數(shù)據(jù)的傳輸指令(步驟S350)。在此實例中，在步驟S330執(zhí)行清理處理。在以檢測到傳輸指令通知作為觸發(fā)器的情況下，當(dāng)MPU 10-2檢測到經(jīng)由總線3從MPU 10_1到主機(jī)的傳輸指令通知時，MPU 10_2使存儲組B的RAM 20a執(zhí)行歸因于在步驟S330處執(zhí)行的從RAM 20a到NAND存儲器30a的清理處理的管理信息的更新(步驟S400)。換言之，與存儲組A相關(guān)的管理表存儲在存儲組B的RAM 20a中，并且MPU 10-2更新RAM 20a中存儲的與存儲組A相關(guān)的管理表。此外，由步驟S350處的傳輸指令通知啟動從主機(jī)1到RAM 20a的數(shù)據(jù)傳輸(步驟S360)。當(dāng)MPU 10-1從RAM控制電路2 接收到從I/F2到RAM 20a的數(shù)據(jù)傳輸結(jié)束時 (步驟S370)，MPU 10-1經(jīng)由總線3向主機(jī)1發(fā)送完成通知(步驟S380)。此后，MPU 10-1 處于備用狀態(tài)，直到接收到來自主機(jī)1的請求為止。在以檢測到完成通知作為觸發(fā)器的情況下，當(dāng)MPU 10-2檢測到從MPU 10_1到主機(jī)1的完成通知時，MPU 10-2使存儲組B的RAM 20b執(zhí)行歸因于與存儲組A相關(guān)的IF-RAM 之間的數(shù)據(jù)傳輸處理的管理表的更新(步驟S400)。以此方式，在第一實施例中，在一個存儲組中的IF-RAM-NAND之間的數(shù)據(jù)傳輸處理以及與另一存儲組的NAND存儲器的維護(hù)相關(guān)的控制被分配給多個MPU以便獨立執(zhí)行，從而可以改善系統(tǒng)的平均速度。此外，管理信息存儲在不同存儲組的RAM中，并且在一個存儲組中的IF-RAM-NAND之間的數(shù)據(jù)傳輸處理以及與IF-RAM-NAND之間的數(shù)據(jù)傳輸處理相關(guān)的管理信息的更新處理被分配給多個MPU以便獨立執(zhí)行，從而可以提高系統(tǒng)的平均速度。此外，在一個存儲組中的IF-RAM-NAND之間的數(shù)據(jù)傳輸處理以及另一存儲組的清理處理被分配給多個MPU以便獨立執(zhí)行，從而可以改善系統(tǒng)的平均速度。(第二實施例)圖6是示出作為根據(jù)第二實施例的存儲器系統(tǒng)的SSD 100的配置實例的方塊圖。 在第二實施例中的SSD內(nèi)，不執(zhí)行清除分組。所述SSD包括存儲單元，其包括多個RAM 20a, 20b,...，多個RAM控制電路25a，25b，...，多個NAND存儲器30a, 30b,...，以及多個NAND 控制電路35a，35b，...。NAND控制電路3 可以通過專用線16存取NAND存儲器30a和 30b，并且NAND控制電路35b也可以通過專用線16存取NAND存儲器30a和30b。在第二實施例的SSD中，如圖7所示，可以同時激活一個RAM和多個NAND存儲器并執(zhí)行數(shù)據(jù)傳輸，而不同的RAM可以存取NAND存儲器。換言之，可以在RAM 20a與NAND存儲器30a和30b之間以及在RAM 20b與NAND存儲器30a和30b之間執(zhí)行數(shù)據(jù)傳輸。在第二實施例中，由于改進(jìn)了 NAND存儲器的并行性，所以增加了從RAM到NAND 存儲器的傳輸速度并且可以在傳輸期間不使用的MM中執(zhí)行表更新處理。此外，當(dāng)在MPU 10-1中執(zhí)行讀取/寫入處理時，MPU 10-2可以執(zhí)行NCQ處理。此外，在第二實施例中，在選擇用于數(shù)據(jù)傳輸?shù)腞AM時，可以執(zhí)行基于RAM的空閑空間的切換、基于MM的高速緩存區(qū)域中是否存在小于頁單位的數(shù)據(jù)的切換等。在第二實施例中，可以固定地分配要由MPU10-1和10-2執(zhí)行的處理功能。備選地，在MPU之一執(zhí)行讀取/寫入處理時，另一備用MPU可以執(zhí)行除讀取/寫入處理以外的處理。以此方式，在第二實施例中，由于RAM與NAND存儲器之間的帶寬大，所以可以加速 RAM與NAND存儲器之間的數(shù)據(jù)傳輸，并且可以執(zhí)行在數(shù)據(jù)傳輸期間未使用的MM中的處理。(第三實施例)圖8是示出作為根據(jù)第三實施例的存儲器系統(tǒng)的SSD 100的配置實例的方塊圖。 在第三實施例中的SSD內(nèi)，不執(zhí)行清除分組。所述SSD包括存儲單元，其包括多個RAM 20a, 20b,...，多個RAM控制電路25a，25b，...，多個NAND存儲器30a, 30b,...，以及多個NAND 控制電路35a，35b，...。在第三實施例中，以與圖1類似的方式，NAND控制電路3 只能存取NAND存儲器30a并且NAND控制電路3 只能存取NAND存儲器30b。但是，如圖8中所示，RAM控制電路 25a通過專用線17a連接到NAND控制電路3 和35b并且RAM 20a可以獨立于兩個NAND 存儲器30a和30b而執(zhí)行數(shù)據(jù)傳輸。此外，RAM控制電路2 通過專用線17b連接到NAND 控制電路3 和35b并且RAM 20b可以獨立于兩個NAND存儲器30a和30b而執(zhí)行數(shù)據(jù)傳輸。因此，第三實施例中的SSD可以選擇與多個NAND控制電路相連的多個NAND存儲器之一并從RAM存取選定的NAND存儲器，如圖9中所示。因此，在圖8所示的系統(tǒng)中，例如，當(dāng)存儲在RAM中的數(shù)據(jù)被清理到NAND存儲器時，可以靈活地選擇NAND存儲器，從而可以選擇具有高清理效率的NAND存儲器并在NAND存儲器之間執(zhí)行處理(損耗均衡處理、刷新處理
寸J ο在第三實施例中，可以執(zhí)行所有可在第一實施例中執(zhí)行的并行處理。所述并行處理包括以下項(a) IF-RAM-NAND之間的數(shù)據(jù)傳輸處理和維護(hù)處理的并行化
(b) IF-RAM-NAND之間的數(shù)據(jù)傳輸處理和清理處理的并行化(c) IF-RAM-NAND之間的數(shù)據(jù)傳輸處理和NCQ處理的并行化(d) IF-RAM-NAND之間的數(shù)據(jù)傳輸處理和表更新處理的并行化通過使用未在數(shù)據(jù)傳輸處理中使用的RAM來執(zhí)行表更新處理。此外，在第三實施例中，當(dāng)選擇用于數(shù)據(jù)傳輸(寫入處理)的RAM時，可以執(zhí)行所有在第一實施例中說明的切換，即，基于RAM的空閑空間的切換、基于NAND存儲器的疲勞度 (重寫次數(shù))的切換、基于RAM的高速緩存區(qū)域中是否存在小于頁單位的數(shù)據(jù)的切換，以及考慮從主機(jī)指定的邏輯地址(LBA)的局部性的切換。在執(zhí)行基于RAM的空閑空間的切換時，MPU選擇具有較大空閑空間的RAM并將來自主機(jī)2的數(shù)據(jù)寫入選定RAM。在執(zhí)行基于NAND存儲器的疲勞度的切換時，MPU選擇其中基于NAND存儲器30a和30b的疲勞度和寫入中的數(shù)據(jù)大小寫入數(shù)據(jù)的NAND存儲器。在執(zhí)行基于RAM的高速緩存區(qū)域中是否存在小于頁單位的數(shù)據(jù)的切換時，MPU判斷RAM20a和20b 中是否存在小于頁單位的數(shù)據(jù)，優(yōu)先選擇其中存在小于頁單位的數(shù)據(jù)的RAM，并使來自主機(jī) 2的數(shù)據(jù)被寫入選定的RAM。在執(zhí)行考慮從主機(jī)指定的邏輯地址(LBA)的局部性的切換時， MPU在該地址被頻繁使用時使RAM和NAND存儲器中的預(yù)定一方寫入數(shù)據(jù)，并且在該地址未被頻繁使用時使其他RAM和NAND存儲器中的預(yù)定一方寫入數(shù)據(jù)。在第三實施例中，可以固定地分配要由MPU 10-1和10-2執(zhí)行的處理功能。備選地，在MPU之一執(zhí)行讀取/寫入處理時，另一備用MPU可以執(zhí)行除讀取/寫入處理以外的處理。在第三實施例中，可以選擇其上執(zhí)行維護(hù)并易于寫入數(shù)據(jù)的NAND存儲器并且可以使用不同的NAND存儲器執(zhí)行刷新或損耗均衡，從而可以執(zhí)行高速數(shù)據(jù)傳輸并改進(jìn)可靠性。本領(lǐng)域技術(shù)人員將容易想到其他優(yōu)點和修改。因此，本發(fā)明在其廣泛方面中并不限于在此示出和描述的特定細(xì)節(jié)和代表性實施例。相應(yīng)地，可以做出各種修改而不偏離如所附權(quán)利要求及其等同物限定的總體發(fā)明概念的精神和范圍。
權(quán)利要求
1.一種存儲器系統(tǒng)，包括多個存儲組，每個存儲組包括第一存儲單元，其是非易失性的并包括多個作為數(shù)據(jù)擦除單位的塊；第二存儲單元，其作為所述第一存儲單元的緩沖存儲器；第一控制電路，其控制所述第一存儲單元的驅(qū)動；以及第二控制電路，其控制所述第二存儲單元的驅(qū)動，以及每個存儲組能夠在所述存儲組中的每個存儲組中的所述第一存儲單元與所述第二存儲單元之間執(zhí)行數(shù)據(jù)傳輸；接口，其連接到主機(jī)設(shè)備；以及多個MPU，其通過總線連接到所述接口以及所述存儲組中的每個存儲組的所述第一控制電路和所述第二控制電路，并控制所述存儲組中的每個存儲組的所述第一控制電路和所述第二控制電路，其中對所述存儲組中的至少一個存儲組經(jīng)由所述第二存儲單元在所述主機(jī)設(shè)備與所述第一存儲單元之間的數(shù)據(jù)傳輸?shù)牡谝豢刂坪桶ㄆ渌鎯M的所述第一存儲單元的維護(hù)控制的第二控制被分配給所述MPU以便由所述MPU獨立地執(zhí)行。
2.根據(jù)權(quán)利要求1的存儲器系統(tǒng)，其中所述維護(hù)控制包括損耗均衡處理、垃圾收集處理以及刷新處理中的至少一個。
3.根據(jù)權(quán)利要求1的存儲器系統(tǒng)，其中對所述存儲組中的至少一個存儲組經(jīng)由所述第二存儲單元在所述主機(jī)設(shè)備與所述第一存儲單元之間的數(shù)據(jù)傳輸?shù)牡谝豢刂坪蛯ζ渌鎯M的從所述第二存儲單元到所述第一存儲單元的數(shù)據(jù)清理的第二控制被分配給所述MPU 以便由所述MPU獨立地執(zhí)行。
4.根據(jù)權(quán)利要求1的存儲器系統(tǒng)，其中所述第二存儲單元中存儲有管理信息，所述管理信息用于管理與該第二存儲單元自身所屬的存儲組不同的存儲組的所述第一存儲單元和所述第二存儲單元中存儲的數(shù)據(jù)，以及對所述存儲組中的至少一個存儲組經(jīng)由所述第二存儲單元在所述主機(jī)設(shè)備與所述第一存儲單元之間的數(shù)據(jù)傳輸?shù)牡谝豢刂坪蛯w因于所述第一控制的所述管理信息的更新處理的第二控制被分配給所述MPU以便由所述MPU獨立地執(zhí)行。
5.根據(jù)權(quán)利要求3的存儲器系統(tǒng)，其中所述第二存儲單元中存儲有管理信息，所述管理信息用于管理與該第二存儲單元自身所屬的存儲組不同的存儲組的所述第一存儲單元和所述第二存儲單元中存儲的數(shù)據(jù)，以及對所述存儲組中的至少一個存儲組經(jīng)由所述第二存儲單元在所述主機(jī)設(shè)備與所述第一存儲單元之間的數(shù)據(jù)傳輸?shù)牡谝豢刂坪蛯w因于所述第一控制的所述管理信息的更新處理的第二控制被分配給所述MPU以便由所述MPU獨立地執(zhí)行。
6.根據(jù)權(quán)利要求1的存儲器系統(tǒng)，其中在執(zhí)行將數(shù)據(jù)經(jīng)由所述第二存儲單元從所述主機(jī)設(shè)備寫入到所述第一存儲單元時，執(zhí)行所述第一控制的MPU選擇具有大空閑空間的第二存儲單元所屬的存儲組。
7.根據(jù)權(quán)利要求1的存儲器系統(tǒng)，其中在執(zhí)行將數(shù)據(jù)經(jīng)由所述第二存儲單元從所述主機(jī)設(shè)備寫入到所述第一存儲單元時，執(zhí)行所述第一控制的MPU基于所述第一存儲單元的疲勞度和執(zhí)行所述寫入時的數(shù)據(jù)大小來選擇存儲組。
8.根據(jù)權(quán)利要求1的存儲器系統(tǒng)，其中在執(zhí)行將數(shù)據(jù)經(jīng)由所述第二存儲單元從所述主機(jī)設(shè)備寫入到所述第一存儲單元時，執(zhí)行所述第一控制的MPU判斷在所述第二存儲單元中是否存在大小小于所述第一存儲單元的寫入單位的數(shù)據(jù)，并優(yōu)先選擇其中存在大小小于所述第一存儲單元的寫入單位的數(shù)據(jù)的第二存儲單元所屬的存儲組。
9.根據(jù)權(quán)利要求1的存儲器系統(tǒng)，其中在執(zhí)行將數(shù)據(jù)經(jīng)由所述第二存儲單元從所述主機(jī)設(shè)備寫入到所述第一存儲單元時，執(zhí)行所述第一控制的MPU判斷所述寫入是否是針對頻繁使用的邏輯地址的寫入并根據(jù)判斷的結(jié)果選擇存儲組。
10.一種存儲器系統(tǒng)，包括多個存儲組，每個存儲組包括第一存儲單元，其是非易失性的并包括多個作為數(shù)據(jù)擦除單位的塊；第二存儲單元，其作為所述第一存儲單元的緩沖存儲器；第一控制電路，其控制所述第一存儲單元的驅(qū)動；以及第二控制電路，其控制所述第二存儲單元的驅(qū)動，以及每個存儲組能夠在所述存儲組中的每個存儲組中的所述第一存儲單元與所述第二存儲單元之間執(zhí)行數(shù)據(jù)傳輸；接口，其連接到主機(jī)設(shè)備；以及多個MPU，其通過總線連接到所述接口以及所述存儲組中的每個存儲組的所述第一控制電路和所述第二控制電路，并控制所述存儲組中的每個存儲組的所述第一控制電路和所述第二控制電路，其中對所述存儲組中的至少一個存儲組經(jīng)由所述第二存儲單元在所述主機(jī)設(shè)備與所述第一存儲單元之間的數(shù)據(jù)傳輸?shù)牡谝豢刂坪蛯钠渌鎯M的所述第二存儲單元到所述第一存儲單元的數(shù)據(jù)清理的第二控制被分配給所述MPU以便由所述MPU獨立地執(zhí)行。
11.一種存儲器系統(tǒng)，包括多個存儲組，每個存儲組包括第一存儲單元，其是非易失性的并包括多個作為數(shù)據(jù)擦除單位的塊；第二存儲單元，其作為所述第一存儲單元的緩沖存儲器；第一控制電路，其控制所述第一存儲單元的驅(qū)動；以及第二控制電路，其控制所述第二存儲單元的驅(qū)動，以及每個存儲組能夠在所述存儲組中的每個存儲組中的所述第一存儲單元與所述第二存儲單元之間執(zhí)行數(shù)據(jù)傳輸；接口，其連接到主機(jī)設(shè)備；以及多個MPU，其通過總線連接到所述接口以及所述存儲組中的每個存儲組的所述第一控制電路和所述第二控制電路，并控制所述存儲組中的每個存儲組的所述第一控制電路和所述第二控制電路，其中所述第二存儲單元中存儲有管理信息，所述管理信息用于管理與該第二存儲單元自身所屬的存儲組不同的存儲組的所述第一存儲單元和所述第二存儲單元中存儲的數(shù)據(jù)，以及對所述存儲組中的至少一個存儲組經(jīng)由所述第二存儲單元在所述主機(jī)設(shè)備與所述第一存儲單元之間的數(shù)據(jù)傳輸?shù)牡谝豢刂坪蛯w因于所述第一控制的所述管理信息的更新處理的第二控制被分配給所述MPU以便由所述MPU獨立地執(zhí)行。
12.—種存儲器系統(tǒng)，包括存儲單元，其包括多個第一存儲單元，其是非易失性的并包括多個作為數(shù)據(jù)擦除單位的塊；多個第二存儲單元，其作為所述第一存儲單元的緩沖存儲器；多個第一控制電路， 其控制所述第一存儲單元的驅(qū)動；以及多個第二控制電路，其控制所述第二存儲單元的驅(qū)動，以及所述存儲單元能夠在所述第二存儲單元之一與所述第一存儲單元之間執(zhí)行數(shù)據(jù)傳輸；接口，其連接到主機(jī)設(shè)備；以及多個MPU，其通過總線連接到所述接口以及所述存儲單元的所述第一控制電路和所述第二控制電路，并控制所述存儲單元的所述第一控制電路和所述第二控制電路，其中對經(jīng)由所述第二存儲單元之一在所述主機(jī)設(shè)備與所述第一存儲單元之間的數(shù)據(jù)傳輸?shù)牡谝豢刂坪桶ㄊ褂梦从糜谒龅谝豢刂频牡诙鎯卧奶幚淼牡诙刂票环峙浣o所述MPU以便由所述MPU獨立地執(zhí)行。
13.根據(jù)權(quán)利要求12的存儲器系統(tǒng)，其中所述第二存儲單元中存儲有用于管理所述第一存儲單元和所述第二存儲單元中存儲的數(shù)據(jù)的管理信息，以及所述第二控制包括所述管理信息的更新處理。
14.一種存儲器系統(tǒng)，包括存儲單元，其包括多個第一存儲單元，其是非易失性的并包括多個作為數(shù)據(jù)擦除單位的塊；多個第二存儲單元，其作為所述第一存儲單元的緩沖存儲器；多個第一控制電路，其控制所述第一存儲單元的驅(qū)動；以及多個第二控制電路，其控制所述第二存儲單元的驅(qū)動， 以及所述存儲單元能夠在所述第二存儲單元之一與所述第一存儲單元之一之間執(zhí)行數(shù)據(jù)傳輸；接口，其連接到主機(jī)設(shè)備；以及多個MPU，其通過總線連接到所述接口以及所述存儲單元的所述第一控制電路和所述第二控制電路，并控制所述存儲單元的所述第一控制電路和所述第二控制電路，其中對經(jīng)由所述第二存儲單元在所述主機(jī)設(shè)備與從所述第二存儲單元選擇的所述第一存儲單元之一之間的數(shù)據(jù)傳輸?shù)牡谝豢刂坪桶ㄎ从糜谒龅谝豢刂频乃龅谝淮鎯卧木S護(hù)控制的第二控制被分配給所述MPU以便由所述MPU獨立地執(zhí)行。
15.根據(jù)權(quán)利要求14的存儲器系統(tǒng)，其中對經(jīng)由所述第二存儲單元在所述主機(jī)設(shè)備與從所述第二存儲單元選擇的所述第一存儲單元之一之間的數(shù)據(jù)傳輸?shù)牡谝豢刂坪蛯奈从糜谒龅谝豢刂频乃龅诙鎯卧轿从糜谒龅谝豢刂频乃龅谝淮鎯卧臄?shù)據(jù)清理的第二控制被分配給所述MPU以便由所述MPU獨立地執(zhí)行。
16.根據(jù)權(quán)利要求14的存儲器系統(tǒng)，其中所述第二存儲單元中存儲有用于管理所述第一存儲單元和所述第二存儲單元中存儲的數(shù)據(jù)的管理信息，以及對經(jīng)由所述第二存儲單元在所述主機(jī)設(shè)備與從所述第二存儲單元選擇的所述第一存儲單元之一之間的數(shù)據(jù)傳輸?shù)牡谝豢刂坪桶ㄍㄟ^使用未用于所述第一控制的所述第二存儲單元的所述管理信息的更新處理的第二控制被分配給所述MPU以便由所述MPU獨立地執(zhí)行。
17.根據(jù)權(quán)利要求14的存儲器系統(tǒng)，其中在執(zhí)行將數(shù)據(jù)經(jīng)由所述第二存儲單元從所述主機(jī)設(shè)備寫入到所述第一存儲單元時，執(zhí)行所述第一控制的MPU選擇具有大空閑空間的第二存儲單元。
18.根據(jù)權(quán)利要求14的存儲器系統(tǒng)，其中在執(zhí)行將數(shù)據(jù)經(jīng)由所述第二存儲單元從所述主機(jī)設(shè)備寫入到所述第一存儲單元時，執(zhí)行所述第一控制的MPU基于所述第一存儲單元的疲勞度和執(zhí)行所述寫入時的數(shù)據(jù)大小來選擇所述第一存儲單元。
19.根據(jù)權(quán)利要求14的存儲器系統(tǒng)，其中在執(zhí)行將數(shù)據(jù)經(jīng)由所述第二存儲單元從所述主機(jī)設(shè)備寫入到所述第一存儲單元時，執(zhí)行所述第一控制的MPU判斷在所述第二存儲單元中是否存在大小小于所述第一存儲單元的寫入單位的數(shù)據(jù)，并優(yōu)先選擇其中存在大小小于所述第一存儲單元的寫入單位的數(shù)據(jù)的第二存儲單元。
20.根據(jù)權(quán)利要求14的存儲器系統(tǒng)，其中在執(zhí)行將數(shù)據(jù)經(jīng)由所述第二存儲單元從所述主機(jī)設(shè)備寫入到所述第一存儲單元時，執(zhí)行所述第一控制的MPU判斷所述寫入是否是針對頻繁使用的邏輯地址的寫入并根據(jù)判斷的結(jié)果選擇所述第一存儲單元和所述第二存儲單兀。
全文摘要
一種存儲器系統(tǒng)，包括多個存儲組，每個存儲組包括非易失性第一存儲單元和作為所述第一存儲單元的緩沖存儲器的第二存儲單元并能夠執(zhí)行所述第一存儲單元與所述第二存儲單元之間的數(shù)據(jù)傳輸；以及多個MPU。對所述存儲組之一經(jīng)由所述第二存儲單元在所述主機(jī)設(shè)備與所述第一存儲單元之間的數(shù)據(jù)傳輸?shù)牡谝豢刂坪桶ㄆ渌鎯M的所述第一存儲單元的維護(hù)控制的第二控制被分配給所述MPU以便由所述MPU獨立地執(zhí)行。
文檔編號G06F12/02GK102511038SQ201080041759
公開日2012年6月20日 申請日期2010年2月5日 優(yōu)先權(quán)日2009年9月25日
發(fā)明者初田幸輔, 高島大三郎 申請人:株式會社東芝