專利名稱：存儲(chǔ)陣列和存儲(chǔ)系統(tǒng)及數(shù)據(jù)訪問方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)技術(shù)領(lǐng)域，具體涉及存儲(chǔ)陣列和存儲(chǔ)系統(tǒng)及數(shù)據(jù)訪問方法。
背景技術(shù)：
傳統(tǒng)機(jī)械硬盤有機(jī)械部件，輸入輸出(10，Input/Output)性能較低?，F(xiàn)有的能提 供存儲(chǔ)功能的系統(tǒng)級(jí)設(shè)備主要是采用機(jī)械硬盤作為存儲(chǔ)介質(zhì)，這類產(chǎn)品(例如個(gè)人電腦、 服務(wù)器、存儲(chǔ)陣列等)的設(shè)計(jì)方法是建立在傳統(tǒng)硬盤的低IO性能基礎(chǔ)之上的。近年，固態(tài)硬盤(SSD，solid state disk)逐步興起，固態(tài)硬盤的最主要的特點(diǎn)是 幾乎沒有機(jī)械部件，IO性能非常高。利用固態(tài)硬盤設(shè)計(jì)的系統(tǒng)級(jí)產(chǎn)品的性能可以得到進(jìn)一 步的提升。參見圖1，現(xiàn)有的存儲(chǔ)陣列(例如網(wǎng)絡(luò)附屬存儲(chǔ)設(shè)備)的典型架構(gòu)是X86架構(gòu)， 該系統(tǒng)通過用戶接口芯片和用戶端(例如服務(wù)器等)相連?？焖偻庠O(shè)組件互聯(lián)(PCIE， Peripheral Component Interconnect Express)總線交換芯片將中央處理器(CPU, central processing unit)和用戶接口芯片以及存儲(chǔ)接口芯片等外設(shè)組件互聯(lián)?，F(xiàn)有在用戶接口芯片輸入的數(shù)據(jù)的寫入過程中，CPU控制先將數(shù)據(jù)寫入到與CPU/ 北橋連接的內(nèi)存中，在該內(nèi)存中完成緩存(cache)處理，并將該數(shù)據(jù)鏡像到另一與CPU/北 橋連接的內(nèi)存；而后在CPU的控制下將數(shù)據(jù)從該內(nèi)存寫入到非易失性存儲(chǔ)介質(zhì)?，F(xiàn)有的數(shù) 據(jù)寫入方式占用較多PCIE鏈路，影響到系統(tǒng)性能的進(jìn)一步提升。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供存儲(chǔ)陣列和存儲(chǔ)系統(tǒng)及數(shù)據(jù)訪問方法，以減少數(shù)據(jù)訪問對(duì)PCIE 鏈路的占用，提升系統(tǒng)性能。為解決上述技術(shù)問題，本發(fā)明實(shí)施例提供以下技術(shù)方案一種存儲(chǔ)設(shè)備數(shù)據(jù)訪問方法，包括將從用戶接口芯片輸入的數(shù)據(jù)通過快速外設(shè)組件互聯(lián)PCIE鏈路傳遞到非易失性 存儲(chǔ)裝置，所述用戶接口芯片和所述非易失性存儲(chǔ)裝置連接到PCIE鏈路，所述非易失性存 儲(chǔ)裝置包括內(nèi)存和非易失性存儲(chǔ)介質(zhì)；將所述數(shù)據(jù)寫入所述非易失性存儲(chǔ)裝置的內(nèi)存中；將寫入所述非易失性存儲(chǔ)裝置的內(nèi)存中的數(shù)據(jù)，寫入到所述非易失性存儲(chǔ)介質(zhì)。一種存儲(chǔ)陣列，包括中央處理器CPU、用戶接口芯片、快速外設(shè)組件互聯(lián)PCIE交換芯片以及一個(gè)或多 個(gè)非易失性存儲(chǔ)裝置；其中，PCIE交換芯片將CPU、用戶接口芯片和非易失性存儲(chǔ)裝置連接到PCIE鏈路； 所述非易失性存儲(chǔ)裝置包括內(nèi)存和非易失性存儲(chǔ)介質(zhì)；所述CPU，用于控制將從所述用戶接口芯片輸入的數(shù)據(jù)通過PCIE鏈路傳遞到所述 非易失性存儲(chǔ)裝置；
所述非易失性存儲(chǔ)裝置，用于將所述數(shù)據(jù)寫入所述非易失性存儲(chǔ)裝置的內(nèi)存中； 將寫入所述非易失性存儲(chǔ)裝置的內(nèi)存中的數(shù)據(jù)，寫入所述非易失性存儲(chǔ)介質(zhì)。一種存儲(chǔ)系統(tǒng)，包括如上述實(shí)施例所述的存儲(chǔ)陣列，以及與所述存儲(chǔ)陣列的用戶接口芯片連接的用戶 端設(shè)備；其中，所述用戶端設(shè)備，用于通過所述用戶接口芯片訪問所述存儲(chǔ)陣列。由上可見，本發(fā)明實(shí)施例中的存儲(chǔ)設(shè)備配置的非易失性存儲(chǔ)裝置包括內(nèi)存和非易 失性存儲(chǔ)介質(zhì)，將內(nèi)存和非易失性存儲(chǔ)介質(zhì)整合在一起，而用戶接口芯片輸入的數(shù)據(jù)直接 通過PCIE鏈路傳遞到該非易失性存儲(chǔ)裝置中，再將其存儲(chǔ)在該非易失性存儲(chǔ)裝置的非易 失性存儲(chǔ)介質(zhì)，即實(shí)現(xiàn)用戶接口芯片到非易失性存儲(chǔ)裝置的數(shù)據(jù)直接傳輸，可以無(wú)需經(jīng)過 CPU控制的內(nèi)存進(jìn)行中轉(zhuǎn)，該數(shù)據(jù)讀寫機(jī)制相對(duì)于現(xiàn)有技術(shù)占用更少的PCIE鏈路，有利于 提升存儲(chǔ)系統(tǒng)性能。


為了更清楚地說明本發(fā)明實(shí)施例和現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例和現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可 以根據(jù)這些附圖獲得其它的附圖。圖1是現(xiàn)有技術(shù)的一種存儲(chǔ)陣列架構(gòu)示意圖；圖2是本發(fā)明實(shí)施例提供的一種存儲(chǔ)陣列架構(gòu)示意圖；圖3是本發(fā)明實(shí)施例提供的一種數(shù)據(jù)訪問方法流程示意圖；圖4是本發(fā)明實(shí)施例二提供的一種數(shù)據(jù)訪問方法流程示意圖；圖5是本發(fā)明實(shí)施例二提供的一種數(shù)據(jù)寫入流程示意圖；圖6是本發(fā)明實(shí)施例提供的一種存儲(chǔ)陣列示意圖；圖7是本發(fā)明實(shí)施例提供的一種存儲(chǔ)系統(tǒng)示意圖。
具體實(shí)施例方式本發(fā)明實(shí)施例提供存儲(chǔ)陣列和存儲(chǔ)系統(tǒng)及數(shù)據(jù)訪問方法。為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明方案，下面將結(jié)合本發(fā)明實(shí)施例中的 附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是 本發(fā)明一部分的實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù) 人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都應(yīng)當(dāng)屬于本發(fā)明保護(hù)的范 圍。為便于理解實(shí)施，本發(fā)明實(shí)施例中首先提供一種存儲(chǔ)陣列的架構(gòu)，參見圖2，圖2 為本發(fā)明實(shí)施例舉例提供的一種存儲(chǔ)陣列的架構(gòu)示意圖。存儲(chǔ)陣列可包括至少一個(gè)CPU 和多個(gè)非易失性存儲(chǔ)裝置(例如SSD、機(jī)械硬盤或其它非易失性存儲(chǔ)裝置，圖2中以SSD為 例)，以及至少一個(gè)PCIE交換芯片。其中，PCIE交換芯片配置有多個(gè)PCIE接口，PCIE交換 芯片可將CPU、以及用戶接口芯片和非易失性存儲(chǔ)裝置等外設(shè)組件連接到PCIE鏈路。其中， 非易失性存儲(chǔ)裝置可包括內(nèi)存(該內(nèi)存可以是物理內(nèi)存，也可以是虛擬內(nèi)存)和非易失性 存儲(chǔ)介質(zhì)，非易失性存儲(chǔ)裝置還可包括控制器，該控制器可控制將數(shù)據(jù)從非易失性存儲(chǔ)裝置的內(nèi)存寫入非易失性存儲(chǔ)介質(zhì)，以及將非易失性存儲(chǔ)介質(zhì)存儲(chǔ)的數(shù)據(jù)讀取到該非易失性 存儲(chǔ)裝置的內(nèi)存等。其中，本發(fā)明實(shí)施例的數(shù)據(jù)訪問方法可基于圖2所示架構(gòu)的存儲(chǔ)陣列具體實(shí)施， 當(dāng)然亦可在該架構(gòu)的靈活變形架構(gòu)上具體實(shí)施。實(shí)施例一本發(fā)明數(shù)據(jù)訪問方法的一個(gè)實(shí)施例，可以包括將從用戶接口芯片輸入的數(shù)據(jù)通 過快速外設(shè)組件互聯(lián)PCIE鏈路傳遞到非易失性存儲(chǔ)裝置，該用戶接口芯片和該非易失性 存儲(chǔ)裝置通過PCIE鏈路連接，該非易失性存儲(chǔ)裝置包括內(nèi)存和非易失性存儲(chǔ)介質(zhì)；將該數(shù) 據(jù)寫入該非易失性存儲(chǔ)裝置的內(nèi)存中；將寫入該非易失性存儲(chǔ)裝置的內(nèi)存中的數(shù)據(jù)寫入到 該非易失性存儲(chǔ)裝置的非易失性存儲(chǔ)介質(zhì)。參見圖3，具體步驟可以包括310、將從用戶接口芯片輸入的數(shù)據(jù)通過快速外設(shè)組件互聯(lián)PCIE鏈路傳遞到非易 失性存儲(chǔ)裝置；在一種應(yīng)用場(chǎng)景下，當(dāng)用戶端設(shè)備的某數(shù)據(jù)(為便于引述，稱之為第一數(shù)據(jù))需要 通過存儲(chǔ)設(shè)備(例如存儲(chǔ)陣列或一般的存儲(chǔ)設(shè)備)的用戶接口芯片寫入該存儲(chǔ)設(shè)備時(shí)，可 以由CPU控制將從用戶接口芯片輸入的第一數(shù)據(jù)通過PCIE鏈路傳遞到該存儲(chǔ)設(shè)備的某一 非易失性存儲(chǔ)裝置(為便于引述，可稱之為第一非易失性存儲(chǔ)裝置)。其中，存儲(chǔ)設(shè)備配置有包括一個(gè)或多個(gè)非易失性存儲(chǔ)裝置(例如SSD、機(jī)械硬盤或 其它存儲(chǔ)介質(zhì)類型的非易失性存儲(chǔ)裝置)；非易失性存儲(chǔ)裝置包括內(nèi)存和非易失性存儲(chǔ)介 質(zhì)等；用戶接口芯片提供用戶接口，主要負(fù)責(zé)用戶端設(shè)備和存儲(chǔ)設(shè)備的數(shù)據(jù)交互。其中，非易失性存儲(chǔ)裝置的內(nèi)存可為雙倍速率(DDR，Double Data Rate)同步動(dòng) 態(tài)隨機(jī)存儲(chǔ)器、DDRII同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器、DDRIII同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器等高性能的易失 性存儲(chǔ)介質(zhì)，或者也可以為虛擬內(nèi)存。非易失性存儲(chǔ)介質(zhì)可包括閃速存儲(chǔ)器(flash)、鐵 電存儲(chǔ)介質(zhì)或其它存儲(chǔ)介質(zhì)。在實(shí)際應(yīng)用中，若用戶接口芯片可以直接訪問塊(Block)設(shè)備，則CPU可控制將從 用戶接口芯片輸入的第一數(shù)據(jù)通過PCIE鏈路寫入到第一非易失性存儲(chǔ)裝置的某邏輯存儲(chǔ) 地址(LBA，logic Block address)。若用戶接口芯片并不能直接訪問Block設(shè)備，但可以 訪問存儲(chǔ)(Memory)設(shè)備，則CPU在為接入的第一非易失性存儲(chǔ)裝置初始化時(shí)，可為第一非 易失性存儲(chǔ)裝置分配一段Memory窗口地址空間(其中，該Memory窗口地址空間的大小例 如可以等于該非易失性存儲(chǔ)裝置的內(nèi)存(如4GB)的大小，或者也可以等于該非易失性存儲(chǔ) 裝置的邏輯存儲(chǔ)空間(例如400GB)的大小，當(dāng)然也可以是其它的取值)，當(dāng)用戶接口芯片輸 入第一數(shù)據(jù)時(shí)，CPU可控制將從用戶接口芯片輸入的第一數(shù)據(jù)通過PCIE鏈路寫入到第一非 易失性存儲(chǔ)裝置的某PCIE總線Memory窗口地址。320、將上述數(shù)據(jù)寫入上述非易失性存儲(chǔ)裝置的內(nèi)存中；其中，非易失性存儲(chǔ)裝置集成內(nèi)存，為cache由集中式管理變?yōu)榉植际焦芾韯?chuàng)造 了條件。330、將寫入上述非易失性存儲(chǔ)裝置的內(nèi)存中的數(shù)據(jù)，寫入到上述非易失性存儲(chǔ)裝 置的非易失性存儲(chǔ)介質(zhì)。在一種應(yīng)用場(chǎng)景下，非易失性存儲(chǔ)裝置還可以包括控制器，該控制器可對(duì)該非易失性存儲(chǔ)裝置的內(nèi)存進(jìn)行緩存(cache)管理，包括輸入輸出聚合(10聚合)、數(shù)據(jù)命中、數(shù) 據(jù)淘汰等等，其中，具體的cache管理策略可根據(jù)具體情況具體設(shè)定，此處不做限定。若第 一非易失性存儲(chǔ)裝置為分配了 PCIE總線Memory窗口地址空間的存儲(chǔ)裝置，則CPU可通過 控制信令，將上述PCIE總線Memory窗口地址與第一非易失性存儲(chǔ)裝置的邏輯存儲(chǔ)空間地 址的映射對(duì)應(yīng)關(guān)系，通知第一非易失性存儲(chǔ)裝置(當(dāng)然，若PCIE總線Memory窗口地址與非 易失性存儲(chǔ)裝置的邏輯存儲(chǔ)空間地址的映射對(duì)應(yīng)關(guān)系，是CPU和第一非易失性存儲(chǔ)裝置事 先約定的一種默認(rèn)對(duì)應(yīng)關(guān)系，則CPU可不將上述PCIE總線Memory窗口地址與第一非易失 性存儲(chǔ)裝置的邏輯存儲(chǔ)空間地址的映射對(duì)應(yīng)關(guān)系通知給第一非易失性存儲(chǔ)裝置)。第一非 易失性存儲(chǔ)裝置的控制器可將第一數(shù)據(jù)寫入該非易失性存儲(chǔ)裝置的內(nèi)存中；該控制器可基 于預(yù)設(shè)的緩存管理策略(該緩存管理策略可以包括當(dāng)非易失性存儲(chǔ)裝置的內(nèi)存的剩余空 間低于某閾值時(shí)，將寫入內(nèi)存中的數(shù)據(jù)寫入非易失性存儲(chǔ)介質(zhì)；或者將寫入到內(nèi)存中的數(shù) 據(jù)立即寫入非易失性存儲(chǔ)介質(zhì)，當(dāng)然也可以包括其它緩存管理策略)，并根據(jù)上述PCIE總 線Memory窗口地址與第一非易失性存儲(chǔ)裝置的邏輯存儲(chǔ)空間地址的映射對(duì)應(yīng)關(guān)系，以及 第一非易失性存儲(chǔ)裝置的邏輯存儲(chǔ)空間地址和物理存儲(chǔ)空間地址的映射對(duì)應(yīng)關(guān)系，控制將 寫入第一非易失性存儲(chǔ)裝置的內(nèi)存中的第一數(shù)據(jù)，寫入到第一非易失性存儲(chǔ)裝置的非易失 性存儲(chǔ)介質(zhì)中。此外，若CPU對(duì)第一非易失性存儲(chǔ)裝置的內(nèi)存空間進(jìn)行了統(tǒng)一的編址，則也 可以由CPU控制將第一數(shù)據(jù)寫入該非易失性存儲(chǔ)裝置的內(nèi)存中，并基于預(yù)設(shè)的緩存管理策 略，將寫入該非易失性存儲(chǔ)裝置的內(nèi)存中的第一數(shù)據(jù)寫入該非易失性存儲(chǔ)裝置的非易失性 存儲(chǔ)介質(zhì)。在實(shí)際應(yīng)用中，第一非易失性存儲(chǔ)裝置的控制器將第一數(shù)據(jù)寫入該第一非易失性 存儲(chǔ)裝置的內(nèi)存時(shí)，該控制器可先判斷該非易失性存儲(chǔ)裝置的內(nèi)存中是否已緩存有與第一 數(shù)據(jù)相同的數(shù)據(jù)(為便于描述，可稱之為第二數(shù)據(jù))，若沒有；則將第一數(shù)據(jù)寫入該非易失 性存儲(chǔ)裝置的內(nèi)存；若有，則將該第二數(shù)據(jù)作為寫入到非易失性存儲(chǔ)裝置的內(nèi)存中的第一 數(shù)據(jù)(即此時(shí)控制器不再控制將第一數(shù)據(jù)寫入到非易失性存儲(chǔ)裝置的內(nèi)存，而將第二數(shù)據(jù) 作為是寫入到非易失性存儲(chǔ)裝置的內(nèi)存中的第一數(shù)據(jù))?？梢园l(fā)現(xiàn)，本實(shí)施例的上述方案中，某一數(shù)據(jù)的寫入過程只需要占用一次PCIE鏈 路，這將有效的降低數(shù)據(jù)寫入過程的總線資源占用。進(jìn)一步的，若還需要從非易失性存儲(chǔ)裝置讀取數(shù)據(jù)，則非易失性存儲(chǔ)裝置的控制 器還可將該非易失性存儲(chǔ)裝置的非易失性存儲(chǔ)介質(zhì)中存儲(chǔ)的數(shù)據(jù)讀取到非易失性存儲(chǔ)裝 置的內(nèi)存中；將讀取到該非易失性存儲(chǔ)裝置的內(nèi)存中的數(shù)據(jù)通過PCIE鏈路傳遞到用戶接 口芯片；或者，可將讀取到該非易失性存儲(chǔ)裝置的內(nèi)存中的數(shù)據(jù)通過PCIE鏈路傳遞給CPU處理。可以理解的是，存儲(chǔ)設(shè)備在數(shù)據(jù)讀寫過程中，存儲(chǔ)設(shè)備的不同模塊可能會(huì)對(duì)數(shù)據(jù) 的封裝格式進(jìn)行一定的轉(zhuǎn)換，例如，用戶接口芯片可將來(lái)自用戶端設(shè)備的數(shù)據(jù)的封裝格式 轉(zhuǎn)換為PCIE報(bào)文，將需向用戶端設(shè)備發(fā)送的數(shù)據(jù)轉(zhuǎn)換為該用戶端設(shè)備所對(duì)應(yīng)的封裝格式； 非易失性存儲(chǔ)裝置則可將來(lái)自用戶接口芯片或其它模塊的PCIE報(bào)文的報(bào)文頭去除，并緩 存到內(nèi)存以及寫入非易失性存儲(chǔ)介質(zhì)；非易失性存儲(chǔ)裝置亦可將從其內(nèi)存中讀取的需向用 戶接口芯片或其它模塊發(fā)送的數(shù)據(jù)封裝為PCIE報(bào)文并發(fā)送；當(dāng)然，不同的應(yīng)用場(chǎng)景，數(shù)據(jù) 對(duì)應(yīng)的封裝格式可能有所不同，此處不再一一贅述。
由上可見，本實(shí)施例中的存儲(chǔ)設(shè)備配置的非易失性存儲(chǔ)裝置包括內(nèi)存和非易失性 存儲(chǔ)介質(zhì)，將內(nèi)存和非易失性存儲(chǔ)介質(zhì)整合在一起，而用戶接口芯片輸入的數(shù)據(jù)直接通過 PCIE鏈路傳遞到非易失性存儲(chǔ)裝置中，再將其存儲(chǔ)在非易失性存儲(chǔ)裝置的非易失性存儲(chǔ)介 質(zhì)，即實(shí)現(xiàn)用戶接口芯片到SSD的數(shù)據(jù)直接傳輸，可以無(wú)需經(jīng)過CPU控制的內(nèi)存進(jìn)行中轉(zhuǎn)， 該數(shù)據(jù)讀寫機(jī)制相對(duì)于現(xiàn)有技術(shù)占用更少的PCIE鏈路，有利于提升存儲(chǔ)系統(tǒng)性能。進(jìn)一步的，由于為非易失性存儲(chǔ)裝置配置內(nèi)存，存儲(chǔ)設(shè)備若配置多個(gè)非易失性存 儲(chǔ)裝置，則可以提供出數(shù)倍于現(xiàn)有技術(shù)的內(nèi)存通道，提供更大的內(nèi)存接口帶寬，進(jìn)一步提升 存儲(chǔ)系統(tǒng)性能。實(shí)施例二為便于更好的理解本發(fā)明實(shí)施例的技術(shù)方案，下面以在圖2所示存儲(chǔ)陣列架構(gòu)下 進(jìn)行數(shù)據(jù)訪問的具體應(yīng)用場(chǎng)景為例，進(jìn)行詳細(xì)的介紹。其中，本實(shí)施例中主要以存儲(chǔ)陣列包括的非易失性存儲(chǔ)裝置為固態(tài)硬盤為例進(jìn)行 描述，采用其它類型的非易失性存儲(chǔ)裝置的工作流程于此類似。參見圖4，本發(fā)明數(shù)據(jù)訪問方法一個(gè)實(shí)施例，可以包括401、用戶接口芯片通過指令向CPU請(qǐng)求寫入來(lái)自用戶端設(shè)備的某數(shù)據(jù)(為便于引 述，稱之為數(shù)據(jù)Dl)；402XPU為用戶接口芯片寫入數(shù)據(jù)Dl分配某固態(tài)硬盤(為便于引述，稱之為固態(tài) 硬盤SSD-1)的PCIE總線Memory窗口地址(為便于引述，稱之為PCIE總線Memory窗口地 址 add-Ι)；例如圖2所示存儲(chǔ)陣列，可包括至少一個(gè)PCIE交換芯片。PCIE交換芯片配置有 多個(gè)PCIE接口，CPU和用戶接口芯片、固態(tài)硬盤等各種外設(shè)組件PCIE交換芯片連接到PCIE 總線鏈路。其中，本實(shí)施例中的固態(tài)硬盤可以配置有至少兩個(gè)PCIE接口，以分別連接的不同 PCIE交換芯片的PCIE接口，由于通過多條PCIE鏈路連接到PECI交換芯片，這樣可以避免 因單點(diǎn)失效而造成該固態(tài)硬盤無(wú)法工作。在實(shí)際應(yīng)用中，CPU在為接入的固態(tài)硬盤SSD-I初始化時(shí)，CPU可以掃描該固態(tài)硬 盤的配置空間，可根據(jù)掃描到的該配置空間記錄的PCIE總線Memory窗口地址空間的申請(qǐng) 量，為該固態(tài)硬盤分配對(duì)應(yīng)數(shù)量的PCIE總線Memory窗口地址空間，為該固態(tài)硬盤SSD-I分 配一段PCIE總線Memory窗口地址空間(該Memory窗口的大小例如可以等于該固態(tài)硬盤 的內(nèi)存(如4GB)的大小，或者也可以等于該固態(tài)硬盤的邏輯存儲(chǔ)空間(例如400GB)的大 小，當(dāng)然也可以是其它的取值)，當(dāng)用戶接口芯片請(qǐng)求寫入數(shù)據(jù)Dl時(shí)，CPU可為用戶接口芯 片 寫入數(shù)據(jù)Dl分配對(duì)應(yīng)固態(tài)硬盤SSD-I的PCIE總線Memory窗口地址add-Ι ；403、用戶接口芯片將數(shù)據(jù)Dl通過PCIE鏈路寫入到固態(tài)硬盤SSD-I的PCIE總線 Memory 窗 口地址 add-l。404、固態(tài)硬盤SSD-I的控制器將數(shù)據(jù)Dl寫入固態(tài)硬盤SSD-I的內(nèi)存，并將寫入固 態(tài)硬盤SSD-I內(nèi)存中的數(shù)據(jù)，寫入到該固態(tài)硬盤SSD-I的非易失性存儲(chǔ)介質(zhì)；在實(shí)際應(yīng)用中，固態(tài)硬盤SSD-I的控制器可對(duì)該固態(tài)硬盤SSD-I的內(nèi)存進(jìn)行cache 管理，可包括輸入輸出聚合(10聚合)、數(shù)據(jù)命中、數(shù)據(jù)淘汰等，其中，具體的cache管理策 略可根據(jù)具體情況具體設(shè)定，此處不做限定。
舉例來(lái)說，若固態(tài)硬盤SSD-I的內(nèi)存剩余足夠的空間，固態(tài)硬盤SSD-I的控制器可 將數(shù)據(jù)Dl寫入固態(tài)硬盤SSD-I的內(nèi)存，當(dāng)然，如果其內(nèi)存不足，則固態(tài)硬盤SSD-I的控制器 可先淘汰該內(nèi)存中的非必要數(shù)據(jù)(非必要數(shù)據(jù)例如可以是長(zhǎng)時(shí)間未被訪問的數(shù)據(jù))，而后 再將數(shù)據(jù)Dl寫入固態(tài)硬盤SSD-I的內(nèi)存，而這可看成是固態(tài)硬盤SSD-I進(jìn)行的一種分布式 的緩存管理，下放CPU的緩存管理功能，以降低CPU的工作負(fù)荷。在一種應(yīng)用場(chǎng)景下，CPU可將上述PCIE總線Memory窗口地址add_l與固態(tài)硬盤 SSD-I的邏輯存儲(chǔ)空間地址的映射對(duì)應(yīng)關(guān)系(其中，PCIE總線Memory窗口地址和相應(yīng)固態(tài) 硬盤的邏輯存儲(chǔ)空間地址之間存在一定的映射對(duì)應(yīng)關(guān)系，該映射對(duì)應(yīng)關(guān)系可用窗口地址映 射表來(lái)記錄)，通知固態(tài)硬盤SSD-I (當(dāng)然，若PCIE總線Memory窗口地址與固態(tài)硬盤的邏輯 存儲(chǔ)空間地址之間的映射對(duì)應(yīng)關(guān)系，是CPU和固態(tài)硬盤事先約定的一種默認(rèn)對(duì)應(yīng)關(guān)系，則 CPU可不將PCIE總線Memory窗口地址add-Ι與第一固態(tài)硬盤SSD-I的邏輯存儲(chǔ)空間地址 的映射對(duì)應(yīng)關(guān)系通知該固態(tài)硬盤)。固態(tài)硬盤SSD-I的控制器可將數(shù)據(jù)Dl寫入該固態(tài)硬盤 的內(nèi)存中；并根據(jù)上述PCIE總線Memory窗口地址add-Ι與固態(tài)硬盤SSD-I的邏輯存儲(chǔ)空 間地址的對(duì)應(yīng)關(guān)系，以及固態(tài)硬盤SSD-I的邏輯存儲(chǔ)空間地址和物理存儲(chǔ)空間地址的映射 對(duì)應(yīng)關(guān)系(其中，固態(tài)硬盤的邏輯存儲(chǔ)空間與物理存儲(chǔ)空間的映射對(duì)應(yīng)關(guān)系，記錄在固態(tài) 硬盤維護(hù)的邏輯地址映射表中)，控制將寫入固態(tài)硬盤SSD-I的內(nèi)存中的數(shù)據(jù)D1，寫入到固 態(tài)硬盤SSD-I的非易失性存儲(chǔ)介質(zhì)中，例如可參見圖5所示的數(shù)據(jù)寫入示意圖。在實(shí)際應(yīng)用中，固態(tài)硬盤SSD-I的控制器可先判斷固態(tài)硬盤SSD-I的內(nèi)存中是否 已經(jīng)有與數(shù)據(jù)Dl相同的數(shù)據(jù)，若沒有，則可以數(shù)據(jù)Dl寫入固態(tài)硬盤SSD-I的內(nèi)存中；若有， 則可以直接將該已寫入的與數(shù)據(jù)Dl相同的數(shù)據(jù)作為數(shù)據(jù)D1，寫入固態(tài)硬盤SSD-I的非易失 性存儲(chǔ)介質(zhì)，而無(wú)需執(zhí)行將數(shù)據(jù)Dl寫入到內(nèi)存，再寫入到非易失性存儲(chǔ)介質(zhì)的操作。而這 也可看成是固態(tài)硬盤SSD-I進(jìn)行的一種分布式的緩存管理，下放了 CPU的緩存管理功能，以 降低CPU的工作負(fù)荷。可以發(fā)現(xiàn)，本實(shí)施例的方案中，數(shù)據(jù)Dl的寫入過程只需要占用一次PCIE鏈路，這 將有效的降低數(shù)據(jù)寫入過程的總線資源占用。進(jìn)一步的，若還需要從固態(tài)硬盤SSD-I讀取數(shù)據(jù)D1，則固態(tài)硬盤SSD-I的控制器可 將該固態(tài)硬盤SSD-I的非易失性存儲(chǔ)介質(zhì)中存儲(chǔ)的數(shù)據(jù)Dl讀取到固態(tài)硬盤SSD-I的內(nèi)存 中；將讀取到該固態(tài)硬盤SSD-I的內(nèi)存中的數(shù)據(jù)Dl通過PCIE鏈路傳遞到用戶接口芯片(若 用戶接口芯片請(qǐng)求讀取數(shù)據(jù)Dl)；或者可將讀取到該固態(tài)硬盤的內(nèi)存中的數(shù)據(jù)通過PCIE鏈 路傳遞給CPU處理(若CPU需要讀取數(shù)據(jù)Dl處理)。由上可見，本實(shí)施例中的存儲(chǔ)設(shè)備配置的固態(tài)硬盤包括內(nèi)存和非易失性存儲(chǔ)介 質(zhì)，將內(nèi)存和非易失性存儲(chǔ)介質(zhì)(包括閃速存儲(chǔ)器、鐵電存儲(chǔ)介質(zhì)或其它類型的存儲(chǔ)介 質(zhì))整合在一起，而用戶接口芯片輸入的數(shù)據(jù)直接通過PCIE鏈路傳遞到固態(tài)硬盤中，再將 其存儲(chǔ)在固態(tài)硬盤的非易失性存儲(chǔ)介質(zhì)，即實(shí)現(xiàn)用戶接口芯片到SSD的數(shù)據(jù)直接傳輸，可 以無(wú)需經(jīng)過CPU控制的內(nèi)存進(jìn)行中轉(zhuǎn)，該數(shù)據(jù)訪問機(jī)制相對(duì)于現(xiàn)有技術(shù)占用更少的PCIE鏈 路，有利于提升存儲(chǔ)系統(tǒng)性能。進(jìn)一步的，由于固態(tài)硬盤配置內(nèi)存，存儲(chǔ)設(shè)備若配置多個(gè)固態(tài)硬盤，則可以提供出 數(shù)倍于現(xiàn)有技術(shù)的內(nèi)存通道，提供更大的內(nèi)存接口帶寬，進(jìn)一步提升存儲(chǔ)系統(tǒng)性能。部分或全部緩存管理功能(包括數(shù)據(jù)讀寫控制、10聚合、數(shù)據(jù)命中、數(shù)據(jù)淘汰等)由CPU集中式管理轉(zhuǎn)換為各個(gè)固態(tài)硬盤的分布式管理，這樣可相對(duì)降低CPU的處理負(fù)荷，進(jìn) 一步提升存儲(chǔ)系統(tǒng)性能。并且，采用該實(shí)施例架構(gòu)的存儲(chǔ)陣列，有利于降低存儲(chǔ)陣列的體積 和功耗。為便于更好的實(shí)施上述實(shí)施例的技術(shù)方案，本發(fā)明實(shí)施例還提供用于實(shí)現(xiàn)上述技 術(shù)方案的設(shè)備。參見圖6，本發(fā)明實(shí)施例提供的一種存儲(chǔ)陣列600，可包括中央處理器610、用戶接口芯片620、PCIE交換芯片630以及一個(gè)或多個(gè)非易失性 存儲(chǔ)裝置640。其中，PCIE交換芯片630將中央處理器610、用戶接口芯片620和非易失性存儲(chǔ)裝 置640連接到PCIE鏈路；非易失性存儲(chǔ)裝置600包括內(nèi)存和非易失性存儲(chǔ)介質(zhì)；中央處理器610，用于將從用戶接口芯片620輸入的數(shù)據(jù)通過PCIE鏈路傳遞到非 易失性存儲(chǔ)裝置640 ；非易失性存儲(chǔ)裝置640，用于將上述數(shù)據(jù)寫入非易失性存儲(chǔ)裝置640的內(nèi)存中；將 寫入該內(nèi)存中的數(shù)據(jù)，寫入非易失性存儲(chǔ)裝置640的非易失性存儲(chǔ)介質(zhì)。在一種應(yīng)用場(chǎng)景下，若非易失性存儲(chǔ)裝置為分配了 PCIE總線Memory窗口地址空 間的存儲(chǔ)裝置；中央處理器610可具體用于，控制將從用戶接口芯片420輸入的數(shù)據(jù)通過 PCIE鏈路寫入到非易失性存儲(chǔ)裝置640的PCIE總線Memory窗口地址。在一種應(yīng)用場(chǎng)景下，中央處理器610還用于，通過控制信令將PCIE總線Memory 窗口地址與非易失性存儲(chǔ)裝置的邏輯存儲(chǔ)空間地址的對(duì)應(yīng)關(guān)系，通知非易失性存儲(chǔ)裝置 640 ；非易失性存儲(chǔ)裝置640還包括控制器，該控制器，用于將上述數(shù)據(jù)寫入非易失性 存儲(chǔ)裝置640的內(nèi)存中；并根據(jù)上述PCIE總線Memory窗口地址與非易失性存儲(chǔ)裝置640 的邏輯存儲(chǔ)空間地址的對(duì)應(yīng)關(guān)系，以及非易失性存儲(chǔ)裝置640的邏輯存儲(chǔ)空間地址和物理 存儲(chǔ)空間地址的映射對(duì)應(yīng)關(guān)系，將寫入非易失性存儲(chǔ)裝置640的內(nèi)存中的數(shù)據(jù)，對(duì)應(yīng)寫入 到非易失性存儲(chǔ)裝置640的非易失性存儲(chǔ)介質(zhì)。此外，若中央處理器610對(duì)非易失性存儲(chǔ) 裝置600的內(nèi)存空間進(jìn)行了統(tǒng)一的編址，則也可以由中央處理器610控制將第一數(shù)據(jù)寫入 該非易失性存儲(chǔ)裝置的內(nèi)存中，并基于預(yù)設(shè)的緩存管理策略，將寫入該非易失性存儲(chǔ)裝置 的內(nèi)存中的第一數(shù)據(jù)寫入該非易失性存儲(chǔ)裝置的非易失性存儲(chǔ)介質(zhì)。其中，若非易失性存儲(chǔ)裝置640的內(nèi)存剩余足夠的空間，非易失性存儲(chǔ)裝置640的 控制器可將數(shù)據(jù)寫入非易失性存儲(chǔ)裝置640的內(nèi)存，當(dāng)然，如果其內(nèi)存不足，則非易失性存 儲(chǔ)裝置640的控制器可先淘汰該內(nèi)存中的非必要數(shù)據(jù)，而后再將待寫入的數(shù)據(jù)寫入非易失 性存儲(chǔ)裝置640的內(nèi)存，而這可看成是非易失性存儲(chǔ)裝置640的控制器執(zhí)行的一種分布式 緩存管理，下放CPU的緩存管理功能，以降低CPU的工作負(fù)荷。在實(shí)際應(yīng)用中，非易失性存儲(chǔ)裝置640的控制器也可先判斷非易失性存儲(chǔ)裝置 640的內(nèi)存中是否已經(jīng)有與待寫入的數(shù)據(jù)相同的第二數(shù)據(jù)，若有，則可以直接將該已寫入的 與待寫入的數(shù)據(jù)相同的第二數(shù)據(jù)，寫入非易失性存儲(chǔ)裝置640的非易失性存儲(chǔ)介質(zhì)，而無(wú) 需執(zhí)行上述待寫入的數(shù)據(jù)寫入到內(nèi)存，再將其寫入到非易失性存儲(chǔ)介質(zhì)的操作。而這也可 看成是非易失性存儲(chǔ)裝置640進(jìn)行的一種分布式的緩存管理，下放了 CPU的緩存管理功能， 以降低CPU的工作負(fù)荷。
在一種應(yīng)用場(chǎng)景下，非易失性存儲(chǔ)裝置640還用于，將非易失性存儲(chǔ)裝置640的非 易失性存儲(chǔ)介質(zhì)中存儲(chǔ)的數(shù)據(jù)讀取到固態(tài)硬盤的內(nèi)存中；將讀取到非易失性存儲(chǔ)裝置640 的內(nèi)存中的數(shù)據(jù)通過PCIE鏈路傳遞到用戶接口芯片；或者，將讀取到非易失性存儲(chǔ)裝置 640的內(nèi)存中的數(shù)據(jù)通過PCIE鏈路傳遞給中央處理器610處理。其中，本實(shí)施例的非易失性存儲(chǔ)裝置640，例如可為SSD、機(jī)械硬盤或其它非易失 性存儲(chǔ)裝置?？梢岳斫?，本實(shí)施例的存儲(chǔ)陣列600可為獨(dú)立的設(shè)備，也可作為某設(shè)備的存儲(chǔ)設(shè) 備。例如，存儲(chǔ)陣列600可用于存儲(chǔ)系統(tǒng)、服務(wù)器、工作站、個(gè)人電腦等等。可以理解，本實(shí)施例的存儲(chǔ)陣列600可以是如上述方法實(shí)施例中的存儲(chǔ)陣列，其 可以用于實(shí)現(xiàn)上述方法實(shí)施例中的全部技術(shù)方案，其各個(gè)功能模塊的功能可以根據(jù)上述方 法實(shí)施例中的方法具體實(shí)現(xiàn)，其具體實(shí)現(xiàn)過程可參照上述實(shí)施例中的相關(guān)描述，此處不再 贅述。由上可見，本實(shí)施例中的存儲(chǔ)陣列600配置的非易失性存儲(chǔ)裝置包括內(nèi)存和非易 失性存儲(chǔ)介質(zhì)，將內(nèi)存和非易失性存儲(chǔ)介質(zhì)整合在一起，而用戶接口芯片輸入的數(shù)據(jù)直接 通過PCIE鏈路傳遞到非易失性存儲(chǔ)裝置中，再將其存儲(chǔ)在非易失性存儲(chǔ)裝置的非易失性 存儲(chǔ)介質(zhì)，即實(shí)現(xiàn)用戶接口芯片到SSD的數(shù)據(jù)直接傳輸，可以無(wú)需經(jīng)過CPU控制的內(nèi)存進(jìn)行 中轉(zhuǎn)，該數(shù)據(jù)讀寫機(jī)制相對(duì)于現(xiàn)有技術(shù)占用更少的PCIE鏈路，有利于提升存儲(chǔ)系統(tǒng)性能。參見圖7，本發(fā)明實(shí)施例還提供一種存儲(chǔ)系統(tǒng)，可包括存儲(chǔ)陣列600，以及與存儲(chǔ) 陣列600的用戶接口芯片連接的用戶端設(shè)備700。其中，用戶端設(shè)備700可用于通過存儲(chǔ)陣列600的用戶接口芯片，訪問存儲(chǔ)陣列 600，例如用戶端設(shè)備700可向存儲(chǔ)陣列600寫入數(shù)據(jù)，和/或，從存儲(chǔ)陣列600讀取數(shù)據(jù)等。需要說明的是，對(duì)于前述的各方法實(shí)施例，為了簡(jiǎn)單描述，故將其都表述為一系列 的動(dòng)作組合，但是本領(lǐng)域技術(shù)人員應(yīng)該知悉，本發(fā)明并不受所描述的動(dòng)作順序的限制，因?yàn)?依據(jù)本發(fā)明，某些步驟可以采用其它順序或者同時(shí)進(jìn)行。其次，本領(lǐng)域技術(shù)人員也應(yīng)該知 悉，說明書中所描述的實(shí)施例均屬于優(yōu)選實(shí)施例，所涉及的動(dòng)作和模塊并不一定是本發(fā)明 所必須的。在上述實(shí)施例中，對(duì)各個(gè)實(shí)施例的描述都各有側(cè)重，某個(gè)實(shí)施例中沒有詳述的部 分，可以參見其它實(shí)施例的相關(guān)描述。綜上，本發(fā)明實(shí)施例中的存儲(chǔ)設(shè)備配置的非易失性存儲(chǔ)裝置包括內(nèi)存和非易失性 存儲(chǔ)介質(zhì)，將內(nèi)存和非易失性存儲(chǔ)介質(zhì)整合在一起，而用戶接口芯片輸入的數(shù)據(jù)直接通過 PCIE鏈路傳遞到非易失性存儲(chǔ)裝置中，再將其存儲(chǔ)在非易失性存儲(chǔ)裝置的非易失性存儲(chǔ)介 質(zhì)，該數(shù)據(jù)寫入機(jī)制相對(duì)于現(xiàn)有技術(shù)占用更少的PCIE鏈路，有利于提升存儲(chǔ)系統(tǒng)性能。進(jìn)一步的，由于非易失性存儲(chǔ)裝置配置內(nèi)存，存儲(chǔ)設(shè)備若配置多個(gè)非易失性存儲(chǔ) 裝置，則可以提供出數(shù)倍于現(xiàn)有技術(shù)的內(nèi)存通道，提供更大的內(nèi)存接口帶寬，進(jìn)一步提升存 儲(chǔ)系統(tǒng)性能。部分或全部緩存管理功能(如數(shù)據(jù)讀寫控制、IO聚合、數(shù)據(jù)命中、數(shù)據(jù)淘汰等)由 CPU集中式管理轉(zhuǎn)變?yōu)楦鱾€(gè)非易失性存儲(chǔ)裝置的分布式管理，這樣可相對(duì)降低CPU的處理 負(fù)荷，進(jìn)一步提升存儲(chǔ)系統(tǒng)性能。并且，采用該架構(gòu)的存儲(chǔ)陣列有利于降低存儲(chǔ)陣列的體積 和功耗。
本領(lǐng)域普通技術(shù)人員可以理解上述實(shí)施例的各種方法中的全部或部分步驟是可 以通過程序來(lái)指令相關(guān)的硬件來(lái)完成，該程序可以存儲(chǔ)于一計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中，存儲(chǔ) 介質(zhì)可以包括只讀存儲(chǔ)器、隨機(jī)存儲(chǔ)器、磁盤或光盤等。以上對(duì)本發(fā)明實(shí)施例所提供的存儲(chǔ)陣列和存儲(chǔ)系統(tǒng)及數(shù)據(jù)訪問方法進(jìn)行了詳細(xì) 介紹，本文中應(yīng)用了具體個(gè)例對(duì)本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明 只是用于幫助理解本發(fā)明的方法及其核心思想；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本 發(fā)明的思想，在具體實(shí)施方式
及應(yīng)用范圍上均會(huì)有改變之處，綜上，本說明書內(nèi)容不應(yīng)理解 為對(duì)本發(fā)明的限制。
權(quán)利要求
1.一種存儲(chǔ)設(shè)備數(shù)據(jù)訪問方法，其特征在于，包括將從用戶接口芯片輸入的數(shù)據(jù)通過快速外設(shè)組件互聯(lián)PCIE鏈路傳遞到非易失性存儲(chǔ) 裝置，所述用戶接口芯片和所述非易失性存儲(chǔ)裝置連接到PCIE鏈路，所述非易失性存儲(chǔ)裝 置包括內(nèi)存和非易失性存儲(chǔ)介質(zhì)；將所述數(shù)據(jù)寫入所述非易失性存儲(chǔ)裝置的內(nèi)存中；將寫入所述非易失性存儲(chǔ)裝置的內(nèi)存中的數(shù)據(jù)，寫入到所述非易失性存儲(chǔ)介質(zhì)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述將從用戶接口芯片輸入的數(shù)據(jù)通過快速外設(shè)組件互聯(lián)PCIE鏈路傳遞到非易失性 存儲(chǔ)裝置，包括中央處理器CPU將從用戶接口芯片輸入的數(shù)據(jù)，通過PCIE鏈路寫入到非易失性存儲(chǔ) 裝置的PCIE總線存儲(chǔ)Memory窗口地址；其中，所述非易失性存儲(chǔ)裝置為分配了 PCIE總線 Memory窗口地址空間的存儲(chǔ)設(shè)備。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述方法還包括CPU通過控制指令將所述PCIE總線Memory窗口地址與固態(tài)硬盤的邏輯存儲(chǔ)空間地址 的對(duì)應(yīng)關(guān)系，通知所述非易失性存儲(chǔ)裝置；所述非易失性存儲(chǔ)裝置還包括控制器，所述將所述數(shù)據(jù)寫入所述非易失性存儲(chǔ)裝置的 內(nèi)存中；將寫入所述非易失性存儲(chǔ)裝置的內(nèi)存中的數(shù)據(jù)，寫入到所述非易失性存儲(chǔ)介質(zhì)，包 括所述非易失性存儲(chǔ)裝置的控制器將所述數(shù)據(jù)寫入所述非易失性存儲(chǔ)裝置的內(nèi)存中；并 根據(jù)所述PCIE總線Memory窗口地址與非易失性存儲(chǔ)裝置的邏輯存儲(chǔ)空間地址的對(duì)應(yīng)關(guān) 系，以及所述非易失性存儲(chǔ)裝置的邏輯存儲(chǔ)空間地址和物理存儲(chǔ)空間地址的映射對(duì)應(yīng)關(guān) 系，將寫入所述非易失性存儲(chǔ)裝置的內(nèi)存中的數(shù)據(jù)，對(duì)應(yīng)寫入到所述非易失性存儲(chǔ)介質(zhì)。
4.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的方法，其特征在于，所述方法還包括將所述非易失性存儲(chǔ)介質(zhì)中存儲(chǔ)的數(shù)據(jù)讀取到所述非易失性存儲(chǔ)裝置的內(nèi)存中；將讀取到所述非易失性存儲(chǔ)裝置的內(nèi)存中的數(shù)據(jù)通過PCIE鏈路傳遞到用戶接口芯 片；或者，將讀取到所述非易失性存儲(chǔ)裝置的內(nèi)存中的數(shù)據(jù)通過PCIE鏈路傳遞給CPU處理。
5.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的方法，其特征在于，將所述數(shù)據(jù)寫入所述非易失性 存儲(chǔ)裝置的內(nèi)存中，包括判斷所述非易失性存儲(chǔ)裝置的內(nèi)存中是否已緩存有與用戶接口芯片輸入的數(shù)據(jù)相同 的第二數(shù)據(jù)，若沒有；則將所述用戶接口芯片輸入的數(shù)據(jù)寫入所述非易失性存儲(chǔ)裝置的內(nèi) 存；若有，則將所述第二數(shù)據(jù)作為寫入到非易失性存儲(chǔ)裝置的內(nèi)存中的所述用戶接口芯片 輸入的數(shù)據(jù)。
6.一種存儲(chǔ)陣列，其特征在于，包括中央處理器CPU、用戶接口芯片、快速外設(shè)組件互聯(lián)PCIE交換芯片以及一個(gè)或多個(gè)非 易失性存儲(chǔ)裝置；其中，PCIE交換芯片將CPU、用戶接口芯片和非易失性存儲(chǔ)裝置連接到PCIE鏈路；所述 非易失性存儲(chǔ)裝置包括內(nèi)存和非易失性存儲(chǔ)介質(zhì)；所述CPU，用于控制將從所述用戶接口芯片輸入的數(shù)據(jù)通過PCIE鏈路傳遞到所述非易失性存儲(chǔ)裝置；所述非易失性存儲(chǔ)裝置，用于將所述數(shù)據(jù)寫入所述非易失性存儲(chǔ)裝置的內(nèi)存中；將寫 入所述非易失性存儲(chǔ)裝置的內(nèi)存中的數(shù)據(jù)，寫入所述非易失性存儲(chǔ)介質(zhì)。
7.根據(jù)權(quán)利要求6所述的存儲(chǔ)陣列，其特征在于，所述非易失性存儲(chǔ)裝置為分配了 PCIE總線Memory窗口地址空間的存儲(chǔ)設(shè)備；所述CPU具體用于，控制將從用戶接口芯片輸入的數(shù)據(jù)通過PCIE鏈路寫入到所述非易 失性存儲(chǔ)裝置的PCIE總線Memory窗口地址。
8.根據(jù)權(quán)利要求7所述的存儲(chǔ)陣列，其特征在于，所述CPU還用于，通過控制信令將所述PCIE總線Memory窗口地址與非易失性存儲(chǔ)裝 置的邏輯存儲(chǔ)空間地址的對(duì)應(yīng)關(guān)系，通知所述非易失性存儲(chǔ)裝置；所述非易失性存儲(chǔ)裝置還包括控制器，所述控制器，用于將所述數(shù)據(jù)寫入所述非易失 性存儲(chǔ)裝置的內(nèi)存中；并根據(jù)所述PCIE總線Memory窗口地址與非易失性存儲(chǔ)裝置的邏輯 存儲(chǔ)空間地址的對(duì)應(yīng)關(guān)系，以及所述非易失性存儲(chǔ)裝置的邏輯存儲(chǔ)空間地址和物理存儲(chǔ)空 間地址的映射對(duì)應(yīng)關(guān)系，將寫入所述非易失性存儲(chǔ)裝置的內(nèi)存中的數(shù)據(jù)，對(duì)應(yīng)寫入到所述 非易失性存儲(chǔ)介質(zhì)。
9.根據(jù)權(quán)利要求6至8任一項(xiàng)所述的存儲(chǔ)陣列，其特征在于，所述非易失性存儲(chǔ)裝置還用于，將所述非易失性存儲(chǔ)介質(zhì)中存儲(chǔ)的數(shù)據(jù)讀取到所述非 易失性存儲(chǔ)裝置的內(nèi)存中；將讀取到所述非易失性存儲(chǔ)裝置的內(nèi)存中的數(shù)據(jù)通過PCIE鏈 路傳遞到用戶接口芯片；或者，將讀取到所述非易失性存儲(chǔ)裝置的內(nèi)存中的數(shù)據(jù)通過PCIE 鏈路傳遞給CPU處理。
10.一種存儲(chǔ)系統(tǒng)，其特征在于，包括如權(quán)利要求6至9任一項(xiàng)所述的存儲(chǔ)陣列，以及與所述存儲(chǔ)陣列的用戶接口芯片連接 的用戶端設(shè)備；其中，所述用戶端設(shè)備，用于通過所述用戶接口芯片訪問所述存儲(chǔ)陣列。
全文摘要
本發(fā)明實(shí)施例公開了存儲(chǔ)陣列和存儲(chǔ)系統(tǒng)及數(shù)據(jù)訪問方法，其中，一種存儲(chǔ)設(shè)備數(shù)據(jù)訪問方法，包括將從用戶接口芯片輸入的數(shù)據(jù)通過快速外設(shè)組件互聯(lián)PCIE鏈路傳遞到非易失性存儲(chǔ)裝置，該用戶接口芯片和該非易失性存儲(chǔ)裝置連接到PCIE鏈路，非易失性存儲(chǔ)裝置包括內(nèi)存和非易失性存儲(chǔ)介質(zhì)；將該數(shù)據(jù)寫入該非易失性存儲(chǔ)裝置的內(nèi)存中；將寫入該非易失性存儲(chǔ)裝置的內(nèi)存中的數(shù)據(jù)，寫入到該非易失性存儲(chǔ)介質(zhì)。本發(fā)明實(shí)施例提供的技術(shù)方案，有利于減少數(shù)據(jù)訪問對(duì)PCIE鏈路的占用，提升系統(tǒng)性能。
文檔編號(hào)G06F3/06GK102063274SQ201010615960
公開日2011年5月18日 申請(qǐng)日期2010年12月30日 優(yōu)先權(quán)日2010年12月30日
發(fā)明者周偉臺(tái), 楊繼濤 申請(qǐng)人:成都市華為賽門鐵克科技有限公司