專利名稱：Arinc629總線與高速智能統(tǒng)一總線的直接接口方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種總線接口方法，特別涉及一種ARINC629總線與高速智能統(tǒng)一總線的直接接口方法。
背景技術(shù)：
ARINC629總線是ARINC429總線的升級，通信速率提高到了 2Mbps，采用在線可更換單元LRU進行組網(wǎng)，采用電流耦合方式傳輸數(shù)據(jù)，成功地應(yīng)用在波音777飛機上。 ARINC629與ARINC^9相比，ARINC6^屬于自主式數(shù)字傳輸總線，支持多點發(fā)送和雙向傳輸，可識別的信息類型多，通信速度快，可聯(lián)接的設(shè)備多?；贏RINCe^實現(xiàn)多余度傳感器數(shù)據(jù)融合系統(tǒng)，與基于ARINC429的系統(tǒng)相比，極大地減少了系統(tǒng)的體積消耗。隨著航空電子系統(tǒng)的發(fā)展，系統(tǒng)的集成規(guī)模越來越大，各子系統(tǒng)的分工協(xié)作集中體現(xiàn)在總線接口通信和功能運算上，從而要求海量傳感器信息、圖像信息能夠通過高速智能統(tǒng)一總線實現(xiàn)信息的高速共享，則迫切要求傳輸速度2Mbps的ARINCe^總線與萬兆位的高速智能統(tǒng)一總線能夠?qū)崿F(xiàn)信息共享，而目前ARINCe^總線本身無法直接與高速統(tǒng)一智能總線相連接。文獻“基于PCI的ARINC629數(shù)據(jù)通信卡的設(shè)計，測控技術(shù)，2007年第沈卷第11期” 公開了一種ARINC629總線PCI總線的接口方法，該方法采用存儲轉(zhuǎn)發(fā)原理實現(xiàn)ARINC629 與PCI總線的接口。ARINCe^和PCI的數(shù)據(jù)交互需經(jīng)過單片機的轉(zhuǎn)存才可實現(xiàn)。因而該方法在實現(xiàn)了 ARINCe^總線數(shù)據(jù)接入PCI總線的同時，存在間接轉(zhuǎn)發(fā)的問題，但該方案實現(xiàn)通信的對象PCI的端口信號過多，不利于遠距離串行傳輸，仍沒有解決ARINCe^與高速智能統(tǒng)一總線的直接接口問題。

發(fā)明內(nèi)容
為了克服現(xiàn)有的ARINC629總線無法直接接入高速智能統(tǒng)一總線的問題，本發(fā)明提供一種ARINCe^總線與高速智能統(tǒng)一總線的直接接口方法。該方法采用高速串并轉(zhuǎn)換實現(xiàn)高速智能統(tǒng)一總線數(shù)據(jù)的高速串并轉(zhuǎn)換，采用低速邏輯器件配置高速智能統(tǒng)一總線協(xié)議，采用高速雙端口 SRAM進行數(shù)據(jù)緩存，采用高速監(jiān)視單元對高速雙端口 SRAM的讀寫時鐘進行智能切換，采用ARINCe^控制器的數(shù)據(jù)端口和高速智能統(tǒng)一總線的數(shù)據(jù)端口直接相接的方法與ARINC629總線直接交互數(shù)據(jù)，以此為基礎(chǔ)實現(xiàn)ARINC629與高速智能統(tǒng)一總線的直接接口。本發(fā)明解決其技術(shù)問題采用的技術(shù)方案是，一種ARINCe^總線與高速智能統(tǒng)一總線的直接接口方法，其特點包括以下步驟1)ARINC629總線數(shù)據(jù)轉(zhuǎn)化為高速智能統(tǒng)一總線數(shù)據(jù)。采用ARINC629總線收發(fā)器對ARINC629網(wǎng)絡(luò)上的信號進行電平格式調(diào)整，將 ARINC629差分信號轉(zhuǎn)化成ARINC629TTL電平信號，然后將ARINC6^接收信號輸入給 ARINC629控制器。ARINC629控制器將對ARINC629接收信號按照ARINC6^總線協(xié)議進行協(xié)議解析和數(shù)據(jù)提取，并將提取的數(shù)據(jù)通過數(shù)據(jù)端口傳遞給高速智能統(tǒng)一總線協(xié)議單元。高速智能統(tǒng)一總線協(xié)議單元對ARINC629總線接收到的數(shù)據(jù)按照預(yù)先配置的總線協(xié)議進行編碼，并將編碼后的數(shù)據(jù)以低速時鐘寫入高速雙端口 SRAM中的固定區(qū)域，并通知高速監(jiān)視單元。高速監(jiān)視單元在智能總線停止向高速雙端口 SRAM中寫數(shù)據(jù)時，首先將高速雙端口 SRAM 的讀寫時鐘切換成高速時鐘，然后觸發(fā)高速串并轉(zhuǎn)換單元讀取高速雙端口 SRAM中的數(shù)據(jù)。 高速串并轉(zhuǎn)換單元讀取數(shù)據(jù)后，對數(shù)據(jù)進行并串轉(zhuǎn)換，之后將數(shù)據(jù)耦合到光纖上直接發(fā)送。2)高速智能統(tǒng)一總線數(shù)據(jù)轉(zhuǎn)化為ARINC629總線數(shù)據(jù)。采用高速串并轉(zhuǎn)換單元對高速智能統(tǒng)一總線網(wǎng)絡(luò)上的信號進行串并轉(zhuǎn)換，然后以高速時鐘將接收到的數(shù)據(jù)寫入雙端口 SRAM中的固定區(qū)域，并通知高速監(jiān)視單元。高速監(jiān)視單元在高速串并轉(zhuǎn)換停止向高速雙端口 SRAM中寫數(shù)據(jù)時，將高速雙端口 SRAM的時鐘切換到低速時鐘，并觸發(fā)高速智能統(tǒng)一總線協(xié)議單元對數(shù)據(jù)的讀取。高速智能統(tǒng)一總線協(xié)議單元接收到觸發(fā)之后，將高速雙端口 SRAM中的數(shù)據(jù)讀出，并按照預(yù)先配置的總線協(xié)議進行數(shù)據(jù)幀解碼和有效數(shù)據(jù)提取，然后將提取的數(shù)據(jù)交付ARINCe^總線控制器。ARINCe^總線控制器首先偵聽總線狀態(tài)，在空閑時，將交付的數(shù)據(jù)按照ARINCe^總線協(xié)議編碼后傳遞給 ARINC629收發(fā)器。ARINC6^收發(fā)器對數(shù)據(jù)進行電平格式調(diào)整之后，將數(shù)據(jù)耦合到ARINC629 網(wǎng)絡(luò)上進行發(fā)送。本發(fā)明的有益效果是由于采用高速串并轉(zhuǎn)換實現(xiàn)高速智能統(tǒng)一總線數(shù)據(jù)的高速串并轉(zhuǎn)換，采用低速邏輯器件配置高速智能統(tǒng)一總線協(xié)議，采用高速雙端口 SRAM進行數(shù)據(jù)緩存，采用高速監(jiān)視單元對高速雙端口 SRAM的讀寫時鐘進行智能切換，采用ARINC629控制器的數(shù)據(jù)端口和高速智能統(tǒng)一總線的數(shù)據(jù)端口直接相接的方法與ARINC629總線直接交互數(shù)據(jù)，以此為基礎(chǔ)實現(xiàn)ARINCe^與高速智能統(tǒng)一總線的直接接口。本發(fā)明在解決其問題的同時，首先基于高速智能統(tǒng)一總線協(xié)議的靈活配置特性，實現(xiàn)了 ARINCe^與其他總線的方便互聯(lián)；再次減少了總線大規(guī)?；ヂ?lián)的總線介質(zhì)的數(shù)量；由于只在與高速智能統(tǒng)一總線相接的高速雙端口 SRAM、高速串并轉(zhuǎn)換單元、高速監(jiān)視單元采用甚高頻器件，而其余部分可采用常規(guī)器件，從而減少了系統(tǒng)的功耗、代價開銷。下面結(jié)合附圖和實施例對本發(fā)明作詳細說明。


圖1是ARINC629總線與高速智能統(tǒng)一總線的直接接口結(jié)構(gòu)圖。圖2是ARINC629總線轉(zhuǎn)高速智能統(tǒng)一總線圖。圖3是高速智能統(tǒng)總線轉(zhuǎn)ARINC629總線圖。
具體實施例方式參照圖1 3，詳細說明本發(fā)明。本發(fā)明的ARINCe^總線曼徹斯特編解碼其可采用5242300，ARINCe^總線發(fā)送器采用MT23003，ARINC629總線接收器采用MT23001，ARINC629總線終端協(xié)議采用MTM076 ； 高速雙端口 RAM采用IDT70V3079 ；高速智能統(tǒng)一總線協(xié)議單元基于低速邏輯器件實現(xiàn)，如 EP1C12系列FPGA ；高速監(jiān)視單元采用高速邏輯器件實現(xiàn)，如Hittite公司的高速邏輯器件； 高速串并轉(zhuǎn)換單元可采用BCM8152實現(xiàn)10(ibpS的數(shù)據(jù)收發(fā)速度。通過編寫ARINC6^終端協(xié)議器的配置程序、高速串并轉(zhuǎn)換單元配置程序使得ARINCe^總線和高速串并轉(zhuǎn)換單元可獨立工作；通過在高速邏輯器件內(nèi)實現(xiàn)時鐘切換單元、高速監(jiān)視單元使得雙端口 SRAM的時鐘可智能切換。本發(fā)明的實施需由以下幾個步驟完成ARINC629接入高速智能統(tǒng)一總線包括ARINC629總線接收數(shù)據(jù)，將數(shù)據(jù)交付高速智能統(tǒng)一總線的發(fā)送過程；高速智能統(tǒng)一總線接收數(shù)據(jù)，將數(shù)據(jù)交付ARINCe^總線的接收過程。a)ARINC629總線數(shù)據(jù)轉(zhuǎn)化為高速智能統(tǒng)一總線數(shù)據(jù)發(fā)送過程采用電流耦合器將ARINC629網(wǎng)絡(luò)上的數(shù)據(jù)傳遞到ARINC629總線編碼器上，對曼徹斯特編碼進行解析，將解析的TTL信息輸入到ARINCe^接收單元，對數(shù)據(jù)進行接收，將接收的數(shù)據(jù)輸入到協(xié)議單元按ARINCe^進行協(xié)議解析和數(shù)據(jù)提取，并將提取的數(shù)據(jù)通過數(shù)據(jù)端口傳遞給高速智能統(tǒng)一總線協(xié)議單元。高速智能統(tǒng)一總線協(xié)議單元對 ARINC629總線接收到的數(shù)據(jù)按照預(yù)先配置的總線協(xié)議進行編碼，并將編碼后的數(shù)據(jù)以低速時鐘寫入高速雙端口 SRAM中的固定區(qū)域，并通知高速監(jiān)視單元。高速監(jiān)視單元在智能總線停止向高速雙端口 SRAM中寫數(shù)據(jù)時，首先將高速雙端口 SRAM的讀寫時鐘切換成高速時鐘， 然后觸發(fā)高速串并轉(zhuǎn)換單元讀取高速雙端口 SRAM中的數(shù)據(jù)。高速串并轉(zhuǎn)換單元讀取數(shù)據(jù)后，對數(shù)據(jù)進行并串轉(zhuǎn)換，之后將數(shù)據(jù)耦合到光纖上直接發(fā)送。b)高速智能統(tǒng)一總線數(shù)據(jù)轉(zhuǎn)化為ARINC629總線數(shù)據(jù)采用高速串并轉(zhuǎn)換單元對高速智能統(tǒng)一總線網(wǎng)絡(luò)上的信號進行串并轉(zhuǎn)換，然后以高速時鐘將接收到的數(shù)據(jù)寫入雙端口 SRAM中的固定區(qū)域，并通知高速監(jiān)視單元。高速監(jiān)視單元在高速串并轉(zhuǎn)換停止向高速雙端口 SRAM中寫數(shù)據(jù)時，將高速雙端口 SRAM的時鐘切換到低速時鐘，并觸發(fā)高速智能統(tǒng)一總線協(xié)議單元對數(shù)據(jù)的讀取。高速智能統(tǒng)一總線協(xié)議單元接收到觸發(fā)之后，將高速雙端口 SRAM中的數(shù)據(jù)讀出，并按照預(yù)先配置的總線協(xié)議進行數(shù)據(jù)幀解碼和有效數(shù)據(jù)提取，然后將提取的數(shù)據(jù)交付ARINCe^總線控制器。ARINCe^總線控制器首先偵聽總線狀態(tài)，在空閑時，將交付的數(shù)據(jù)按照ARINCe^總線協(xié)議編碼后傳遞給 ARINC629收發(fā)器。ARINC629驅(qū)動器對數(shù)據(jù)進行電平格式調(diào)整之后，將數(shù)據(jù)耦合到ARINC629 網(wǎng)絡(luò)上進行發(fā)送。本發(fā)明在解決其問題的同時，首先基于高速智能統(tǒng)一總線協(xié)議的靈活配置特性， 實現(xiàn)了 ARINCe^與其他總線的方便互聯(lián)；再次將多種總線介質(zhì)合并成為一束光纖，減少了總線大規(guī)?；ヂ?lián)的總線介質(zhì)的數(shù)量；再次由于只在與高速智能統(tǒng)一總線相接的高速雙端口 SRAM、高速串并轉(zhuǎn)換單元、高速監(jiān)視單元采用甚高頻器件，而其余部分可采用常規(guī)器件，從而減少了系統(tǒng)的功耗、代價開銷。
權(quán)利要求
1. 一種ARINC629總線與高速智能統(tǒng)一總線的直接接口方法，其特征在于包括以下步驟(a)采用電流耦合器將ARINC6^網(wǎng)絡(luò)上的數(shù)據(jù)傳遞到ARINCe^總線編碼器上，對曼徹斯特編碼進行解析，將解析的TTL信息輸入到ARINC629接收單元，對數(shù)據(jù)進行接收，將接收的數(shù)據(jù)輸入到協(xié)議單元按ARINCe^進行協(xié)議解析和數(shù)據(jù)提取，并將提取的數(shù)據(jù)通過數(shù)據(jù)端口傳遞給高速智能統(tǒng)一總線協(xié)議單元；高速智能統(tǒng)一總線協(xié)議單元對ARINCe^總線接收到的數(shù)據(jù)按照預(yù)先配置的總線協(xié)議進行編碼，并將編碼后的數(shù)據(jù)以低速時鐘寫入高速雙端口 SRAM中的固定區(qū)域，并通知高速監(jiān)視單元；高速監(jiān)視單元在智能總線停止向高速雙端口 SRAM中寫數(shù)據(jù)時，首先將高速雙端口 SRAM的讀寫時鐘切換成高速時鐘，然后觸發(fā)高速串并轉(zhuǎn)換單元讀取高速雙端口 SRAM中的數(shù)據(jù)；高速串并轉(zhuǎn)換單元讀取數(shù)據(jù)后，對數(shù)據(jù)進行并串轉(zhuǎn)換，之后將數(shù)據(jù)耦合到光纖上直接發(fā)送；(b)采用高速串并轉(zhuǎn)換單元對高速智能統(tǒng)一總線網(wǎng)絡(luò)上的信號進行串并轉(zhuǎn)換，然后以高速時鐘將接收到的數(shù)據(jù)寫入雙端口 SRAM中的固定區(qū)域，并通知高速監(jiān)視單元；高速監(jiān)視單元在高速串并轉(zhuǎn)換停止向高速雙端口 SRAM中寫數(shù)據(jù)時，將高速雙端口 SRAM的時鐘切換到低速時鐘，并觸發(fā)高速智能統(tǒng)一總線協(xié)議單元對數(shù)據(jù)的讀?。桓咚僦悄芙y(tǒng)一總線協(xié)議單元接收到觸發(fā)之后，將高速雙端口 SRAM中的數(shù)據(jù)讀出，并按照預(yù)先配置的總線協(xié)議進行數(shù)據(jù)幀解碼和有效數(shù)據(jù)提取，然后將提取的數(shù)據(jù)交付ARINCe^總線控制器；ARINCe^總線控制器首先偵聽總線狀態(tài)，在空閑時，將交付的數(shù)據(jù)按照ARINCe^總線協(xié)議編碼后傳遞給 ARINC629收發(fā)器；ARINC6^驅(qū)動器對數(shù)據(jù)進行電平格式調(diào)整之后，將數(shù)據(jù)耦合到ARINC629 網(wǎng)絡(luò)上進行發(fā)送。
全文摘要
本發(fā)明公開了一種ARINC629總線與高速智能統(tǒng)一總線的直接接口方法，用于解決現(xiàn)有的ARINC629總線無法直接接入高速智能統(tǒng)一總線的技術(shù)問題。技術(shù)方案是采用高速串并轉(zhuǎn)換實現(xiàn)高速智能統(tǒng)一總線數(shù)據(jù)的高速串并轉(zhuǎn)換，采用低速邏輯器件配置高速智能統(tǒng)一總線協(xié)議，采用高速雙端口SRAM進行數(shù)據(jù)緩存，采用高速監(jiān)視單元對高速雙端口SRAM的讀寫時鐘進行智能切換，采用ARINC629控制器的數(shù)據(jù)端口和高速智能統(tǒng)一總線的數(shù)據(jù)端口直接相接的方法與ARINC629總線直接交互數(shù)據(jù)，以此為基礎(chǔ)實現(xiàn)ARINC629與高速智能統(tǒng)一總線的直接接口。同時，實現(xiàn)了ARINC629總線方便靈活地與其他總線之間的互聯(lián)，減少了系統(tǒng)互聯(lián)的總線介質(zhì)數(shù)量和系統(tǒng)功耗。
文檔編號G06F13/40GK102169471SQ20101057804
公開日2011年8月31日 申請日期2010年12月2日 優(yōu)先權(quán)日2010年12月2日
發(fā)明者史忠科, 賀瑩, 辛琪 申請人:西北工業(yè)大學(xué)