專利名稱：Usb1.1總線與高速智能統(tǒng)一總線的接口方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種總線接口方法，特別涉及一種USB1.1總線與高速智能統(tǒng)一總線 的接口方法。
背景技術(shù)：
通用串行總線(USB)是一種快速、靈活的串行通信標準，它具有傳輸速率高、 方便易用、價格低廉、易于擴展、可靠性高、功耗小的特點；USB技術(shù)從USB1.1發(fā)展到 USB2.0，再到最近出現(xiàn)的USB3.0，其傳輸速率越來越高，應(yīng)用領(lǐng)域越來越多。雖然現(xiàn)在 USB1.1總線已經(jīng)越來越少的被使用，但是作為一種曾經(jīng)普遍使用的串行總線標準，其在 實時數(shù)據(jù)采集，工業(yè)現(xiàn)場控制等領(lǐng)域仍具有廣泛的應(yīng)用。因此，仍然迫切要求建立最高 傳輸速率12Mbps的USB1.1總線與萬兆位的高速智能統(tǒng)一總線的數(shù)據(jù)傳輸接口，實現(xiàn)兩 者信息的共享，而目前USB1.1總線本身無法直接與高速統(tǒng)一智能總線相連接。
參照圖7。文獻“基于LPC2^2的CAN總線USB接口適配器的設(shè)計，化工自 動化及儀表，2007，第34卷第4期，p49-52”公開了一種CAN總線與USB1.1總線的 接口方法。該方法在設(shè)計時利用了 LPC2292自帶的CAN控制器，并將符合USB1.1協(xié) 議的PDIUSBD12芯片當作LPC2292的一片外部RAM芯片來進行訪問；PDIUSBD12的 數(shù)據(jù)和地址總線分別與LPC2292的數(shù)據(jù)和地址總線相連。在設(shè)計時，LPC2292通過調(diào)用 PDIUSBD12硬件驅(qū)動層的功能函數(shù)實現(xiàn)USB接口控制驅(qū)動，并提供給USB1.1協(xié)議層和 USB應(yīng)用層使用，通過調(diào)用中斷服務(wù)程序?qū)崿F(xiàn)與USB控制器數(shù)據(jù)發(fā)送和接收的交互。微 控制器在接收時，將USB總線送來的數(shù)據(jù)轉(zhuǎn)換為符合CAN發(fā)送幀格式的數(shù)據(jù)，通過調(diào)用 CAN發(fā)送數(shù)據(jù)函數(shù)將該數(shù)據(jù)從CAN控制器轉(zhuǎn)發(fā)；當CAN控制器將緩沖區(qū)內(nèi)的數(shù)據(jù)發(fā)送 完畢后，返回發(fā)送成功的狀態(tài)。發(fā)送時，LPC2292接收來自CAN總線的數(shù)據(jù)，并將數(shù)據(jù) 轉(zhuǎn)換為符合USB發(fā)送幀格式的數(shù)據(jù)，將該數(shù)據(jù)通過PDIUSBD12進行轉(zhuǎn)發(fā)。該設(shè)計解決 了 USB1.1總線與CAN總線的雙向通信，但是由于CAN的通信速率較低，USB1.1總線 與其互聯(lián)時其數(shù)據(jù)傳輸速率也必定較低；另外，該設(shè)計只實現(xiàn)了 USB1.1總線與CAN — 種總線形式的互聯(lián)，當與其他總線形式進行連接時仍會由于傳輸介質(zhì)和速度的差異而難 以實現(xiàn)數(shù)據(jù)交互，因此仍然沒有解決USB1.1總線與其他總線形式自動互聯(lián)的問題。發(fā)明內(nèi)容
為了克服現(xiàn)有的USB1.1總線與其他總線互聯(lián)時速率低的不足，本發(fā)明提供一種 USB1.1總線與高速智能統(tǒng)一總線的接口方法，通過設(shè)計USB控制器實現(xiàn)對USB標準的 解析，正確完整的接收USB1.1總線上的有效數(shù)據(jù)，通過高速收發(fā)器SerDes利用光纖通道 實現(xiàn)對智能總線數(shù)據(jù)的高速收發(fā)；通過高速緩沖存儲器實現(xiàn)雙向數(shù)據(jù)的緩沖存儲；通過 時鐘控制模塊實現(xiàn)不同速率總線的時鐘切換，可以實現(xiàn)兩種總線數(shù)據(jù)的高速可靠有效傳 輸。
本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案一種USB1.1總線與高速智能統(tǒng)一總線的接口方法，其特點是包括以下步驟
(a)以存儲轉(zhuǎn)發(fā)機制為基礎(chǔ)，通過緩沖區(qū)的讀寫時鐘切換實現(xiàn)兩種不同傳輸速率 總線的互聯(lián)。在高速邏輯陣列內(nèi)部開辟收發(fā)緩存，根據(jù)數(shù)據(jù)來源自動切換收發(fā)緩存的讀 寫時鐘；通過設(shè)置不同優(yōu)先級對USB 1.1和高速智能總線資源進行管理，規(guī)定從總線接 收數(shù)據(jù)的優(yōu)先級高于寫數(shù)據(jù)的優(yōu)先級，當USB1.1總線有數(shù)據(jù)到達時，總線調(diào)度器中狀 態(tài)寄存器USB1.1標志位置位，屏蔽對該端總線的發(fā)送數(shù)據(jù)請求；此時，從高速收發(fā)器 SerDes接收到的數(shù)據(jù)將全部存入USB1.1發(fā)送緩沖區(qū)，USB1.1總線空閑，標志位清零。
(b)USBl.l單元向智能總線發(fā)送時，通過智能總線編碼單元將本部件地址及待 發(fā)送的信號按照總線編碼規(guī)則進行編碼，然后在低頻同步信號控制下將發(fā)送信息送入雙 向存貯器等待發(fā)送；接收到向總線發(fā)送指令后通過選擇開關(guān)關(guān)閉低頻同步信號而開通高 頻同步信號，通過數(shù)據(jù)并轉(zhuǎn)串及控制向智能總線發(fā)送地址和信號。
(c)USB1.1單元通過高速邏輯陣列連續(xù)自動接收并判斷來自智能總線的允許發(fā) 送信號和來至其它單元的地址信號，以判定向總線發(fā)送信號或者從總線讀取USB1.1所需 的信息；若向總線發(fā)送信號，則按照步驟(b)的流程發(fā)送；若需要讀取總線信號，則在 總線同步信號控制下寫入雙向存貯器，保存所需總線信號；接收完后，通過選擇開關(guān)關(guān) 閉總線同步信號而開通低頻同步信號，將讀取的總線信號送入智能解碼單元進行解碼， 存貯數(shù)據(jù)以備使用。
(d)設(shè)計幀格式實現(xiàn)總線ID識別、數(shù)據(jù)路由、屏蔽接收。
(e)采用大容量雙端口高速存儲器以避免高速智能總線向USB1.1總線傳輸數(shù)據(jù) 量大數(shù)據(jù)丟失的情況，并實現(xiàn)對存儲器的讀寫雙工操作；高速邏輯陣列內(nèi)部模塊采用并 行塊、流水線設(shè)計，使得USB1.1總線與智能總線的數(shù)據(jù)傳輸?shù)难訒r最小化。
本發(fā)明的有益效果是實現(xiàn)了 USB1.1總線與智能總線的接口，通過智能總線接 口可以實現(xiàn)USB1.1總線與其他總線形式的有效可靠互聯(lián)；采用時鐘切換和數(shù)據(jù)接收發(fā)送 的優(yōu)先級設(shè)置，并充分利用了高速邏輯陣列并行性可重構(gòu)性的特點，實現(xiàn)了低速USB1.1 總線和高速智能總線的雙向數(shù)據(jù)交互，提高了 USB1.1總線的數(shù)據(jù)傳輸速度；只是在與總 線相接的存貯單元、并轉(zhuǎn)串、選擇開關(guān)和高速邏輯陣列使用甚高頻器件，而其余部分只 需要能滿足本單元要求的器件即可，從而降低了對接口硬件性能的要求，增加了數(shù)據(jù)傳 輸?shù)目煽慷?，并且降低了成本?br> 下面結(jié)合附圖和實施例對本發(fā)明作詳細說明。


圖1是本發(fā)明USB1.1總線與智能總線接口圖。
圖2是本發(fā)明總線仲裁機構(gòu)通信控制圖。
圖3是本發(fā)明雙端總線雙向通信的狀態(tài)機原理圖。
圖4是本發(fā)明USB1.1數(shù)據(jù)發(fā)送流程圖。
圖5是本發(fā)明USB1.1數(shù)據(jù)接收流程圖。
圖6是本發(fā)明智能總線數(shù)據(jù)幀格式圖。
圖7是現(xiàn)有技術(shù)的USB1.1總線數(shù)據(jù)傳輸接口轉(zhuǎn)換圖。
具體實施方式
參照圖1 6，詳細說明本發(fā)明。
本實施例為一種USB1.1總線與智能總線的接口方法，實現(xiàn)了 USB1.1設(shè)備通過 高速智能總線進行高速光纖發(fā)送和高速光纖數(shù)據(jù)基于USB1.1總線進行數(shù)據(jù)接收。本實施 例的硬件結(jié)構(gòu)包括USB1.1總線控制器、智能總線控制器、中央總線仲裁控制器和高速大容量存儲器。
本實施例中兩種總線的調(diào)度和接口控制主要在高速邏輯陣列FPGA中完成， FPGA采用美國Altera公司的Cyclone系列的EPlC12芯片。該芯片密集度達12060個 LE單元，完全能夠滿足圖像處理算法和系統(tǒng)邏輯控制的需要；169個用戶可用I/O端口 滿足系統(tǒng)實現(xiàn)圖像采集和存儲的多個芯片連接要求。USB1.1接口控制采用PHILIPS公司 的PDIUSBD12芯片，該芯片符合USB1.1規(guī)范，內(nèi)部集成了 SIE、FIFO存儲器，可完全 自動完成DMA操作；高速收發(fā)器SerDes采用BCM8152，可實現(xiàn)IOGbps的數(shù)據(jù)收發(fā)速 度；高速雙口 RAM采用型號為IDT70V3079的芯片，其讀寫速度最快可達到如s ； FPGA 主要進行數(shù)據(jù)的雙向緩沖和調(diào)度、總線仲裁和時鐘切換的工作，以實現(xiàn)兩種總線的雙工 通信，最大化利用總線的通信能力并避免數(shù)據(jù)的丟失。
USB1.1總線的傳輸速率低于高速智能總線，從USB1.1發(fā)送的數(shù)據(jù)，首先在 高速緩沖區(qū)中緩存，當緩沖到一定量時，總線調(diào)度器向高速智能總線發(fā)送請求數(shù)據(jù)發(fā)送 信號，并分配發(fā)送數(shù)據(jù)的時間片，同時控制時鐘切換模塊切換存儲器同步時鐘；此時， 高速智能總線控制器發(fā)出讀緩沖區(qū)信號，并對從緩沖區(qū)讀取的信號以智能總線數(shù)據(jù)幀編 碼，編碼后數(shù)據(jù)幀投遞到高速收發(fā)器SerDes的發(fā)送緩存，并在時鐘沿到來時高速發(fā)送出 去。經(jīng)光纖通道傳入高速收發(fā)器SerDes的數(shù)據(jù)，同樣在智能總線接收緩沖區(qū)中緩存， 總線調(diào)度器檢測到有數(shù)據(jù)到達時進行總線仲裁，當USB1.1總線空閑時立即向其發(fā)送請求 發(fā)送信號，分配發(fā)送數(shù)據(jù)的時間片，同時控制時鐘切換模塊將存儲器讀寫切換到低速模 式；此時，USB1.1控制器發(fā)出讀緩沖區(qū)信號，讀出的數(shù)據(jù)經(jīng)過USB1.1編碼后發(fā)出。
本實例在總線管理上采用基于優(yōu)先級的控制管理的方法。當緩沖區(qū)中有數(shù)據(jù)等 待發(fā)送，同時也有數(shù)據(jù)到達，此時總線仲裁機構(gòu)讓數(shù)據(jù)發(fā)送進入等待狀態(tài)，讓出總線進 行數(shù)據(jù)的接收工作，當接收完畢后喚醒數(shù)據(jù)發(fā)送進程，恢復(fù)數(shù)據(jù)的發(fā)送。
USB1.1總線與智能總線的接口的實現(xiàn)，使得每個掛接在智能總線上低速總線獨 享該總線最大帶寬?；诒緦嵤├蓪崿F(xiàn)USB1.1總線與其他總線的互聯(lián)，且總線數(shù)據(jù)的 路由具有智能性。智能總線上具有多個低速總線接口，因此基于智能總線實現(xiàn)的USB1.1 與其他總線的互聯(lián)具有體積小、成本低、功耗小，傳輸高速可靠等優(yōu)點。
權(quán)利要求
1. 一種USB1.1總線與高速智能統(tǒng)一總線的接口方法，其特征在于包括以下步驟(a)以存儲轉(zhuǎn)發(fā)機制為基礎(chǔ)，通過緩沖區(qū)的讀寫時鐘切換實現(xiàn)兩種不同傳輸速率總線 的互聯(lián)；在高速邏輯陣列內(nèi)部開辟收發(fā)緩存，根據(jù)數(shù)據(jù)來源自動切換收發(fā)緩存的讀寫時 鐘；通過設(shè)置不同優(yōu)先級對USB 1.1和高速智能總線資源進行管理，規(guī)定從總線接收數(shù) 據(jù)的優(yōu)先級高于寫數(shù)據(jù)的優(yōu)先級，當USB1.1總線有數(shù)據(jù)到達時，總線調(diào)度器中狀態(tài)寄存 器USB1.1標志位置位，屏蔽對該端總線的發(fā)送數(shù)據(jù)請求；此時，從高速收發(fā)器SerDes接 收到的數(shù)據(jù)將全部存入USB1.1發(fā)送緩沖區(qū)，USB1.1總線空閑，標志位清零；(b)USB1.1單元向智能總線發(fā)送時，通過智能總線編碼單元將本部件地址及待發(fā)送 的信號按照總線編碼規(guī)則進行編碼，然后在低頻同步信號控制下將發(fā)送信息送入雙向存 貯器等待發(fā)送；接收到向總線發(fā)送指令后通過選擇開關(guān)關(guān)閉低頻同步信號而開通高頻同 步信號，通過數(shù)據(jù)并轉(zhuǎn)串及控制向智能總線發(fā)送地址和信號；(c)USB1.1單元通過高速邏輯陣列連續(xù)自動接收并判斷來自智能總線的允許發(fā)送信 號和來至其它單元的地址信號，以判定向總線發(fā)送信號或者從總線讀取USB1.1所需的信 息；若向總線發(fā)送信號，則按照步驟(b)的流程發(fā)送；若需要讀取總線信號，則在總線 同步信號控制下寫入雙向存貯器，保存所需總線信號；接收完后，通過選擇開關(guān)關(guān)閉總 線同步信號而開通低頻同步信號，將讀取的總線信號送入智能解碼單元進行解碼，存貯 數(shù)據(jù)以備使用；(d)設(shè)計幀格式實現(xiàn)總線ID識別、數(shù)據(jù)路由、屏蔽接收；(e)采用大容量雙端口高速存儲器以避免高速智能總線向USB1.1總線傳輸數(shù)據(jù)量 大數(shù)據(jù)丟失的情況，并實現(xiàn)對存儲器的讀寫雙工操作；高速邏輯陣列內(nèi)部模塊采用并行 塊、流水線設(shè)計，使得USB1.1總線與智能總線的數(shù)據(jù)傳輸?shù)难訒r最小化。
全文摘要
本發(fā)明公開了一種USB1.1總線與高速智能統(tǒng)一總線的接口方法，用于解決現(xiàn)有的USB1.1總線與其他總線互聯(lián)時速率低的技術(shù)問題。技術(shù)方案是通過設(shè)計USB控制器實現(xiàn)對USB標準的解析，正確完整的接收USB1.1總線上的有效數(shù)據(jù)，通過高速收發(fā)器SerDes利用光纖通道實現(xiàn)對智能總線數(shù)據(jù)的高速收發(fā)；通過高速緩沖存儲器實現(xiàn)雙向數(shù)據(jù)的緩沖存儲；通過時鐘控制模塊實現(xiàn)不同速率總線的時鐘切換，實現(xiàn)了兩種總線數(shù)據(jù)的高速可靠有效傳輸。
文檔編號G06F13/38GK102023946SQ20101057795
公開日2011年4月20日 申請日期2010年12月2日 優(yōu)先權(quán)日2010年12月2日
發(fā)明者史忠科, 王闖, 賀瑩 申請人:西北工業(yè)大學(xué)