專利名稱：Usb3.0總線與高速智能統(tǒng)一總線的直接接口方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種總線接口方法，特別涉及一種USB3.0總線與高速智能統(tǒng)一總線 的直接接口方法。
背景技術(shù)：
USB 接口技術(shù)在經(jīng)過了 USB1.0 版、USB1.1 版、USB2.0 版后，2008 年 USB3.0 組織發(fā)布了 USB3.0正式標(biāo)準(zhǔn)白皮書。USB3.0版在以往幾個版本的基礎(chǔ)上，提出了更為 先進(jìn)的標(biāo)準(zhǔn)和更為廣泛的應(yīng)用領(lǐng)域。USB3.0技術(shù)的目標(biāo)是采用與現(xiàn)有USB相同的架構(gòu) 設(shè)計實現(xiàn)比目前的USB2.0接口快10倍以上的傳輸速度(其傳輸速率可達(dá)5Gbps)，并兼 具傳統(tǒng)USB技術(shù)的易用性和即插即用功能。新標(biāo)準(zhǔn)對USB3.0規(guī)格進(jìn)行優(yōu)化以實現(xiàn)更低 的能耗和更高的協(xié)議效率，并能支持銅和光纖兩種線纜。使用光纖連接的速度可以達(dá)到 USB2.0的20倍甚至30倍，其應(yīng)用領(lǐng)域包括個人計算機、消費及移動類產(chǎn)品的快速同步 即時傳輸。
隨著航空電子系統(tǒng)的發(fā)展，系統(tǒng)的集成規(guī)模越來越大，各子系統(tǒng)的分工協(xié)作集 中體現(xiàn)在總線接口通信和功能運算上，從而要求海量傳感器信息、圖像信息能夠通過高 速智能統(tǒng)一總線實現(xiàn)信息的高速共享，則迫切要求USB3.0總線與萬兆位的高速智能統(tǒng)一 總線能夠?qū)崿F(xiàn)信息共享，而目前USB3.0總線本身無法直接與高速統(tǒng)一智能總線相連接。
公開發(fā)表的文獻(xiàn)中，沒有文獻(xiàn)對USB3.0總線與其他總線形式的接口轉(zhuǎn)換方法進(jìn) 行研究。根據(jù)USB協(xié)議，USB3.0設(shè)備可以后向兼容USB1.0、USB1.1和USB2.0標(biāo)準(zhǔn)， 雖然可以將USB3.0協(xié)議的數(shù)據(jù)流轉(zhuǎn)換成USB2.0標(biāo)準(zhǔn)，再通過USB2.0總線與其他總線形 式的接口間接實現(xiàn)USB3.0接口的轉(zhuǎn)換，但是這樣USB3.0傳輸速度的優(yōu)勢將大大削弱， 而且數(shù)據(jù)周轉(zhuǎn)次數(shù)的增多必定降低傳輸?shù)目煽啃院屯暾?；若強制性統(tǒng)一傳輸介質(zhì)，將 會導(dǎo)致信號的信噪比的衰弱，惡化信息的共享。發(fā)明內(nèi)容
為了克服現(xiàn)有的USB3.0總線與其他總線傳輸速率低的不足，本發(fā)明提出了 一種USB3.0總線與高速智能統(tǒng)一總線的直接接口方法，通過設(shè)計USB3.0控制器實現(xiàn) 對USB3.0標(biāo)準(zhǔn)的解析，正確完整的接收USB3.0總線上的有效數(shù)據(jù)，通過高速收發(fā)器 SerDes利用光纖通道實現(xiàn)對智能總線數(shù)據(jù)的高速收發(fā)；通過高速緩沖存儲器實現(xiàn)雙向數(shù) 據(jù)的緩沖存儲；通過時鐘控制模塊實現(xiàn)不同速率總線的時鐘切換，可以實現(xiàn)兩種總線數(shù) 據(jù)的高速可靠有效傳輸。
本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案一種USB3.0總線與高速智能統(tǒng)一總 線的直接接口方法，其特點是包括以下步驟
(a)以存儲轉(zhuǎn)發(fā)機制為基礎(chǔ)，通過緩沖區(qū)的讀寫時鐘切換實現(xiàn)兩種不同傳輸速率 總線的互聯(lián)。在高速邏輯陣列內(nèi)部開辟收發(fā)緩存，根據(jù)數(shù)據(jù)來源自動切換收發(fā)緩存的讀 寫時鐘；通過設(shè)置不同優(yōu)先級對USB 3.0和高速智能總線資源進(jìn)行管理，規(guī)定從總線接收數(shù)據(jù)的優(yōu)先級高于寫數(shù)據(jù)的優(yōu)先級，當(dāng)USB3.0總線有數(shù)據(jù)到達(dá)時，總線調(diào)度器中狀 態(tài)寄存器USB3.0標(biāo)志位置位，屏蔽對該端總線的發(fā)送數(shù)據(jù)請求；此時，從高速收發(fā)器 SerDes接收到的數(shù)據(jù)將全部存入USB3.0發(fā)送緩沖區(qū)，USB3.0總線空閑，標(biāo)志位清零。 反之亦然。從而有效避免了總線沖突和數(shù)據(jù)丟失現(xiàn)象的發(fā)生。
(b)USB3.0單元向智能總線發(fā)送時，通過智能總線編碼單元將本部件地址及待 發(fā)送的信號按照總線編碼規(guī)則進(jìn)行編碼，然后在低頻同步信號控制下將發(fā)送信息送入雙 向存貯器等待發(fā)送；接收到向總線發(fā)送指令后通過選擇開關(guān)關(guān)閉低頻同步信號而開通高 頻同步信號，通過數(shù)據(jù)并轉(zhuǎn)串及控制向智能總線發(fā)送地址和信號。
(c)USB3.0單元通過高速邏輯陣列連續(xù)自動接收并判斷來自智能總線的允許發(fā) 送信號和來至其它單元的地址信號，以判定向總線發(fā)送信號或者從總線讀取USB3.0所需 的信息；若向總線發(fā)送信號，則按照(b)的流程發(fā)送；若需要讀取總線信號，則在總線 同步信號控制下寫入雙向存貯器，保存所需總線信號；接收完后，通過選擇開關(guān)關(guān)閉總 線同步信號而開通低頻同步信號，將讀取的總線信號送入智能解碼單元進(jìn)行解碼，存貯 數(shù)據(jù)以備使用。
(d)設(shè)計幀格式實現(xiàn)總線ID識別、數(shù)據(jù)路由、屏蔽接收。
(e)采用大容量雙端口高速存儲器以避免高速智能總線向USB3.0總線傳輸數(shù)據(jù) 量大數(shù)據(jù)丟失的情況，并實現(xiàn)對存儲器的讀寫雙工操作；高速邏輯陣列內(nèi)部模塊采用并 行塊、流水線設(shè)計，使得USB3.0總線與智能總線的數(shù)據(jù)傳輸?shù)难訒r最小化。
本發(fā)明的有益效果是實現(xiàn)了 USB3.0總線與智能總線的接口，通過智能總線接 口可以實現(xiàn)USB3.0總線與其他總線形式的有效可靠互聯(lián)；采用時鐘切換和數(shù)據(jù)接收發(fā)送 的優(yōu)先級設(shè)置，并充分利用了高速邏輯陣列并行性可重構(gòu)性的特點，實現(xiàn)了低速USB3.0 總線和高速智能總線的雙向數(shù)據(jù)交互，提高了 USB3.0總線的數(shù)據(jù)傳輸速度；只是在與總 線相接的存貯單元、并轉(zhuǎn)串、選擇開關(guān)和高速邏輯陣列使用甚高頻器件，而其余部分只 需要能滿足本單元要求的器件即可，從而降低了對接口硬件性能的要求，增加了數(shù)據(jù)傳 輸?shù)目煽慷?，并且降低了成本?br> 下面結(jié)合附圖和實施例對本發(fā)明作詳細(xì)說明。


圖1是本發(fā)明USB3.0總線與高速智能統(tǒng)一總線的直接接口方法接口圖。
圖2是本發(fā)明總線仲裁機構(gòu)通信控制圖。
圖3是本發(fā)明雙端總線雙向通信的狀態(tài)機原理圖。
圖4是本發(fā)明USB3.0數(shù)據(jù)發(fā)送流程圖。
圖5是本發(fā)明USB3.0數(shù)據(jù)接收流程圖。
圖6是本發(fā)明智能總線數(shù)據(jù)幀格式圖。
具體實施方式
參照圖1 6，詳細(xì)說明本發(fā)明。
本發(fā)明為一種USB3.0總線與智能總線的接口方法，實現(xiàn)了 USB3.0設(shè)備通過高 速智能總線進(jìn)行高速光纖發(fā)送和高速光纖數(shù)據(jù)基于USB3.0總線進(jìn)行數(shù)據(jù)接收。本發(fā)明的硬件結(jié)構(gòu)包括USB3.0總線控制器、智能總線控制器、中央總線仲裁控制器和高速大容量 存儲器。
本實施例中兩種總線的調(diào)度和接口控制主要在高速邏輯陣列FPGA中完成， FPGA采用美國Altera公司的Cyclone系列的EP1C12芯片。該芯片密集度達(dá)12060個LE 單元，完全能夠滿足圖像處理算法和系統(tǒng)邏輯控制的需要；169個用戶可用I/O端口滿足 系統(tǒng)實現(xiàn)圖像采集和存儲的多個芯片連接要求。USB3.0協(xié)議解碼與數(shù)據(jù)幀封裝采用NEC 公司的UPD720200芯片，該芯片為全球首顆USB3.0主控芯片；高速收發(fā)器SerDes采用 BCM8152，可達(dá)到萬兆位的數(shù)據(jù)收發(fā)速度；高速雙口 RAM采用型號為IDT70V3079的芯 片，其讀寫速度最快可達(dá)到4ns。FPGA主要進(jìn)行數(shù)據(jù)的雙向緩沖和調(diào)度、總線仲裁和時 鐘切換的工作，以實現(xiàn)兩種總線的雙工通信，最大化利用總線的通信能力并避免數(shù)據(jù)的 丟失。
USB3.0總線的傳輸速率低于高速智能總線，從USB3.0發(fā)送的數(shù)據(jù)，首先在 高速緩沖區(qū)中緩存，當(dāng)緩沖到一定量時，總線調(diào)度器向高速智能總線發(fā)送請求數(shù)據(jù)發(fā)送 信號，并分配發(fā)送數(shù)據(jù)的時間片，同時控制時鐘切換模塊切換存儲器同步時鐘；此時， 高速智能總線控制器發(fā)出讀緩沖區(qū)信號，并對從緩沖區(qū)讀取的信號以智能總線數(shù)據(jù)幀編 碼，編碼后數(shù)據(jù)幀投遞到高速收發(fā)器SerDes的發(fā)送緩存，并在時鐘沿到來時高速發(fā)送出 去。經(jīng)光纖通道傳入高速收發(fā)器SerDes的數(shù)據(jù)，同樣在智能總線接收緩沖區(qū)中緩存， 總線調(diào)度器檢測到有數(shù)據(jù)到達(dá)時進(jìn)行總線仲裁，當(dāng)USB3.0總線空閑時立即向其發(fā)送請求 發(fā)送信號，分配發(fā)送數(shù)據(jù)的時間片，同時控制時鐘切換模塊將存儲器讀寫切換到低速模 式；此時，USB3.0控制器發(fā)出讀緩沖區(qū)信號，讀出的數(shù)據(jù)經(jīng)過USB3.0編碼后發(fā)出。
本實例在總線管理上采用基于優(yōu)先級的控制管理的方法。當(dāng)緩沖區(qū)中有數(shù)據(jù)等 待發(fā)送，同時也有數(shù)據(jù)到達(dá)，此時總線仲裁機構(gòu)讓數(shù)據(jù)發(fā)送進(jìn)入等待狀態(tài)，讓出總線進(jìn) 行數(shù)據(jù)的接收工作，當(dāng)接收完畢后喚醒數(shù)據(jù)發(fā)送進(jìn)程，恢復(fù)數(shù)據(jù)的發(fā)送。
USB3.0總線與智能總線的接口的實現(xiàn)，使得每個掛接在智能總線上低速總線獨 享該總線最大帶寬?；诒景l(fā)明可實現(xiàn)USB3.0總線與其他總線的互聯(lián)，且總線數(shù)據(jù)的路 由具有智能性。智能總線上具有多個低速總線接口，因此基于智能總線實現(xiàn)的USB3.0與 其他總線的互聯(lián)具有體積小、成本低、功耗小，傳輸高速可靠等優(yōu)點。
權(quán)利要求
1. 一種USB3.0總線與高速智能統(tǒng)一總線的直接接口方法，其特征在于包括以下步驟(a)以存儲轉(zhuǎn)發(fā)機制為基礎(chǔ)，通過緩沖區(qū)的讀寫時鐘切換實現(xiàn)兩種不同傳輸速率總線 的互聯(lián)；在高速邏輯陣列內(nèi)部開辟收發(fā)緩存，根據(jù)數(shù)據(jù)來源自動切換收發(fā)緩存的讀寫時 鐘；通過設(shè)置不同優(yōu)先級對USB 3.0和高速智能總線資源進(jìn)行管理，規(guī)定從總線接收數(shù) 據(jù)的優(yōu)先級高于寫數(shù)據(jù)的優(yōu)先級，當(dāng)USB3.0總線有數(shù)據(jù)到達(dá)時，總線調(diào)度器中狀態(tài)寄存 器USB3.0標(biāo)志位置位，屏蔽對該端總線的發(fā)送數(shù)據(jù)請求；此時，從高速收發(fā)器SerDes 接收到的數(shù)據(jù)將全部存入USB3.0發(fā)送緩沖區(qū)，USB3.0總線空閑，標(biāo)志位清零；反之亦 然；從而有效避免了總線沖突和數(shù)據(jù)丟失現(xiàn)象的發(fā)生；(b)USB3.0單元向智能總線發(fā)送時，通過智能總線編碼單元將本部件地址及待發(fā)送 的信號按照總線編碼規(guī)則進(jìn)行編碼，然后在低頻同步信號控制下將發(fā)送信息送入雙向存 貯器等待發(fā)送；接收到向總線發(fā)送指令后通過選擇開關(guān)關(guān)閉低頻同步信號而開通高頻同 步信號，通過數(shù)據(jù)并轉(zhuǎn)串及控制向智能總線發(fā)送地址和信號；(c)USB3.0單元通過高速邏輯陣列連續(xù)自動接收并判斷來自智能總線的允許發(fā)送信 號和來至其它單元的地址信號，以判定向總線發(fā)送信號或者從總線讀取USB3.0所需的信 息；若向總線發(fā)送信號，則按照(b)的流程發(fā)送；若需要讀取總線信號，則在總線同步 信號控制下寫入雙向存貯器，保存所需總線信號；接收完后，通過選擇開關(guān)關(guān)閉總線同 步信號而開通低頻同步信號，將讀取的總線信號送入智能解碼單元進(jìn)行解碼，存貯數(shù)據(jù) 以備使用；(d)設(shè)計幀格式實現(xiàn)總線ID識別、數(shù)據(jù)路由、屏蔽接收；(e)采用大容量雙端口高速存儲器以避免高速智能總線向USB3.0總線傳輸數(shù)據(jù)量 大數(shù)據(jù)丟失的情況，并實現(xiàn)對存儲器的讀寫雙工操作；高速邏輯陣列內(nèi)部模塊采用并行 塊、流水線設(shè)計，使得USB3.0總線與智能總線的數(shù)據(jù)傳輸?shù)难訒r最小化。
全文摘要
本發(fā)明公開了一種USB3.0總線與高速智能統(tǒng)一總線的直接接口方法，用于解決現(xiàn)有的USB3.0總線與其他總線互聯(lián)速率低的技術(shù)問題。技術(shù)方案是通過設(shè)計USB3.0控制器實現(xiàn)對USB3.0標(biāo)準(zhǔn)的解析，正確完整的接收USB3.0總線上的有效數(shù)據(jù)，通過高速收發(fā)器SerDes利用光纖通道實現(xiàn)對智能總線數(shù)據(jù)的高速收發(fā)；通過高速緩沖存儲器實現(xiàn)雙向數(shù)據(jù)的緩沖存儲；通過時鐘控制模塊實現(xiàn)不同速率總線的時鐘切換，實現(xiàn)了兩種總線數(shù)據(jù)的高速可靠有效傳輸。
文檔編號G06F13/38GK102023948SQ201010577960
公開日2011年4月20日 申請日期2010年12月2日 優(yōu)先權(quán)日2010年12月2日
發(fā)明者史忠科, 王闖, 賀瑩 申請人:西北工業(yè)大學(xué)