專利名稱：一種低電壓緩啟動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及服務(wù)器電源領(lǐng)域，特別涉及一種低電壓緩啟動(dòng)電路。
背景技術(shù)：
在ATX (AT external)電源運(yùn)用于服務(wù)器系統(tǒng)時(shí)，多塊單板在系統(tǒng)中上電，要求單 板多路輸出有上電緩啟的功能，另還要有時(shí)序的先后控制和改善熱插拔對(duì)電源內(nèi)部的沖 擊，提出了緩啟動(dòng)電路的需求。 一般緩啟動(dòng)電路多見于通信系統(tǒng)中，輸入輸出電壓多為48V， 其多采用控制P-channel MosFET (P溝道場(chǎng)效應(yīng)管)來實(shí)現(xiàn)，當(dāng)運(yùn)用在更低電壓如3V時(shí)，因 MosFET (場(chǎng)效應(yīng)管)的閾值電壓多在3V左右，會(huì)出現(xiàn)MosFET處于微導(dǎo)通狀態(tài)，這時(shí)MosFET 功耗會(huì)較大，且易損壞。

發(fā)明內(nèi)容
本發(fā)明所解決的問題在于提供一種低電壓緩啟動(dòng)電路，解決現(xiàn)有緩啟動(dòng)電路運(yùn)用
于低壓時(shí)MosFET易損耗、輸出電壓出現(xiàn)打嗝現(xiàn)象等問題及對(duì)時(shí)序控制的需求。 為了解決上述問題，本發(fā)明提供了一種低電壓緩啟動(dòng)電路，包括晶體管M0S1和控
制回路，所述晶體管M0S1為N-channel MosFET，晶體管M0S1的漏極接主輸入電壓Vinl，晶
體管MOSl的源極接輸出電壓Vout，晶體管MOSl的柵極接控制回路，控制回路的另一端與輔
助輸入電壓Vin2相連，用于控制晶體管M0Sl的導(dǎo)通時(shí)間，并使輸出電壓平滑上升，輔助輸
入電壓Vin2高于主輸入電壓Vinl，且高出的電壓值大于晶體管M0S1的閾值電壓。 由于該低電壓緩啟動(dòng)電路采用了差值大于晶體管閾值電壓的兩路輸入電壓，且晶
體管為N-cha皿el MosFET，使得晶體管能夠正常導(dǎo)通，又由于采用了控制回路，使得晶體管
的導(dǎo)通時(shí)間和輸出電壓得到控制，從而解決了現(xiàn)有緩啟動(dòng)電路運(yùn)用于低壓時(shí)M0S管易損壞
和輸出電壓出現(xiàn)打嗝現(xiàn)象等問題以及對(duì)時(shí)序控制的需求。


圖1是本發(fā)明低電壓緩啟動(dòng)電路的第一實(shí)施例結(jié)構(gòu)示意圖； 圖2是本發(fā)明低電壓緩啟動(dòng)電路的第二實(shí)施例結(jié)構(gòu)示意圖； 圖3是本發(fā)明低電壓緩啟動(dòng)電路的第三實(shí)施例結(jié)構(gòu)示意圖； 圖4是本發(fā)明低電壓緩啟動(dòng)電路的第四實(shí)施例結(jié)構(gòu)示意圖； 圖5是本發(fā)明低電壓緩啟動(dòng)電路的第五實(shí)施例結(jié)構(gòu)示意圖； 圖6是本發(fā)明低電壓緩啟動(dòng)電路的第五實(shí)施例緩啟動(dòng)時(shí)間示意圖； 圖7是本發(fā)明低電壓緩啟動(dòng)電路的第六實(shí)施例結(jié)構(gòu)示意具體實(shí)施例方式
本發(fā)明低電壓緩啟動(dòng)電路采用分別接于晶體管漏極和柵極的主輸入電壓Vinl和 輔助輸入電壓Vin2，且輔助輸入電壓比主輸入電壓高出的電壓值大于晶體管的閾值電壓，使得N型晶體管M0S1能夠正常導(dǎo)通，又在晶體管漏極和輔助輸入電壓間串接一控制回路，
控制晶體管的導(dǎo)通時(shí)間，實(shí)現(xiàn)了時(shí)序的控制，控制回路同時(shí)還能控制晶體管的柵極電壓平
滑上升，從而使輸出電壓平滑上升，解決了輸出電壓出現(xiàn)打嗝現(xiàn)象的問題 下面通過附圖和實(shí)施例，對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。 實(shí)施例一 如圖1所示，低電壓緩啟動(dòng)電路包括晶體管M0S1和控制回路，所述晶體管M0S1為 N-channel MosFET，晶體管M0S1的漏極接主輸入電壓Vinl，晶體管M0S1的源極接輸出電壓 Vout，晶體管M0S1的柵極接控制回路，控制回路的另一端與輔助輸入電壓Vin2相連，用于 控制晶體管M0Sl的導(dǎo)通時(shí)間，并使輸出電壓平滑上升，輔助輸入電壓Vin2高于主輸入電壓 Vinl，且高出的電壓值大于晶體管MOSl的閾值電壓。 其工作過程為當(dāng)電路上電時(shí)，控制回路輸出的控制電壓無法使晶體管M0S1導(dǎo) 通，晶體管M0S1源極無輸出，當(dāng)電路上電完成后，控制回路輸出的控制電壓可以使晶體管 MOSl導(dǎo)通，且晶體管MOSl源極的輸出電壓Vout平滑上升，輸出電壓與輸入電壓有一定的間
隔，從而實(shí)現(xiàn)低電壓緩啟動(dòng)的功能。
實(shí)施例二 本實(shí)施例與上述實(shí)施例一的不同之處主要在于，本實(shí)施例在晶體管M0S1漏極和 主輸入電壓Vinl之間接入保險(xiǎn)絲Fl，如圖2所示，保險(xiǎn)絲Fl起保護(hù)電路的作用。
實(shí)施例二中的其它技術(shù)特征與實(shí)施例一中的相同，在此不予贅述。
實(shí)施例三 本實(shí)施例與上述實(shí)施例一的不同之處主要在于，本實(shí)施例在晶體管M0S1漏極和 地之間接入儲(chǔ)能電容C1，如圖3所示。 實(shí)施例三中的其它技術(shù)特征與實(shí)施例一中的相同，在此不予贅述。
實(shí)施例四 本實(shí)施例與上述實(shí)施例一、二、三的不同之處主要在于，本實(shí)施例中對(duì)實(shí)施例一中 的控制回路進(jìn)行了進(jìn)一步限定，將控制回路具體由時(shí)序電路和輸出控制電路來實(shí)現(xiàn)，同時(shí) 綜合實(shí)施例二、三的特征，在晶體管漏極接入儲(chǔ)能電容和保險(xiǎn)絲，如圖4所示，低電壓緩啟 動(dòng)電路包括保險(xiǎn)絲Fl、電容Cl、晶體管M0S1和控制回路，保險(xiǎn)絲Fl和電容Cl串接在主輸 入電壓Vinl和地之間，保險(xiǎn)絲F1和電容C1的接點(diǎn)接晶體管M0S1的漏極，控制回路包括時(shí) 序電路和輸出控制電路，時(shí)序電路和輸出控制電路串接于輔助電壓Vin2和晶體管M0S1的 柵極之間，輸出控制電路的另一端與輔助電壓Vin2相連。 其工作過程為當(dāng)輔助輸入電壓Vin2上電時(shí)，時(shí)序電路輸出一個(gè)低電平給輸出控
制電路，輸出控制電路輸出一個(gè)控制電壓給晶體管M0S1，此時(shí)晶體管無法導(dǎo)通，輸出電壓
Vout為零；當(dāng)輔助輸入電壓Vin2上電完成后，時(shí)序電路輸出一個(gè)高電平給輸出控制電路，
輸出控制電路輸出另一個(gè)控制電壓給晶體管M0S1，當(dāng)晶體管柵極和漏極之間的電壓差大于
晶體管的閾值電壓，且主輸入電壓Vinl上電完成時(shí)，晶體管源極有輸出，Vout大于零。 實(shí)施例四中的其它技術(shù)特征與實(shí)施例一中的相同，在此不予贅述。 實(shí)施例五 本實(shí)施例與上述實(shí)施例四的不同之處主要在于，本實(shí)施例中對(duì)實(shí)施例四中的時(shí)序 電路和輸出控制電路進(jìn)行了進(jìn)一步限定，將時(shí)序電路和輸出控制電路由實(shí)施例五中具體的元器件來實(shí)現(xiàn)，如圖5所示為本發(fā)明低電壓緩啟動(dòng)電路第三實(shí)施例的結(jié)構(gòu)示意圖，其具體 結(jié)構(gòu)為 時(shí)序電路包括電阻R1、R3和R4，電容C2和比較器Ul，電阻Rl與R4串接在輔助電 壓Vin2與地線之間，電阻R1與R4的接點(diǎn)與比較器U1的負(fù)端相接，提供一個(gè)固定的電壓； 電阻R3與電容C2串接在輔助電壓Vin2與地線之間，電阻R3與電容C2的接點(diǎn)與比較器Ul 的正端相接，比較器U1的比較輸出端接輸出控制電路，通過調(diào)節(jié)C2來控制比較器U1翻轉(zhuǎn) 的時(shí)間； 輸出控制電路包括電阻R2、R5和R6及電容C3，電阻R2、R5與R6串接在輔助電壓 Vin2與地線之間，電阻R2與R5的接點(diǎn)與比較器Ul的比較輸出端相接，電阻R2起到限制電 流的作用，電容C3并聯(lián)于電阻R6上，電阻R5、R6與電容C3的共接端與晶體管M0S1的柵極 相接，RC3(R指電阻R2、R5串聯(lián)再與電阻R6并聯(lián)的等效電阻)充電控制M0S1的導(dǎo)通。
圖5所示電路的具體工作過程為當(dāng)輔助電壓Vin2上電時(shí)，電壓通過Rl與R4進(jìn) 行分壓，比較器Ul的負(fù)端電壓高于正端電壓，比較器Ul的比較輸出端輸出Low(低電平)， 此時(shí)晶體管M0S1柵極和漏極間的壓差未達(dá)到晶體管的導(dǎo)通閾值，則晶體管M0S1源極無輸 出；當(dāng)輔助電壓Vin2上電后，電容C2通過R3充電，當(dāng)正端充電的電壓高于負(fù)端電壓時(shí)，比 較器Ul的比較輸出端會(huì)翻轉(zhuǎn)，由Low變High (高電平)，此時(shí)輔助電壓Vin2經(jīng)由R2、R5與 R6給C3充電，使得C3的電壓平滑上升，當(dāng)晶體管M0S1柵極和漏極之間的電壓差高于晶體 管M0S 1的閾值電壓，且主輸入電壓Vinl已上電完成時(shí)，電壓輸出端Vout會(huì)有輸出。因電 容C3使得晶體管M0S1的柵極平滑上升，那么晶體管源極也是平滑上升。整體過程為緩啟 動(dòng)的過程。 緩啟動(dòng)時(shí)間由兩部分組成，如圖6所示，一部分是比較器的延時(shí)翻轉(zhuǎn)時(shí)間tl，另一 部分為電容C3充電到晶體管導(dǎo)通閾值的時(shí)間t2，如圖6中表示。其中，
tl = R3*C2*ln[Rl/(Rl+R4)]
In表示以常數(shù)e為底的對(duì)數(shù)函數(shù)。 通過調(diào)節(jié)R3/C2/R1/R4的大小來控制tl的值，在使用時(shí)先設(shè)定Rl/R4為固定值， 根據(jù)上述等式，調(diào)節(jié)R3或C2，來改變tl的值。 一般可固定Rl/R3/R4為IOK，調(diào)節(jié)C2電容 值的大小來控制比較器延時(shí)翻轉(zhuǎn)時(shí)間tl。通過調(diào)節(jié)C3電容值的大小來調(diào)節(jié)輸出電壓的爬 升時(shí)間t2，在時(shí)序控制中t2很短，忽略。由此，通過調(diào)節(jié)C2電容值的大小來實(shí)現(xiàn)輸出電壓 的時(shí)序控制。 實(shí)施例五中的其它技術(shù)特征與實(shí)施例四中的相同，在此不予贅述。
實(shí)施例六 當(dāng)該低電壓緩啟動(dòng)電路運(yùn)用于單路時(shí)序控制時(shí)，按照實(shí)施例五連接即可，實(shí)施例 六為該低電壓緩啟動(dòng)電路運(yùn)用于兩路時(shí)序控制時(shí)的電路圖，其連接方式如圖7所示，即兩 個(gè)實(shí)施例五所示電路的組合，第二個(gè)單路低電壓緩啟動(dòng)電路的主輸入電壓為Vin3，輔助輸 入電壓接第一個(gè)單路低電壓緩啟動(dòng)電路的輔助輸入電壓Vin2，比較器U2的負(fù)端接于比較 器U1的負(fù)端，電容C2與C4取不同的值，即可完成輸出電壓Voutl與Vout2的上電時(shí)序排 序，其它技術(shù)特征與實(shí)施例五中的相同。 以上所述的本發(fā)明實(shí)施方式，并不構(gòu)成對(duì)本發(fā)明保護(hù)范圍的限定。任何在本發(fā)明 的精神和原則之內(nèi)所作的修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的權(quán)利要求保護(hù)范圍之內(nèi)。
權(quán)利要求
一種低電壓緩啟動(dòng)電路，其特征在于，包括晶體管MOS1和控制回路，所述晶體管MOS1為N-channel MosFET，晶體管MOS1的漏極接主輸入電壓Vin1，晶體管MOS1的源極接輸出電壓Vout，晶體管MOS1的柵極接控制回路，控制回路的另一端與輔助輸入電壓Vin2相連，用于控制晶體管MOS1的導(dǎo)通時(shí)間，并使輸出電壓平滑上升，輔助輸入電壓Vin2高于主輸入電壓Vin1，且高出的電壓值大于晶體管MOS1的閾值電壓。
2. 根據(jù)權(quán)利要求1所述的低電壓緩啟動(dòng)電路，其特征在于，還包括保險(xiǎn)絲Fl，保險(xiǎn)絲Fl 串接在主輸入電壓Vinl和晶體管M0S1的漏極之間。
3. 根據(jù)權(quán)利要求1或2所述的低電壓緩啟動(dòng)電路，其特征在于，還包括電容Cl，電容Cl 串接在晶體管M0S1的漏極和地之間。
4. 根據(jù)權(quán)利要求1所述的低電壓緩啟動(dòng)電路，其特征在于，所述控制回路包括時(shí)序電 路和輸出控制電路，時(shí)序電路和輸出控制電路串接于輔助電壓Vin2和晶體管M0S1的柵極 之間，輸出控制電路的另一端與輔助電壓Vin2相連。
5. 根據(jù)權(quán)利要求4所述的低電壓緩啟動(dòng)電路，其特征在于，所述時(shí)序電路包括電阻Rl、 R3和R4，電容C2和比較器U1，電阻R1與R4串接在輔助電壓Vin2與地線之間，電阻R1與 R4的接點(diǎn)與比較器Ul的負(fù)端相接；電阻R3與電容C2串接在輔助電壓Vin2與地線之間， 電阻R3與電容C2的接點(diǎn)與比較器U1的正端相接，比較器U1的比較輸出端接輸出控制電 路。
6. 根據(jù)權(quán)利要求5所述的低電壓緩啟動(dòng)電路，其特征在于，所述輸出控制電路包括電 阻R2、 R5和R6及電容C3，電阻R2、 R5與R6串接在輔助電壓Vin2與地線之間，電阻R2與 R5的接點(diǎn)與時(shí)序電路相接，電阻R2起到限制電流的作用，電容C3正極接R5、R6的接點(diǎn)，負(fù) 極接R6的另一端，電阻R5、 R6與電容C3的共接端與晶體管M0S1的柵極相接。
7. 根據(jù)權(quán)利要求6所述的低電壓緩啟動(dòng)電路，其特征在于，當(dāng)運(yùn)用于多路時(shí)序控制時(shí)， 各單路低電壓緩啟動(dòng)電路的比較器共接同一負(fù)端電壓。
8. 根據(jù)權(quán)利要求5所述的低電壓緩啟動(dòng)電路，其特征在于，電容C2是電容值在 0. OluF 22uF之間的電容和/或陶瓷電容或鉭電容和/或Rl/R3/R4為IOK。
9. 根據(jù)權(quán)利要求6所述的低電壓緩啟動(dòng)電路，其特征在于，電容C3是電容值在10uF 47uF之間的電容和/或鉭電容。
10. 根據(jù)權(quán)利要求1或2或4或5或6所述的低電壓緩啟動(dòng)電路，其特征在于，所述主 輸入電壓Vinl的電壓值在1V 10V之間，所述輔助電壓Vin2的電壓值在4V 12V之間， Vin2的電壓高于Vinl，且高出3V以上。
全文摘要
本發(fā)明公開了一種低電壓緩啟動(dòng)電路，包括晶體管MOS1和控制回路，所述晶體管MOS1為N-channel MosFET，晶體管MOS1的漏極接主輸入電壓Vin1，晶體管MOS1的源極接輸出電壓Vout，晶體管MOS1的柵極接控制回路，控制回路的另一端與輔助輸入電壓Vin2相連，由于采用了有差值且差值大于晶體管MOS1的閾值電壓的兩路輸入電壓Vin1和Vin2，使得晶體管MOS1能夠正常導(dǎo)通，又由于控制回路控制晶體管MOS1的導(dǎo)通時(shí)間，并使輸出電壓平滑上升，從而實(shí)現(xiàn)低電壓緩啟動(dòng)和時(shí)序控制的功能，同時(shí)也解決了輸出電壓出現(xiàn)打嗝現(xiàn)象的問題。
文檔編號(hào)G06F1/30GK101739112SQ20091019427
公開日2010年6月16日 申請(qǐng)日期2009年12月1日 優(yōu)先權(quán)日2009年12月1日
發(fā)明者梁紅濤, 賴增茀, 鄭維 申請(qǐng)人:廣東威創(chuàng)視訊科技股份有限公司