專利名稱：：用于閃速存儲器的數(shù)據(jù)寫入方法及其控制電路與儲存系統(tǒng)的制作方法
技術領域：
：本發(fā)明涉及一種用于閃速存儲器的數(shù)據(jù)寫入方法及使用此方法的閃速存儲器控制電路與閃速存儲器儲存系統(tǒng)。
背景技術：
：數(shù)字相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存介質(zhì)的需求也急速增加。由于閃速存儲器(FlashMemory)具有數(shù)據(jù)非易失性、省電、體積小與無機械結構等的特性，適合便攜式應用，最適合使用于這類便攜式由電池供電的產(chǎn)品上。固態(tài)硬盤就是一種以NAND閃速存儲器作為儲存介質(zhì)的儲存裝置。一般來說，閃速存儲器儲存裝置中的閃速存儲器芯片具有多個物理區(qū)塊(physicalblock)，且這些物理區(qū)塊會由閃速存儲器儲存裝置的閃速存儲器控制器邏輯地分組為系統(tǒng)區(qū)(systemarea)、數(shù)據(jù)區(qū)(dataarea)、備用區(qū)(sparearea)與取代區(qū)(replacementarea)。屬于系統(tǒng)區(qū)的物理區(qū)塊是用以儲存閃速存儲器儲存裝置的相關重要信息，而屬于取代區(qū)的物理區(qū)塊是用以取代數(shù)據(jù)區(qū)或備用區(qū)中已損壞的物理區(qū)塊，因此在一般存取狀態(tài)下，主機系統(tǒng)是無法存取系統(tǒng)區(qū)與取代區(qū)中的物理區(qū)塊。至于屬于數(shù)據(jù)區(qū)的物理區(qū)塊是用以儲存寫入指令所寫入的有效數(shù)據(jù)，而屬于備用區(qū)的物理區(qū)塊是用以在執(zhí)行寫入指令時替換數(shù)據(jù)區(qū)中的物理區(qū)塊。具體來說，當閃速存儲器儲存裝置接受到主機系統(tǒng)的寫入指令而欲對數(shù)據(jù)區(qū)的物理區(qū)塊進行更新時，閃速存儲器儲存裝置會從備用區(qū)中提取一物理區(qū)塊，然后將在數(shù)據(jù)區(qū)中欲更新的物理區(qū)塊中的有效舊數(shù)據(jù)搬移至從備用區(qū)中提取的物理區(qū)塊中，并且將欲寫入的新數(shù)據(jù)寫入至從備用區(qū)中提取的物理區(qū)塊中，之后將已寫入新數(shù)據(jù)的物理區(qū)塊邏輯地關聯(lián)為數(shù)據(jù)區(qū)，并且將原本數(shù)據(jù)區(qū)的物理區(qū)塊進行擦除并邏輯地關聯(lián)為備用區(qū)。為了能夠讓主機系統(tǒng)能夠順利地存取以輪替方式儲存數(shù)據(jù)的物理區(qū)塊，閃速存儲器儲存裝置會提供邏輯區(qū)塊給主機系統(tǒng)。也就是說，閃速存儲器儲存裝置會通過在邏輯區(qū)塊-物理區(qū)塊對映表(logicalblock-physicalblockmappingtable)中記錄與更新邏輯區(qū)塊與數(shù)據(jù)區(qū)的物理區(qū)塊之間的對映關系來反映物理區(qū)塊的輪替，所以主機系統(tǒng)僅需要針對所提供的邏輯區(qū)塊進行寫入而閃速存儲器儲存裝置會依據(jù)邏輯區(qū)塊_物理區(qū)塊對映表對所對映的物理區(qū)塊進行讀取或?qū)懭霐?shù)據(jù)。然而，由于閃速存儲器工藝上的進步而使得每一物理區(qū)塊的設計容量會越來越大的同時，上述搬移有效舊數(shù)據(jù)的時間會相對地增加，而使得閃速存儲器儲存裝置執(zhí)行主機系統(tǒng)的寫入指令所需的時間會超過閃速存儲器儲存產(chǎn)品(例如，SD存儲卡)的規(guī)范。因此，如何縮短閃速存儲器儲存裝置執(zhí)行寫入指令的時間，是本領域技術人員所致力的目標。
發(fā)明內(nèi)容本發(fā)明提供一種數(shù)據(jù)寫入方法，其能夠有效地縮短執(zhí)行寫入指令所需的時間。本發(fā)明提供一種閃速存儲器控制電路，其能夠執(zhí)行上述數(shù)據(jù)寫入方法以有效地縮短執(zhí)行寫入指令的時間。本發(fā)明提供一種閃速存儲器儲存系統(tǒng)，其能夠執(zhí)行上述數(shù)據(jù)寫入方法以有效地縮短執(zhí)行寫入指令的時間。本發(fā)明一范例實施例提出一種數(shù)據(jù)寫入方法，用于在執(zhí)行一主機系統(tǒng)的一寫入指令期間于一第一閃速存儲器模塊或一第二閃速存儲器模塊中搬移數(shù)據(jù)，其中第一閃速存儲器模塊與第二閃速存儲器模塊分別地具有多個物理區(qū)塊。本數(shù)據(jù)寫入方法包括提供一閃速存儲器控制器，以及由閃速存儲器控制器依據(jù)上述寫入指令將來自于主機系統(tǒng)的一第一數(shù)據(jù)傳送至第一閃速存儲器模塊并且在第一閃速存儲器模塊的物理區(qū)塊中寫入此第一數(shù)據(jù)，其中閃速存儲器控制器經(jīng)由同一數(shù)據(jù)輸入/輸出總線電連接至第一閃速存儲器模塊與第二閃速存儲器模塊。本數(shù)據(jù)寫入方法還包括在第一數(shù)據(jù)被寫入至第一閃速存儲器模塊的物理區(qū)塊的期間，由閃速存儲器控制器在第二閃速存儲器模塊的物理區(qū)塊中搬移至少一物理區(qū)塊的至少一第二數(shù)據(jù)。本發(fā)明一范例實施例提出一種閃速存儲器控制電路，用于在執(zhí)行一主機系統(tǒng)的一寫入指令期間于一第一閃速存儲器模塊或一第二閃速存儲器模塊中搬移數(shù)據(jù)，其中第一閃速存儲器模塊與第二閃速存儲器模塊分別地具有多個物理區(qū)塊。本閃速存儲器控制電路包括微處理器單元、閃速存儲器接口單元、主機接口單元與存儲器管理單元。閃速存儲器接口單元電連接至微處理器單元，并且經(jīng)由同一數(shù)據(jù)輸入/輸出總線電連接第一閃速存儲器模塊與第二閃速存儲器模塊。主機接口單元電連接至微處理器單元，并且用以電連接主機系統(tǒng)。存儲器管理單元電連接至微處理器單元，并且用以依據(jù)上述寫入指令將來自于主機系統(tǒng)的第一數(shù)據(jù)傳送至第一閃速存儲器模塊并且在第一閃速存儲器模塊的物理區(qū)塊中寫入第一數(shù)據(jù)。此外，在第一數(shù)據(jù)被寫入至第一閃速存儲器模塊的物理區(qū)塊的期間，存儲器管理單元在第二閃速存儲器模塊的物理區(qū)塊中搬移至少一物理區(qū)塊的至少一第二數(shù)據(jù)。本發(fā)明一范例實施例提出一種閃速存儲器儲存系統(tǒng)，其包括連接器、閃速存儲器芯片與閃速存儲器控制器。連接器用以電連接至主機系統(tǒng)。閃速存儲器芯片具有一第一閃速存儲器模塊與一第二閃速存儲器模塊，其中第一閃速存儲器模塊與第二閃速存儲器模塊分別地具有多個物理區(qū)塊。閃速存儲器控制器電連接至連接器，并且經(jīng)由同一數(shù)據(jù)輸入/輸出總線電連接至第一閃速存儲器模塊與第二閃速存儲器模塊，其中閃速存儲器控制器從主機系統(tǒng)中接收一寫入指令與第一數(shù)據(jù)。閃速存儲器控制器依據(jù)寫入指令將第一數(shù)據(jù)傳送至第一閃速存儲器模塊并且在第一閃速存儲器模塊的物理區(qū)塊中寫入上述第一數(shù)據(jù)，其中在上述第一數(shù)據(jù)被寫入至第一閃速存儲器模塊的物理區(qū)塊的期間，閃速存儲器控制器在第二閃速存儲器模塊的物理區(qū)塊中搬移至少一物理區(qū)塊的至少一第二數(shù)據(jù)。本發(fā)明一范例實施例提出一種數(shù)據(jù)寫入方法，用于在執(zhí)行一主機系統(tǒng)的一寫入指令期間于多個閃速存儲器模塊中搬移其中一個閃速存儲器模塊的數(shù)據(jù)，其中每一閃速存儲器模塊具有多個物理區(qū)塊。本數(shù)據(jù)寫入方法包括提供一閃速存儲器控制器，以及由閃速存儲器控制器依據(jù)上述寫入指令將來自于主機系統(tǒng)的第一數(shù)據(jù)傳送至其中一個閃速存儲器模塊并且在此閃速存儲器模塊的物理區(qū)塊中寫入第一數(shù)據(jù)。本數(shù)據(jù)寫入方法還包括在第一數(shù)據(jù)被寫入至其中一個閃速存儲器模塊的物理區(qū)塊的期間，由閃速存儲器控制器在另一閃速存儲器模塊的物理區(qū)塊中搬移至少一物理區(qū)塊的至少一第二數(shù)據(jù)?；谏鲜?，根據(jù)本發(fā)明范例實施例的數(shù)據(jù)寫入方法可有效地縮短執(zhí)行寫入指令所需的時間。為使本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并結合附圖詳細說明如下。圖1是根據(jù)本發(fā)明一范例實施例所繪示的閃速存儲器儲存系統(tǒng)的概要方塊圖。圖2、3A、3B與3C是根據(jù)本發(fā)明第一范例實施例所繪示的閃速存儲器模塊的物理區(qū)塊的運作示意圖。圖4是根據(jù)本發(fā)明范例實施例所繪示的在閃速存儲器模塊中執(zhí)行寫入指令的范例時序圖。圖5A與5B是根據(jù)本發(fā)明范例實施例所繪示的同時執(zhí)行寫入指令與整理數(shù)據(jù)的范例時序圖。圖6是根據(jù)本發(fā)明范例實施例所繪示的數(shù)據(jù)寫入方法的流程圖。附圖符號說明100閃速存儲器儲存裝置110:閃速存儲器控制器110a:微處理器單元110b存儲器管理單元110c:主機接口單元110d:閃速存儲器接口單元120連接器130閃速存儲器芯片130a第一閃速存儲器模塊130b第二閃速存儲器模塊150:數(shù)據(jù)輸入/輸出總線200:主機系統(tǒng)300總線302系統(tǒng)區(qū)304數(shù)據(jù)區(qū)306:備用區(qū)308取代區(qū)310-0310-N物理區(qū)塊350-0350-H邏輯區(qū)塊T31、T32、T33、T411、T412、T413、T414、T415、T416傳輸W31、W32、W33、W411、W412、W413、W414、W415、W416、W421、W422寫入R421、R422:讀取S601、S603、S605、S607、S609、S611、S613數(shù)據(jù)寫入步驟具體實施例方式圖1是根據(jù)本發(fā)明一范例實施例所繪示的閃速存儲器儲存系統(tǒng)的概要方塊圖。請參照圖1，通常閃速存儲器儲存裝置100會與主機系統(tǒng)200—起使用，以使主機系統(tǒng)200可將數(shù)據(jù)儲存至閃速存儲器儲存裝置100中或從閃速存儲器儲存裝置100中讀取數(shù)據(jù)。在本范例實施例中，閃速存儲器儲存裝置100為固態(tài)硬盤(SolidStateDrive,SSD)。但必須了解的是，在本發(fā)明另一范例實施例中閃速存儲器儲存裝置100亦可以是存儲卡或隨身盤。閃速存儲器儲存裝置100包括閃速存儲器控制器(亦稱閃速存儲器控制電路)110、連接器120與閃速存儲器芯片130。閃速存儲器控制器110會執(zhí)行以硬件型式或固件型式實作的多個邏輯門或控制指令，并且根據(jù)主機系統(tǒng)200的指令在閃速存儲器芯片130中進行數(shù)據(jù)的寫入、讀取與擦除等運作。閃速存儲器控制器110包括微處理器單元110a、存儲器管理單元110b、主機接口單元110c與閃速存儲器接口單元110d。微處理器單元110a為閃速存儲器控制器110的主控單元，用以與存儲器管理單元110b、主機接口單元110c與閃速存儲器接口單元110d等協(xié)同合作以進行閃速存儲器儲存裝置100的各種運作。存儲器管理單元110b是電連接至微處理器單元110a，其中存儲器管理單元110b用以執(zhí)行根據(jù)本范例實施例的區(qū)塊管理機制與數(shù)據(jù)寫入機制，存儲器管理單元110b的運作將于以下結合附圖詳細說明。在本范例實施例中，存儲器管理單元110b是以一固件型式實作在閃速存儲器控制器110中。例如，將包括多個控制指令的存儲器管理模塊110b燒錄至一程序存儲器(例如，只讀存儲器(ReadOnlyMemory,ROM))中并且將此程序存儲器嵌入在閃速存儲器控制器110中，當閃速存儲器儲存裝置100運作時，存儲器管理單元110b的多個控制指令會由微處理器單元110a來執(zhí)行以完成根據(jù)本發(fā)明實施例的區(qū)塊管理機制與數(shù)據(jù)寫入機制。在本發(fā)明另一范例實施例中，存儲器管理單元110b的控制指令亦可以程序代碼型式儲存于閃速存儲器芯片130的特定區(qū)域(例如，閃速存儲器中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。同樣的，當閃速存儲器儲存裝置100運作時，存儲器管理單元110b的多個控制指令會由微處理器單元110a來執(zhí)行。此外，在本發(fā)明另一范例實施例中，存儲器管理單元110b亦可以一硬件型式實作在閃速存儲器控制器110中。主機接口單元110c是電連接至微處理器單元110a并且用以接收與識別主機系統(tǒng)200所傳送的指令。也就是說，主機系統(tǒng)200所傳送的指令與數(shù)據(jù)會通過主機接口單元110c來傳送至微處理器單元110a。在本范例實施例中，主機接口單元110c為安全數(shù)字(securedigital,SD)接口。然而，必須了解的是本發(fā)明不限于此，主機接口單元110c亦可以是通用序列總線(UniversalSerialBus，USB)接口、電氣和電子工程師協(xié)會(InstituteofElectricalandElectronicEngineers,IEEE)1394接口、高速周邊零件連接接口(PeripheralComponentInterconnectExpress，PCIExpress)、序歹lj先進附件(SerialAdvancedTechnologyAttachment,SATA)接口、存儲棒(MemorySick,MS)接口、多媒體儲存卡(MultiMediaCard,MMC)接口、小型快閃(CompactFlash,CF)接口、整合式驅(qū)動電子接口(IntegratedDeviceElectronics,IDE)或其它適合的數(shù)據(jù)傳輸接口。閃速存儲器接口單元110d是電連接至微處理器單元110a并且用以存取閃速存儲器芯片130。也就是說，欲寫入至閃速存儲器芯片130的數(shù)據(jù)會經(jīng)由閃速存儲器接口單元110d轉(zhuǎn)換為閃速存儲器芯片130所能接受的格式。在本范例實施例中，閃速存儲器接口單元110d是通過單一數(shù)據(jù)輸入/輸出總線(Datainput/outputbus)150電連接至閃速存儲器芯片130。然而，必須了解的是，本發(fā)明不限于此，在本發(fā)明另一范例實施例中，閃速存儲器接口單元110d亦可通過多條數(shù)據(jù)輸入/輸出總線電連接至閃速存儲器芯片130。此外，雖未繪示于本范例實施例中，但閃速存儲器控制器110亦還包括緩沖存儲器、錯誤校正單元與電源管理單元等用于控制閃速存儲器的一般功能模塊。連接器120是電連接至閃速存儲器控制器110并且用以通過總線300連接主機系統(tǒng)200。在本范例實施例中，連接器120為SD連接器。然而，必須了解的是本發(fā)明不限于此，連接器120亦可以是USB連接器、IEEE1394連接器、PCIExpress連接器、SATA連接器、MS連接器、MMC連接器、CF連接器、IDE連接器或其它適合的連接器。閃速存儲器芯片130是電連接至閃速存儲器控制器110并且用以儲存數(shù)據(jù)。閃速存儲器芯片130具有第一閃速存儲器模塊130a與第二閃速存儲器模塊130b。第一閃速存儲器模塊130a與第二閃速存儲器模塊130b是由多個物理區(qū)塊310-(0)310_(N)所組成，其中物理區(qū)塊為擦除的最小單位。亦即，每一物理區(qū)塊含有最小數(shù)目之一并被擦除的存儲單元。每一物理區(qū)塊通常會分割為數(shù)個頁面(page)。由于在本范例實施例中，頁面為編程(program)的最小單元。換言之，頁面為寫入數(shù)據(jù)或讀取數(shù)據(jù)的最小單元。每一頁面通常包括使用者數(shù)據(jù)區(qū)與冗余區(qū)。使用者數(shù)據(jù)區(qū)用以儲存使用者的數(shù)據(jù)，而冗余區(qū)用以儲存系統(tǒng)的數(shù)據(jù)(例如,錯誤檢查與校正碼(ErrorCheckingandCorrectingCode，ECCCode)。在本范例實施例中，第一閃速存儲器模塊130a與第二閃速存儲器模塊130b皆為多層存儲單元(MultiLevelCell，MLC)NAND閃速存儲器。此外，必須了解的是，本發(fā)明不以為限于2個閃速存儲器模塊，在本發(fā)明另一范例實施例中閃速存儲器芯片130可包括任何數(shù)量的閃速存儲器模塊。值得一提的是，本發(fā)明范例實施例的第一閃速存儲器模塊130a與第二閃速存儲器模塊130b為MLCNAND閃速存儲器，并且MLCNAND閃速存儲器的物理區(qū)塊的編程可分為多階段。例如，以2層存儲單元為例，物理區(qū)塊的編程可分為2階段。第一階段是下頁面(lowerpage)的寫入部分，其物理特性類似于單層存儲單元(SingleLevelCe11,SLC)NAND閃速存儲器，在完成第一階段之后才會編程上頁面(upperpage)，其中下頁面的寫入速度會快于上頁面。因此，每一物理區(qū)塊的頁面可區(qū)分為慢速頁面(即，上頁面)與快速頁面(即，下頁面)。類似地，在8層存儲單元或16層存儲單元的案例中，存儲單元會包括更多個頁面并且會以更多階段來寫入。在此，將寫入速度最快的頁面稱為下頁面，其它寫入速度較慢的頁面統(tǒng)稱為上頁面。例如，上頁面包括具有不同寫入速度的多個頁面。此外，在其它實施例中，上頁面也可為寫入速度最慢的頁面，或者寫入速度最慢與部份寫入速度快于寫入速度最慢頁面的頁面。例如，在4層存儲單元中，下頁面為寫入速度最快與寫入速度次快的頁面，上頁面則為寫入速度最慢與寫入速度次慢的頁面。在本范例實施例中，針對第一閃速存儲器模塊130a的物理區(qū)塊，存儲器管理模塊110b僅會使用其下頁面來寫入數(shù)據(jù)。必須了解的是，在本范例實施例中，盡管第一閃速存儲器模塊130a與第二閃速存儲器模塊130b皆為MLCNAND閃速存儲器。然而，本發(fā)明不限于此，在本發(fā)明另一范例實施例中，第一閃速存儲器模塊130a與第二閃速存儲器模塊130b可皆為單層存儲單元(SingleLevelCell,SLC)NAND閃速存儲器，或者第一閃速存儲器模塊130a與第二閃速存儲器模塊130b的其中之一為MLCNAND閃速存儲器而另一為SLCNAND閃速存儲器。圖2、3A、3B與3C是根據(jù)本發(fā)明范例實施例所繪示的閃速存儲器模塊的物理區(qū)塊的運作示意圖。第一閃速存儲器模塊130a與第二閃速存儲器模塊130b的運作是相同，在此以第一閃速存儲器模塊130a來作說明。必須了解的是，在此描述閃速存儲器物理區(qū)塊的運作時，以“提取”、“搬移”、“交換”、“替換”、“輪替”、“分組”等詞來操作閃速存儲器模塊的物理區(qū)塊是邏輯上的概念。也就是說，閃速存儲器的物理區(qū)塊的實際位置并未更動，而是邏輯上對閃速存儲器的物理區(qū)塊進行操作。值得一提的是，下述的運作是由閃速存儲器控制器110的存儲器管理單元110b所執(zhí)行。請參照圖2，存儲器管理單元110b會將第一閃速存儲器模塊130a的物理區(qū)塊310-(0)310-(N)與第二閃速存儲器模塊130b的物理區(qū)塊310-(0)310_(N)分別的邏輯地分組為系統(tǒng)區(qū)302、數(shù)據(jù)區(qū)304、備用區(qū)306與取代區(qū)308。邏輯上屬于系統(tǒng)區(qū)302的物理區(qū)塊310_(0)310_(S)是用以記錄系統(tǒng)數(shù)據(jù)，此系統(tǒng)數(shù)據(jù)包括關于閃速存儲器芯片的制造商與型號、每一閃速存儲器模塊的區(qū)域數(shù)、每一區(qū)域的物理區(qū)塊數(shù)、每一物理區(qū)塊的頁面數(shù)等。邏輯上屬于數(shù)據(jù)區(qū)304的物理區(qū)塊310_(S+1)310_(M)用以儲存使用者的數(shù)據(jù)，一般來說就是主機系統(tǒng)200所存取的邏輯區(qū)塊所對映的物理區(qū)塊。也就是說，數(shù)據(jù)區(qū)的物理區(qū)塊為儲存有效數(shù)據(jù)的單元。邏輯上屬于備用區(qū)306的物理區(qū)塊310_(M+1)310_(K)是用以輪替數(shù)據(jù)區(qū)中的物理區(qū)塊，因此在備用區(qū)中的物理區(qū)塊為空或可使用的單元，即無記錄數(shù)據(jù)或標記為已沒用的無效數(shù)據(jù)。也就是說，數(shù)據(jù)區(qū)與備用區(qū)的物理區(qū)塊會以輪替方式來儲存主機系統(tǒng)200對閃速存儲器儲存裝置100寫入的數(shù)據(jù)。邏輯上屬于取代區(qū)308中的物理區(qū)塊310-(K+1)310-(N)是替代物理區(qū)塊。例如，閃速存儲器芯片130于出廠時會預留4%的物理區(qū)塊作為更換使用。也就是說，當系統(tǒng)區(qū)302、數(shù)據(jù)區(qū)304與備用區(qū)306中的物理區(qū)塊損毀時，預留于取代區(qū)308中的物理區(qū)塊可用以取代損壞的物理區(qū)塊(即，壞的物理區(qū)塊(badblock))。因此，倘若取代區(qū)308中仍存有可用的物理區(qū)塊且發(fā)生物理區(qū)塊損毀時，存儲器管理模塊110b會從取代區(qū)308中提取可用的物理區(qū)塊來更換損毀的物理區(qū)塊。倘若取代區(qū)308中無可用的物理區(qū)塊且發(fā)生物理區(qū)塊損毀時，則閃速存儲器儲存裝置100將會被宣告為寫入保護(writeprotect)，而無法再寫入數(shù)據(jù)。由于閃速存儲器儲存裝置100是以上述輪替方式儲存主機系統(tǒng)200欲儲存的數(shù)據(jù)，因此閃速存儲器控制器110會提供邏輯區(qū)塊350-0350-H給主機系統(tǒng)200以進行數(shù)據(jù)存取，并且維護邏輯地址_物理地址對映表來記錄邏輯區(qū)塊350-0350-H與物理區(qū)塊310-(0)310-(N)之間的對映關系。請參照圖3A、3B與3C，例如，當主機系統(tǒng)欲寫入數(shù)據(jù)至邏輯區(qū)塊350_0時，閃速存儲器控制器110通過邏輯地址-物理地址對映表得知邏輯區(qū)塊350-0目前是對映邏輯上屬于數(shù)據(jù)區(qū)304的物理區(qū)塊310-(S+1)。因此，存儲器管理單元110b會對物理區(qū)塊310-(S+1)中的數(shù)據(jù)進行更新，期間，閃速存儲器控制器110會從備用區(qū)306中提取物理區(qū)塊310-(M+1)來輪替數(shù)據(jù)區(qū)304的物理區(qū)塊310-(S+1)。然而，當存儲器管理單元110b將新數(shù)據(jù)寫入至物理區(qū)塊310-(M+1)的同時，存儲器管理單元110b不會立刻將物理區(qū)塊310-(S+1)中的所有有效舊數(shù)據(jù)搬移至物理區(qū)塊310-(M+1)而擦除物理區(qū)塊310-(S+1)。具體來說，存儲器管理單元110b會將物理區(qū)塊310-(S+1)中欲寫入頁面之前的有效舊數(shù)據(jù)(即，頁P0與P1)復制至物理區(qū)塊310-(M+1)(如圖3A所示)，并且將新數(shù)據(jù)(S卩，物理區(qū)塊310-(M+1)的頁P2與P3)寫入至物理區(qū)塊310-(M+1)(如圖3B所示)。此時，閃速存儲器控制器110即完成寫入的動作，并響應主機系統(tǒng)200已完成寫入指令。因為，物理區(qū)塊310-(S+1)中的有效數(shù)據(jù)有可能在下個操作(例如，寫入指令)中變成無效，因此立刻將物理區(qū)塊310-(S+1)中的所有有效舊數(shù)據(jù)搬移至物理區(qū)塊310-(M+1)可能會造成無謂的搬移。在此案例中，物理區(qū)塊310-(S+1)與物理區(qū)塊310-(M+1)的內(nèi)容整合起來才是所對映邏輯區(qū)塊350-0的完整內(nèi)容。在此，此時物理區(qū)塊310-(S+1)與物理區(qū)塊310-(M+1)稱為母子區(qū)塊，而母子區(qū)塊的組數(shù)是依據(jù)閃速存儲器控制器110中緩沖存儲器(未繪示)的大小而定，而暫時地維持此種母子區(qū)塊瞬時關系的動作稱為開啟(open)母子區(qū)塊。之后，當需要將物理區(qū)塊310-(S+1)與物理區(qū)塊310_(M+1)的內(nèi)容真正合并時，閃速存儲器控制器110才會將物理區(qū)塊310-(S+1)與物理區(qū)塊310-(M+1)合并為一個物理區(qū)塊，由此提升區(qū)塊的使用效率，此合并的動作稱為關閉(close)母子區(qū)塊。例如，如圖3C所示，當主機系統(tǒng)200傳送一寫入指令至閃速存儲器控制器110以在另一邏輯區(qū)塊儲存數(shù)據(jù)，并且存儲器管理單元110b判斷開啟母子區(qū)塊的組數(shù)已達系統(tǒng)設計的上限而需合并物理區(qū)塊310-(S+1)與物理區(qū)塊310-(M+1)時，存儲器管理單元110b會將物理區(qū)塊310-(S+1)中剩余的有效舊數(shù)據(jù)(S卩，頁P4PN)復制至物理區(qū)塊310-(M+1)，然后將物理區(qū)塊310-(S+1)擦除并關聯(lián)為備用區(qū)306，同時，將物理區(qū)塊310-(M+1)關聯(lián)為數(shù)據(jù)區(qū)304，并且在邏輯地址-物理地址對映表中將邏輯區(qū)塊350-0的對映更改為物理區(qū)塊310-(M+1)，由此完成關閉母子區(qū)塊的動作。如上所述，當存儲器管理單元110b需關閉目前已開啟的母子區(qū)塊方能執(zhí)行另一個寫入指令以在另一邏輯區(qū)塊中儲存數(shù)據(jù)時，執(zhí)行此次寫入指令所需的時間會因需要搬移數(shù)據(jù)以關閉母子區(qū)塊而延遲，特別是當物理區(qū)塊的頁面的設計容量越大時，搬移數(shù)據(jù)的時間會更長，因此可能無法在規(guī)范的時間內(nèi)完成寫入指令而造成逾時(timeout)的問題。在本范例實施例中，當存儲器管理單元110b在對任一閃速存儲器模塊執(zhí)行寫入指令時，存儲器管理單元110b會利用交錯地方式來對需執(zhí)行關閉母子區(qū)塊運作的另一閃速存儲器模塊執(zhí)行數(shù)據(jù)搬移的動作。也就是說，存儲器管理單元110b會利用對某一閃速存儲器模塊執(zhí)行寫入指令時，預先整理另一閃速存儲器模塊中的數(shù)據(jù)。具體來說，存儲器管理單元110b將數(shù)據(jù)寫入至閃速存儲器模塊時可分為數(shù)據(jù)傳輸(transfer)以及數(shù)據(jù)編程(program)兩個部分。具體來說，當欲在閃速存儲器模塊的頁面中儲存數(shù)據(jù)時，閃速存儲器儲存裝置的控制電路會將數(shù)據(jù)傳輸至閃速存儲器模塊內(nèi)的緩沖區(qū)(未繪示)中，之后閃速存儲器模塊會將緩沖區(qū)內(nèi)的數(shù)據(jù)編程至頁面中，其中在閃速存儲器模塊將數(shù)據(jù)編程至頁面的期間閃速存儲器模塊是處于一忙碌(busy)狀態(tài)，且當閃速存儲器模塊處于忙碌狀態(tài)下控制電路無法對其下達任何指令或傳輸任何數(shù)據(jù)。圖4是根據(jù)本發(fā)明范例實施例繪示的在閃速存儲器模塊中執(zhí)行寫入指令的范例時序圖，其示出了在存儲器管理單元110b執(zhí)行主機寫入指令時第一閃速存儲器模塊130a11的運作。在圖4所示的范例中，主機系統(tǒng)200的寫入指令指示存儲器管理單元110b將3筆數(shù)據(jù)寫入至第一閃速存儲器模塊130a的某一物理區(qū)塊的3個頁面中。請參照圖4，存儲器管理單元110b通過數(shù)據(jù)輸入/輸出總線150將第一筆寫入數(shù)據(jù)傳輸至第一閃速存儲器模塊130a(即，傳輸T31)。之后，第一筆寫入數(shù)據(jù)會被寫入至第一閃速存儲器模塊130a(即，寫入W31)，此時第一閃速存儲器模塊130a是處于一忙碌(busy)狀態(tài)。當完成第一筆寫入數(shù)據(jù)的寫入后，存儲器管理單元110b通過數(shù)據(jù)輸入/輸出總線150將第二筆寫入數(shù)據(jù)傳輸至第一閃速存儲器模塊130a(即，傳輸T32)，并且第二筆寫入數(shù)據(jù)會被寫入至第一閃速存儲器模塊130a(S卩，寫入W32)。最后，存儲器管理單元110b通過數(shù)據(jù)輸入/輸出總線150將第三筆寫入數(shù)據(jù)傳輸至第一閃速存儲器模塊130a(即，傳輸T33)，然后第三筆寫入數(shù)據(jù)會被寫入至第一閃速存儲器模塊130a(S卩，寫入W33)。在此，圖4僅為例示，數(shù)據(jù)的寫入不僅以3筆為限。在本范例實施例中，存儲器管理單元110b會利用其中一個閃速存儲器模塊處于忙碌狀態(tài)時，整理另一個閃速存儲器模塊的數(shù)據(jù)。圖5A與5B是根據(jù)本發(fā)明范例實施例所繪示的同時執(zhí)行寫入指令與整理數(shù)據(jù)的范例時序圖，其中圖5A示出了第一閃速存儲器模塊130a的運作，而圖5B示出了第二閃速存儲器模塊130b的運作。在此范例中，主機系統(tǒng)200的寫入指令指示存儲器管理單元110b將6筆數(shù)據(jù)寫入至第一閃速存儲器模塊130a的物理區(qū)塊310-(S+1)的6個頁面中，并且存儲器管理單元110b會利用執(zhí)行寫入指令的空檔搬移第二閃速存儲器模塊130b中欲進行合并(如圖3C所示)的兩筆數(shù)據(jù)，其中此兩筆數(shù)據(jù)是從物理區(qū)塊310-(M)被搬移至另一物理區(qū)塊310-K。請同時參照圖5A與圖5B，存儲器管理單元110b通過數(shù)據(jù)輸入/輸出總線150將第一筆寫入數(shù)據(jù)傳輸至第一閃速存儲器模塊130a(即，傳輸T411)。之后，第一筆寫入數(shù)據(jù)會被寫入至第一閃速存儲器模塊130a的物理區(qū)塊310-(S+1)中(S卩，寫入W411)。此時，第一閃速存儲器模塊130a是處于忙碌(busy)狀態(tài)，并且存儲器管理模塊110b會利用此忙碌時間通過數(shù)據(jù)輸入/輸出總線150從第二閃速存儲器模塊130b的物理區(qū)塊310-(M)中讀取第一筆合并數(shù)據(jù)(即，讀取R421)。接著，第一閃速存儲器模塊130a已完成寫入W411，因此存儲器管理單元110b通過數(shù)據(jù)輸入/輸出總線150將第二筆寫入數(shù)據(jù)傳輸至第一閃速存儲器模塊130a(即，傳輸T412)，并且第二筆寫入數(shù)據(jù)會被寫入至第一閃速存儲器模塊130a的物理區(qū)塊310_(S+1)(即，寫入W412)。此時，第一閃速存儲器模塊130a再度處于忙碌(busy)狀態(tài)，并且存儲器管理模塊110b會利用此忙碌時間通過數(shù)據(jù)輸入/輸出總線150將第一筆合并數(shù)據(jù)傳輸至第二閃速存儲器模塊130b(即，傳輸T421)，并且第一筆合并數(shù)據(jù)會被寫入至第二閃速存儲器模塊130b的物理區(qū)塊310-(K)中(S卩，寫入W421)。類似地，第一閃速存儲器模塊130a已完成寫入W412，因此存儲器管理單元110b通過數(shù)據(jù)輸入/輸出總線150將第三筆寫入數(shù)據(jù)傳輸至第一閃速存儲器模塊130a(即，傳輸T413)，并且第三筆寫入數(shù)據(jù)會被寫入至第一閃速存儲器模塊130a的物理區(qū)塊310-(S+1)(艮口，寫入W413)。此時，第一閃速存儲器模塊130a是處于忙碌(busy)狀態(tài)，并且存儲器管理模塊110b會利用此忙碌時間通過數(shù)據(jù)輸入/輸出總線150從第二閃速存儲器模塊130b的物理區(qū)塊310-(M)中讀取第二筆合并數(shù)據(jù)(即，讀取R422)。接著，第一閃速存儲器模塊130a已完成寫入W413，因此存儲器管理單元110b通過數(shù)據(jù)輸入/輸出總線150將第四筆寫入數(shù)據(jù)傳輸至第一閃速存儲器模塊130a(即，傳輸T414)，并且第四筆寫入數(shù)據(jù)會被寫入至第一閃速存儲器模塊130a的物理區(qū)塊310_(S+1)(即，寫入W414)。此時，第一閃速存儲器模塊130a再度處于忙碌(busy)狀態(tài)，并且存儲器管理模塊110b會利用此忙碌時間通過數(shù)據(jù)輸入/輸出總線150將第二筆合并數(shù)據(jù)傳輸至第二閃速存儲器模塊130b(即，傳輸T422)，并且第二筆合并數(shù)據(jù)會被寫入至第二閃速存儲器模塊130b的物理區(qū)塊310-(K)中(S卩，寫入W422)。之后，存儲器管理單元110b通過數(shù)據(jù)輸入/輸出總線150將第五筆寫入數(shù)據(jù)傳輸至第一閃速存儲器模塊130a(即，傳輸T415)，并且第五筆寫入數(shù)據(jù)會被寫入至第一閃速存儲器模塊130a的物理區(qū)塊310-(S+1)(即，寫入W415)。最后，存儲器管理單元110b通過數(shù)據(jù)輸入/輸出總線150將第六筆寫入數(shù)據(jù)傳輸至第一閃速存儲器模塊130a(即，傳輸T416)，并且第六筆寫入數(shù)據(jù)會被寫入至第一閃速存儲器模塊130a的物理區(qū)塊310_(S+1)(即，寫入W416)。同時，第二閃速存儲器模塊130b也完成寫入W422。值得一提的是，寫入W422的時間較寫入W421的時間長，是因為存儲器管理單元110b是使用第二閃速存儲器模塊130b的上頁面與下頁面來寫入數(shù)據(jù)，而寫入W422表示為上頁面的編程時間。必須了解的是，在本范例實施例中雖然僅描述在對第一閃速存儲器模塊130a執(zhí)行寫入指令時，搬移第二閃速存儲器模塊130b中需合并的數(shù)據(jù)。然而，本發(fā)明不限于此，存儲器管理單元110b亦可于對第二閃速存儲器模塊130b執(zhí)行寫入指令時，搬移第一閃速存儲器模塊130a中需合并的數(shù)據(jù)。值得一提的是，在圖5A與圖5B所繪示的范例中，存儲器管理單元110b是使用讀取與寫入指令來經(jīng)由數(shù)據(jù)輸入/輸出總線150將數(shù)據(jù)讀取至存儲器管理單元110b后再經(jīng)由數(shù)據(jù)輸入/輸出總線150將所讀取的數(shù)據(jù)寫入至第二閃速存儲器模塊130b中，以完成數(shù)據(jù)的搬移。然而本發(fā)明不限于此，在本發(fā)明另一范例實施例中，存儲器管理單元110b亦可使用回復制(copyback)指令來搬移第二閃速存儲器模塊130b中的數(shù)據(jù)。具體來說，存儲器管理單元110b是于同一閃速存儲器模塊(例如，第二閃速存儲器模塊130b)中的兩個物理區(qū)塊之間搬移數(shù)據(jù)，因此在使用回復制指令的例子中，數(shù)據(jù)會從一個物理區(qū)塊被讀取后經(jīng)過閃速存儲器模塊中的緩沖區(qū)而直接寫入至另一物理區(qū)塊，而不會經(jīng)由數(shù)據(jù)輸入/輸出總線150傳輸至存儲器管理單元110b?；耍谑褂没貜椭浦噶畹睦又锌捎行Эs短數(shù)據(jù)搬移所需的時間。圖6是根據(jù)本發(fā)明范例實施例所繪示的數(shù)據(jù)寫入方法的流程圖。請參照圖6，首先，在步驟S601中閃速存儲器控制器110會從主機系統(tǒng)200中接收寫入指令與多筆寫入數(shù)據(jù)。之后，在步驟S603中閃速存儲器控制器110會依據(jù)邏輯地址與物理地址對映表將寫入數(shù)據(jù)傳輸至對應的閃速存儲器模塊(如圖5A所示)中。在將寫入數(shù)據(jù)傳輸給對應的閃速存儲器模塊(即，對應的閃速存儲器模塊處于忙碌狀態(tài))后，在步驟S605中閃速存儲器控制器110會判斷另一閃速存儲器模塊(例如，第二閃速存儲器模塊130b)是否處于忙碌狀態(tài)。倘若此另一閃速存儲器模塊處于忙碌狀態(tài)時，則在步驟S607中會等候?qū)拈W速存儲器模塊完成寫入，并且在步驟509中判斷是否仍有未寫入的寫入數(shù)據(jù)。倘若判斷仍有未寫入的寫入數(shù)據(jù)時，則執(zhí)行步驟S603。反之，則結束圖6的流程。倘若在步驟S605中判斷此另一閃速存儲器模塊非處于忙碌狀態(tài)時，則在步驟S611中閃速存儲器控制器110會判斷此另一閃速存儲器模塊是否存有待合并的數(shù)據(jù)。倘若此另一閃速存儲器模塊未存有待合并的數(shù)據(jù)時，則結束圖6的流程。倘若此另一閃速存儲器模塊存有待合并的數(shù)據(jù)時，則在步驟S613中閃速存儲器控制器110會搬移(例如，讀取或?qū)懭?此待合并的數(shù)據(jù)。搬移待合并的數(shù)據(jù)的方式已結合圖5A與圖5B詳細描述如前，在此不重復描述。在步驟S613之后，會執(zhí)行步驟S607。綜上所述，本發(fā)明范例實施例的存儲器管理單元在用對其中一個閃速存儲器模塊執(zhí)行寫入指令時，利用其中的忙碌時間來處理另一閃速存儲器模塊的待合并數(shù)據(jù)，由此后續(xù)當存儲器管理單元對此另一閃速存儲器執(zhí)行寫入指令且需關閉母子區(qū)塊時，完成寫入指令的時間可被縮短而避免上述逾時的問題。雖然本發(fā)明已以實施例揭示如上，然其并非用以限定本發(fā)明，本領域的技術人員在不脫離本發(fā)明的精神和范圍內(nèi)，當可作若干更動與潤飾，因此本發(fā)明的保護范圍以本發(fā)明的權利要求為準。1權利要求1.一種數(shù)據(jù)寫入方法，用于在執(zhí)行一主機系統(tǒng)的一寫入指令期間于一第一閃速存儲器模塊或一第二閃速存儲器模塊中搬移數(shù)據(jù)，其中該第一閃速存儲器模塊與該第二閃速存儲器模塊分別地具有多個物理區(qū)塊，該數(shù)據(jù)寫入方法包括提供一閃速存儲器控制器，其中該閃速存儲器控制器經(jīng)由同一數(shù)據(jù)輸入/輸出總線電連接至該第一閃速存儲器模塊與該第二閃速存儲器模塊；由該閃速存儲器控制器依據(jù)該寫入指令將來自于該主機系統(tǒng)的一第一數(shù)據(jù)傳送至該第一閃速存儲器模塊并且在該第一閃速存儲器模塊的這些物理區(qū)塊中寫入該第一數(shù)據(jù)；以及在該第一數(shù)據(jù)被寫入至該第一閃速存儲器模塊的物理區(qū)塊的期間，由該閃速存儲器控制器在該第二閃速存儲器模塊的這些物理區(qū)塊中搬移至少一物理區(qū)塊的至少一第二數(shù)據(jù)。2.如權利要求1所述的數(shù)據(jù)寫入方法，其中在該第一數(shù)據(jù)被寫入至該第一閃速存儲器模塊的物理區(qū)塊的期間，由該閃速存儲器控制器在該第二閃速存儲器模塊的物理區(qū)塊中搬移該至少一物理區(qū)塊的該至少一第二數(shù)據(jù)的步驟包括在部分的該第一數(shù)據(jù)被寫入至該第一閃速存儲器模塊的物理區(qū)塊的期間，由該閃速存儲器控制器從該第二閃速存儲器模塊的物理區(qū)塊的其中之一中讀取該至少一第二數(shù)據(jù)。3.如權利要求1所述的數(shù)據(jù)寫入方法，其中在該第一數(shù)據(jù)被寫入至該第一閃速存儲器模塊的物理區(qū)塊的期間，由該閃速存儲器控制器在該第二閃速存儲器模塊的物理區(qū)塊中搬移該至少一物理區(qū)塊的該至少一第二數(shù)據(jù)的步驟包括在部分的該第一數(shù)據(jù)被寫入至該第一閃速存儲器模塊的物理區(qū)塊的期間，由該閃速存儲器控制器對該第二閃速存儲器模塊執(zhí)行一回復制指令以搬移該至少一第二數(shù)據(jù)。4.如權利要求2所述的數(shù)據(jù)寫入方法，其中在該第一數(shù)據(jù)被寫入至該第一閃速存儲器模塊的物理區(qū)塊的期間，由該閃速存儲器控制器在該第二閃速存儲器模塊的物理區(qū)塊中搬移該至少一物理區(qū)塊的該至少一第二數(shù)據(jù)的步驟還包括在另一部分的該第一數(shù)據(jù)被寫入至該第一閃速存儲器模塊的物理區(qū)塊的期間，由該閃速存儲器控制器將所讀取的該至少一第二數(shù)據(jù)寫入至該第二閃速存儲器模塊的物理區(qū)塊的另一中。5.如權利要求1所述的數(shù)據(jù)寫入方法，其中該第一閃速存儲器模塊的物理區(qū)塊具有多個上頁面與多個下頁面，其中在該第一閃速存儲器模塊的物理區(qū)塊中寫入該第一數(shù)據(jù)的步驟包括僅在該第一閃速存儲器模塊的物理區(qū)塊的這些下頁面中寫入該第一數(shù)據(jù)。6.一種閃速存儲器控制電路，用于在執(zhí)行一主機系統(tǒng)的一寫入指令期間于一第一閃速存儲器模塊或一第二閃速存儲器模塊中搬移數(shù)據(jù)，其中該第一閃速存儲器模塊與該第二閃速存儲器模塊分別地具有多個物理區(qū)塊，該閃速存儲器控制電路包括一微處理器單元；一閃速存儲器接口單元，電連接至該微處理器單元，并且經(jīng)由同一數(shù)據(jù)輸入/輸出總線電連接該第一閃速存儲器模塊與該第二閃速存儲器模塊；一主機接口單元，電連接至該微處理器單元，用以電連接該主機系統(tǒng)；以及一存儲器管理單元，電連接至該微處理器單元，用以依據(jù)該寫入指令將來自于該主機系統(tǒng)的一第一數(shù)據(jù)傳送至該第一閃速存儲器模塊并且在該第一閃速存儲器模塊的這些物理區(qū)塊中寫入該第一數(shù)據(jù)，其中在該第一數(shù)據(jù)被寫入至該第一閃速存儲器模塊的物理區(qū)塊的期間，該存儲器管理單元在該第二閃速存儲器模塊的這些物理區(qū)塊中搬移至少一物理區(qū)塊的至少一第二數(shù)據(jù)。7.如權利要求6所述的閃速存儲器控制電路，其中在部分的該第一數(shù)據(jù)被寫入至該第一閃速存儲器模塊的物理區(qū)塊的期間，該存儲器管理單元從該第二閃速存儲器模塊的這些物理區(qū)塊的其中之一中讀取該至少一第二數(shù)據(jù)。8.如權利要求6所述的閃速存儲器控制電路，其中在部分的該第一數(shù)據(jù)被寫入至該第一閃速存儲器模塊的物理區(qū)塊的期間，該存儲器管理單元對該第二閃速存儲器模塊執(zhí)行一回復制指令以搬移該至少一第二數(shù)據(jù)。9.如權利要求7所述的閃速存儲器控制電路，在另一部分的該第一數(shù)據(jù)被寫入至該第一閃速存儲器模塊的物理區(qū)塊的期間，該存儲器管理單元將所讀取的該至少一第二數(shù)據(jù)寫入至該第二閃速存儲器模塊的這些物理區(qū)塊的另一中。10.如權利要求6所述的閃速存儲器控制電路，其中該第一閃速存儲器模塊的物理區(qū)塊具有多個上頁面與多個下頁面，其中該存儲器管理單元僅在該第一閃速存儲器模塊的物理區(qū)塊的這些下頁面中寫入該第一數(shù)據(jù)。11.一種閃速存儲器儲存系統(tǒng)，包括一連接器，用以電連接至一主機系統(tǒng)；一閃速存儲器芯片，具有一第一閃速存儲器模塊與一第二閃速存儲器模塊，其中該第一閃速存儲器模塊與該第二閃速存儲器模塊分別地具有多個物理區(qū)塊；以及一閃速存儲器控制器，電連接該連接器并且經(jīng)由同一數(shù)據(jù)輸入/輸出總線電連接至該第一閃速存儲器模塊與該第二閃速存儲器模塊，其中該閃速存儲器控制器從該主機系統(tǒng)中接收一寫入指令與一第一數(shù)據(jù)，其中該閃速存儲器控制器依據(jù)該寫入指令將該第一數(shù)據(jù)傳送至該第一閃速存儲器模塊并且在該第一閃速存儲器模塊的這些物理區(qū)塊中寫入該第一數(shù)據(jù)，其中在該第一數(shù)據(jù)被寫入至該第一閃速存儲器模塊的物理區(qū)塊的期間，該閃速存儲器控制器在該第二閃速存儲器模塊的這些物理區(qū)塊中搬移至少一物理區(qū)塊的至少一第二數(shù)據(jù)。12.如權利要求11所述的閃速存儲器儲存系統(tǒng)，其中在部分的該第一數(shù)據(jù)被寫入至該第一閃速存儲器模塊的物理區(qū)塊的期間，該閃速存儲器控制器從該第二閃速存儲器模塊的這些物理區(qū)塊的其中之一中讀取該至少一第二數(shù)據(jù)。13.如權利要求11所述的閃速存儲器儲存系統(tǒng)，其中在部分的該第一數(shù)據(jù)被寫入至該第一閃速存儲器模塊的物理區(qū)塊的期間，該閃速存儲器控制器對該第二閃速存儲器模塊執(zhí)行一回復制指令以搬移該至少一第二數(shù)據(jù)。14.如權利要求12所述的閃速存儲器儲存系統(tǒng)，在另一部份的該第一數(shù)據(jù)被寫入至該第一閃速存儲器模塊的物理區(qū)塊的期間，該閃速存儲器控制器將所讀取的該至少一第二數(shù)據(jù)寫入至該第二閃速存儲器模塊的這些物理區(qū)塊的另一中。15.如權利要求11所述的閃速存儲器儲存系統(tǒng)，其中該第一閃速存儲器模塊的物理區(qū)塊具有多個上頁面與多個下頁面，其中該閃速存儲器控制器僅在該第一閃速存儲器模塊的物理區(qū)塊的這些下頁面中寫入該第一數(shù)據(jù)。16.一種數(shù)據(jù)寫入方法，用于在執(zhí)行一主機系統(tǒng)的一寫入指令期間于多個閃速存儲器模塊中搬移其中一個閃速存儲器模塊的數(shù)據(jù)，其中這些閃速存儲器模塊具有多個物理區(qū)塊，該數(shù)據(jù)寫入方法包括提供一閃速存儲器控制器；由該閃速存儲器控制器依據(jù)該寫入指令將來自于該主機系統(tǒng)的一第一數(shù)據(jù)傳送至其中一個閃速存儲器模塊并且在該閃速存儲器模塊的物理區(qū)塊中寫入該第一數(shù)據(jù)；以及在該第一數(shù)據(jù)被寫入至該其中一個閃速存儲器模塊的物理區(qū)塊的期間，由該閃速存儲器控制器在另一閃速存儲器模塊的物理區(qū)塊中搬移至少一物理區(qū)塊的至少一第二數(shù)據(jù)。17.如權利要求16所述的數(shù)據(jù)寫入方法，其中提供該閃速存儲器控制器的步驟包括配置該閃速存儲器控制器來經(jīng)由同一數(shù)據(jù)輸入/輸出總線電連接至這些閃速存儲器模塊。18.如權利要求16所述的數(shù)據(jù)寫入方法，其中在該第一數(shù)據(jù)被寫入至該其中一個閃速存儲器模塊的物理區(qū)塊的期間，由該閃速存儲器控制器在另一閃速存儲器模塊的物理區(qū)塊中搬移該至少一物理區(qū)塊的該至少一第二數(shù)據(jù)的步驟包括在部分的該第一數(shù)據(jù)被寫入至該其中一個閃速存儲器模塊的物理區(qū)塊的期間，由該閃速存儲器控制器從該另一閃速存儲器模塊的物理區(qū)塊的其中之一中讀取該至少一第二數(shù)據(jù)。19.如權利要求18所述的數(shù)據(jù)寫入方法，其中在該第一數(shù)據(jù)被寫入至該其中一個閃速存儲器模塊的物理區(qū)塊的期間，由該閃速存儲器控制器在另一閃速存儲器模塊的物理區(qū)塊中搬移該至少一物理區(qū)塊的該至少一第二數(shù)據(jù)的步驟更包括在另一部分的該第一數(shù)據(jù)被寫入至該其中一個閃速存儲器模塊的物理區(qū)塊的期間，由該閃速存儲器控制器將所讀取的該至少一第二數(shù)據(jù)寫入至該另一閃速存儲器模塊的物理區(qū)塊的另一中。20.如權利要求16所述的數(shù)據(jù)寫入方法，其中該其中一個閃速存儲器模塊的物理區(qū)塊具有多個上頁面與多個下頁面，其中在該其中一個閃速存儲器模塊的物理區(qū)塊中寫入該第一數(shù)據(jù)的步驟包括僅在該其中一個閃速存儲器模塊的物理區(qū)塊的這些下頁面中寫入該第一數(shù)據(jù)。21.如權利要求16所述的數(shù)據(jù)寫入方法，其中在該第一數(shù)據(jù)被寫入至該其中一個閃速存儲器模塊的物理區(qū)塊的期間，由該閃速存儲器控制器在另一閃速存儲器模塊的物理區(qū)塊中搬移該至少一物理區(qū)塊的該至少一第二數(shù)據(jù)的步驟包括在部分的該第一數(shù)據(jù)被寫入至該其中一個閃速存儲器模塊的物理區(qū)塊的期間，由該閃速存儲器控制器對該另一閃速存儲器模塊執(zhí)行一回復制指令以搬移該至少一第二數(shù)據(jù)。全文摘要本發(fā)明涉及用于閃速存儲器的數(shù)據(jù)寫入方法及其控制電路與儲存系統(tǒng)。該數(shù)據(jù)寫入方法，用于在執(zhí)行主機系統(tǒng)的寫入指令期間于多個閃速存儲器模塊中搬移數(shù)據(jù)，其中多個閃速存儲器模塊分別地具有多個物理區(qū)塊。該方法包括依據(jù)上述寫入指令將來自于主機系統(tǒng)的第一數(shù)據(jù)傳送至其中一個閃速存儲器模塊并且在此閃速存儲器模塊的物理區(qū)塊中寫入第一數(shù)據(jù)。該方法還包括在寫入第一數(shù)據(jù)期間在另一閃速存儲器模塊的物理區(qū)塊中搬移至少一第二數(shù)據(jù)?；耍斨鳈C系統(tǒng)欲在另一閃速存儲器模塊中寫入數(shù)據(jù)時，可有效地縮短執(zhí)行寫入指令的時間。文檔編號G06F12/06GK101996140SQ20091016589公開日2011年3月30日申請日期2009年8月12日優(yōu)先權日2009年8月12日發(fā)明者葉志剛申請人:群聯(lián)電子股份有限公司