專利名稱：射頻集成電路芯片封裝及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及通信電路，更具體地說，涉及射頻(RF)集成電路 (IC )封裝。
背景技術(shù)：
在無線網(wǎng)絡(luò)中，通過附加到接收器或發(fā)送器的天線實(shí)現(xiàn)設(shè)備之間的連 通性和通信，以便向/從網(wǎng)絡(luò)的其他元件輻射所需的信號(hào)。在諸如毫米波無 線電設(shè)備的無線電通信系統(tǒng)中，通常以較低的集成級(jí)別組裝分離組件。通 常使用昂貴而體積巨大的波導(dǎo)管以及封裝級(jí)別或板級(jí)別微帶結(jié)構(gòu)來組裝這 些系統(tǒng)以互連半導(dǎo)體及其所需的發(fā)送器或接收器天線。隨著近來半導(dǎo)體技 術(shù)和封裝工程的進(jìn)步，這些無線電通信系統(tǒng)的尺寸已變得較小。對于諸如 無線通用串行總線(USB)之類的應(yīng)用，工作距離限于大約1米；并且在 60GHz處具有約7dBi的單個(gè)天線將提供必要的天線增益。對于10米(如 無線視頻)或更長(如雷達(dá))的距離，在點(diǎn)對點(diǎn)應(yīng)用中，需要(取決于應(yīng) 用)30dBi那么高的增益。但是，用于無線視頻應(yīng)用的高增益天線具有非 常窄的波束寬度，所以對于客戶來說非常難以定向天線。因此，需要諸如 相控陣列之類的輻射模式可控陣列。相控陣列還廣泛用于軍事雷達(dá)。但是， 由于涉及昂貴的組件和密集的勞力，將RF芯片和集成天線或相控陣列封 裝在一起是極端困難和非常昂貴的。發(fā)明內(nèi)容本發(fā)明的原理提供了實(shí)現(xiàn)適于大量生產(chǎn)的RF IC (射頻集成電路)封 裝的技術(shù)。在示意性實(shí)施例中，根據(jù)本發(fā)明的一個(gè)方面，提供了一種具有N個(gè)集成的孔耦合貼片天線的射頻集成電路芯片封裝，N至少為1，所述封裝包 括蓋部分，其具有N個(gè)總體上為平面的貼片；以及主部分，其耦合到所 述蓋部分。所迷主部分又包括至少一個(gè)總體上為平面的接地平面，所述 接地平面在所述N個(gè)總體上為平面的貼片內(nèi)側(cè)、與其具有間隔并且與其基 本上平行。所述接地平面中形成有至少N個(gè)耦合孑L槽。所述槽與所述貼片 基本上相對。所述主部分還包括N條饋線，所述N條饋線在所述N個(gè)總 體上為平面的貼片內(nèi)側(cè)、與其具有間隔并且與其基本上平行；以及至少一 個(gè)射頻芯片，其耦合到所述饋線和所述接地平面。所述蓋部分和所述主部 分共同限定了天線腔，所述N個(gè)總體上為平面的貼片位于所述天線腔內(nèi)。在另 一方面中，提供了 一種制造具有N個(gè)集成的孔耦合貼片天線的射 頻集成電路芯片封裝的方法，N至少為1，所述方法包括提供如剛才描 述的蓋部分和主部分；以及將所述蓋部分固定到所述主部分。在所述封裝和所述方法的某些實(shí)施例中，N為2或更多并且因此形成 相控陣列。從以下要結(jié)合附圖閱讀的本發(fā)明的示例性實(shí)施例的詳細(xì)說明，本發(fā)明 的這些和其他目標(biāo)、特性和優(yōu)點(diǎn)將變得顯而易見。


圖1以截面圖示出了根據(jù)本發(fā)明的一個(gè)方面的封裝的示意性實(shí)施例； 圖2以截面圖示出了才艮據(jù)本發(fā)明的另一個(gè)方面的另一個(gè)封裝的示意性 實(shí)施例；圖3以截面圖示出了才艮據(jù)本發(fā)明的另一個(gè)方面的另一個(gè)封裝的示意性實(shí)施例；圖4是沒有反射器或嵌入式反射器的示意性封裝的仰視圖； 圖5是具有可見的反射器的示意性封裝的仰視圖； 圖6是示意性平面相控陣列實(shí)施例的仰視圖；圖7是根據(jù)本發(fā)明的其他方面的矩形環(huán)式空腔封裝的俯視圖(請注意 術(shù)語俯^L圖和平面圖在此可互換地使用)；6圖8是沿圖7中的線VIII-VIII的截面圖；圖9是圖7的封裝的較大版本；圖IO是沿圖9中的線X-X的截面圖；圖ll是才艮據(jù)本發(fā)明的其他方面的圓形環(huán)式空腔封裝的俯視圖；圖12是沿圖11中的線XII-XII的截面圖；圖13是圖11的封裝的較小版本；圖14是沿圖13中的線XIV-XIV的截面圖；圖15是根據(jù)本發(fā)明的其他方面的偏置(并列式)空腔封裝的俯視圖； 圖16是沿圖15中的線XVI-XVI的截面圖；圖17是才艮據(jù)本發(fā)明的其他方面的示意性十六天線相控陣列配置的俯 視圖；圖18是根據(jù)本發(fā)明的其他方面的另一示意性十六天線相控陣列配置 的俯視圖；圖19是根據(jù)本發(fā)明的其他方面的具有蓋的兩部分封裝的俯視圖； 圖20是沿圖19中的線XX-XX的截面圖；圖21是與圖19的兩部分封裝類似但具有支持脊的兩部分封裝的俯視圖；圖22是沿圖21中的線XXII-XXII的截面圖；圖23是根據(jù)本發(fā)明的其他方面的具有嵌入芯片的兩部分封裝的俯視圖；圖24是沿圖23中的線XXIV-XXIV的截面圖；圖25是具有嵌入芯片的兩部分封裝的不同版本的俯視圖；圖26是沿圖25中的線XXVI-XXVI的截面圖；圖27是根據(jù)本發(fā)明的其他方面的基于LTCC的兩部^J"裝的俯視圖；圖28是沿圖27中的線XXVIII-XXVIII的截面圖；圖29是根據(jù)本發(fā)明的其他方面的示意性兩部分并列式封裝的俯視圖；圖30是沿圖29中的線XXX-XXX的截面圖；圖31是兩部分并列式封裝的不同版本的俯視圖；圖32是沿圖31中的線XXXII-XXXII的截面圖；圖33是與圖23類似但具有支持環(huán)的封裝的俯視圖；圖34是沿圖33中的線XXXIV-XXXIV的截面圖；圖35是根據(jù)本發(fā)明的其他方面的示意性線接合封裝的俯視圖；圖36是沿圖35中的線XXXVI-XXXV1的截面圖；圖37是根據(jù)本發(fā)明的其他方面的示意性并列式線接合封裝的俯視圖；圖38是沿圖37中的線XXXVIII-XXXVIII的截面圖；以及圖39是示意性方法步驟的流程圖。
具體實(shí)施方式
本發(fā)明的一個(gè)或多個(gè)實(shí)施例提供了具有在毫米波范圍內(nèi)工作的集成天 線和相控陣列的>[氐成本封裝的裝置和方法。具有集成天線的本發(fā)明的示意 性封裝基于多層印制電路板(PCB)。所述封裝例如包含用于實(shí)現(xiàn)高性能 天線(多個(gè))或天線陣列的矩形或環(huán)式空腔以及容納毫米波射頻(RF)集 成電路芯片的另 一空腔。本發(fā)明的一個(gè)或多個(gè)實(shí)施例還提供了克服產(chǎn)生內(nèi) 部空腔的困難以及無需在毫米波頻率處采用線接合技術(shù)的技術(shù)。本發(fā)明的 封裝技術(shù)的實(shí)施例與PCB制造工藝一致并且可用于具有集成天線或天線 陣列的封裝。本發(fā)明的實(shí)例因此提供了具有集成天線或平面相控陣列的低成本封 裝；特別是，具有用于毫米波頻率及高于毫米波頻率的集成天線或平面相 控陣列設(shè)計(jì)的芯片封裝。具有集成天線的典型芯片封裝有三個(gè)主要部件(i)RF芯片，(ii)一個(gè) 或多個(gè)天線，以及(iii)封裝載體(在某些情況下，封裝罩或蓋，或保護(hù)封裝 的密封材料)。本發(fā)明的一個(gè)或多個(gè)實(shí)施例提供了這樣的封裝，其具有 高性能天線；將RF芯片倒轉(zhuǎn)安裝到印制電路主板的界面；以及將封裝倒 轉(zhuǎn)安裝到印制電路主板的界面。圖1示出了才艮據(jù)本發(fā)明的一個(gè)方面的示意性封裝100的截面圖。注意 為了清楚，在整個(gè)附圖中省略了剖面線法。所述封裝具有七個(gè)總層，包括襯底和接合層。對于毫米波應(yīng)用，尤其是對于高于60GHz的頻率，必須在 設(shè)計(jì)過程中考慮接合膜和/或?qū)雍穸?。給定在此的教導(dǎo)，天線和封裝領(lǐng)域的 普通技術(shù)人員將知道如何考慮厚度以及如何采用高精度PCB制造技術(shù)來 實(shí)現(xiàn)本發(fā)明的實(shí)施例。封裝100還具有多個(gè)金屬層。具體地說，存在最外 面的襯底102。向內(nèi)緊接襯底102的是用于貼片天線(多個(gè))的貼片(多 個(gè))104的金屬層。襯底102和貼片天線104 (圖1中僅示出了一個(gè)天線， 但是如下所述可以提供多個(gè)天線)向內(nèi)是接合膜層106、另一襯底層108, 以及另一接合膜層109。接合膜109向內(nèi)的另一金屬層用于貼片天線的接 地平面110。接地平面上的槽(多個(gè))113用于孔耦合的貼片天線的孔。接 地平面110還將輻射元件(貼片)104與如下所述的饋線(多個(gè))和RF 芯片(多個(gè))分隔開。接地平面110向內(nèi)是另一襯底112。村底112向內(nèi)是另一金屬層，該 金屬層用于實(shí)現(xiàn)天線饋線(多個(gè))114、 RF芯片連接(優(yōu)選地，倒裝芯片 /C4 (受控坍塌芯片連接)類型的連接)的襯墊116、 118、 120，以及到一 個(gè)或多個(gè)過孔(如過孔124)的一個(gè)或多個(gè)互連122 (按照需要)，它們都 在形成饋線114的金屬層向內(nèi)的另一接合膜層126以及M膜126向內(nèi)的 另 一襯底128中。再一金屬層提供到主PCB (為了清楚，從圖中省略了主 PCB)的信號(hào)、控制、電源以及接地連接的所有襯墊。襯墊可以包括通 過接地過孔140與接地平面110互連的接地村墊130，以及通過過孔124 連接到互連122和反襯墊(antipad) 142的由襯墊132例示的信號(hào)、電源 和控制襯墊中的一個(gè)或多個(gè)。所述過孔可以例如是電鍍的通孔。還可以提 供封裝襯墊134。取決于貼片天線i殳計(jì)，還可以在襯墊130、 132、 134所 在的同一金屬層上實(shí)現(xiàn)可選的反射器144。在某些情況下，如下所述，反 射器144是嵌入式的。為了實(shí)現(xiàn)倒裝芯片方案，芯片162優(yōu)選地具有多個(gè)直接連接到芯片連 接襯墊116、 118、 120的焊點(diǎn)。為了提高天線帶寬，貼片可以是空氣懸浮的或使用泡沫材料支撐貼片， 所述泡沫材料的介電常數(shù)接近于低頻應(yīng)用的介電常數(shù)。但是，在亳米波頻率，尤其是對于封裝應(yīng)用，空氣懸浮或泡沫支撐的貼片是不現(xiàn)實(shí)的。因此，在本發(fā)明的一個(gè)或多個(gè)實(shí)施例中，可以在封裝中實(shí)現(xiàn)空氣腔150。為了避 免PCB制造過程期間熱的氣體產(chǎn)生的問題，可以采用通風(fēng)孔(多個(gè))152。 可以這樣"沒計(jì)這些孔它們對天線性能幾乎沒有影響。例如，孔152可以 接近空腔150的中部或接近腔150的邊緣，并且可以相對較小，只要符合 充分地通風(fēng)即可。通風(fēng)孔可以如圖1所示在腔150的頂部(最外側(cè)部分)， 或如下所述在腔的側(cè)面，具體取決于所〗吏用的制造工藝。接地平面110還用于通過過孔(例如，過孔140)進(jìn)行接地連接或通 過過孔和反襯墊(例如，帶有反村墊142的過孔124，例示了可用于信號(hào)、 電源或控制功能的帶有反襯墊的過孔)進(jìn)行信號(hào)、電源和控制連接。從制 造的角度，反襯墊是有益的并且可提高穩(wěn)定性，因?yàn)樵诓皇褂梅匆r墊的情 況下，m難在部分過孔(即，諸如過孔124的未在結(jié)構(gòu)中完全延伸的過孔) 中實(shí)現(xiàn)穩(wěn)定性。在襯底128和M膜126中實(shí)現(xiàn)了開放式芯片容納腔或插槽(socket) 160。此插槽用于容納RF芯片162。芯片通過倒裝芯片接合附加到封裝。注意，所有毫米波組件(天線、功放、低噪聲放大器等)都在封裝100 之內(nèi)。過孔124、 140用于通過直流或頻率低得多的信號(hào)。封裝100可以有利地通過,陣列(BGA)附加到主板(未示出)。圖2示出了與實(shí)施例100基本類似的實(shí)施例200，除了反射器144被 反射器144內(nèi)側(cè)的其他接合層170以及接合層170內(nèi)側(cè)的其他襯底172密 封以外。類似項(xiàng)目具有相同的標(biāo)號(hào)并且不再對其進(jìn)行描述。在此實(shí)施例中， 也在襯底172和接合層170中形成芯片容納插槽160。圖3示出了與實(shí)施例200基本類似的實(shí)施例300，除了通風(fēng)孔352橫 向地穿過層108以便為腔150通風(fēng)以外。類似項(xiàng)目具有相同的標(biāo)號(hào)并且不 再對其進(jìn)行描述。圖4代表仰視圖400,其中使用密封材料402來密封芯片162。芯片可 以被部分或完全密封以4更例如用于防止潮濕。多個(gè)外側(cè)襯墊404可以例如 對應(yīng)于固定、熱傳導(dǎo)或接地襯墊(如襯墊130)，而多個(gè)內(nèi)側(cè)襯墊406可以例如對應(yīng)于信號(hào)、控制或電源襯墊(如襯墊132)。在圖4中，沒有反 射器或反射器是嵌入的。圖5示出了與視圖400基本類似的視圖500，但 是封裝具有如圖1的反射器144。類似項(xiàng)目具有相同的標(biāo)號(hào)并且不再對其 進(jìn)行描述。圖6示出了具有2x2平面相控陣列布局的示意性封裝600。每個(gè)行可 以具有兩個(gè)以上的天線。此基本的2x2陣列可用于形成大得多的陣列。除 了具有第一饋線114的第一天線貼片以外，還包括了具有相應(yīng)的第二、第 三和第四饋線608、 610、 612的第二、第三和第四天線貼片602、 604、 606。 如上所述，每條饋線都連接到芯片162。盡管為了例示的方便，饋線被示 為在圖6中的貼片處結(jié)束，但是可以理解，當(dāng)以俯浮見圖或仰-現(xiàn)圖查看時(shí)， 它們可以與對應(yīng)的貼片重疊，并且當(dāng)以圖1-3所示的截面圖查看時(shí)，它們 與相應(yīng)的貼片和耦合孔具有間隔(例如，饋線的一端經(jīng)過貼片的中心(圖 17)或在中心終止(圖18))。饋線的另一端剛好經(jīng)過RF芯片的邊緣。因此，可以理解，本發(fā)明的方面包括具有用于RF芯片的插槽以及平 面天線的封裝。在一個(gè)或多個(gè)實(shí)例中，RF芯片通過倒轉(zhuǎn)安裝附加到封裝。 可以使用內(nèi)部空腔來提高貼片帶寬?？梢允褂猛L(fēng)孔在PCB制造過程期間 除去熱的氣體。所述封裝可以通過BGA附加到主PCB。所述封裝可以實(shí) 現(xiàn)平面相控陣列。根據(jù)圖1-6的討論，可以理解的是，總體來說，根據(jù)本發(fā)明的一個(gè)方 面的孔耦合的貼片天線封裝可以包括至少 一個(gè)總體上為平面的貼片(如貼 片104)。還包括至少一個(gè)總體上為平面的接地平面(如平面110),所述 平面在總體上為平面的貼片104內(nèi)側(cè)、與其具有間隔并且與其基本上平行。 所述接地平面中形成有至少一個(gè)耦合孔槽(如槽113)。槽113基本上與 貼片104相對。至少一條饋線(如饋線114)在接地平面110內(nèi)側(cè)、與其 具有間隔并且與其基本上平行，至少一個(gè)射頻芯片(如芯片162)在饋線 114內(nèi)側(cè)并與其具有間隔，并且被耦合到饋線114和接地平面110。還包括 第一襯底層(如由接合膜126和襯底128形成的襯底層)，其在饋線114 內(nèi)側(cè)并與其具有間隔。笫一襯底層形成有芯片容納腔(如空腔160)。芯片162位于芯片容納腔160中。給定在此的說明，PCB和天線領(lǐng)域的技術(shù)人員可以實(shí)現(xiàn)本發(fā)明的實(shí)施 例?？梢允褂玫姆窍拗菩詫?shí)例包括熱固塑料/陶瓷/玻璃織物或類似的層壓制 品，如可從美國康涅狄格州的Rogers Corporation獲得的Rogers RO4000 系列材料(和其他兼容材料)，以及用于金屬層的銅，可能是襯墊或其他 暴露區(qū)域上電鍍的金。類似技術(shù)可用于所有示出的實(shí)施例，包括圖1-18。將理解的是，有利地，本發(fā)明的實(shí)施例(如IOO、 200和300)提供了 完整的封裝，而不只是與芯片分離的貼片天線和其他封裝。注意，可以例如使用電鍍的通孔形成過孔(如過孔124、 140)。本發(fā)明的實(shí)施例還可以包括第二襯底層，例如由襯底108和接合膜 106、 109形成的襯底層，其布置在接地平面110與貼片104限定的平面之 間的區(qū)域中。有利地可以在第一金屬層中形成貼片104，并且有利地可以 在第二金屬層中形成接地平面110。在一個(gè)或多個(gè)實(shí)施例中，第三襯底層(如由襯底112形成的襯底層) 布置在接地平面110與饋線114之間的區(qū)域中。有利地可以在第三金屬層 中形成饋線114。此外，才艮據(jù)本發(fā)明的實(shí)施例的一個(gè)或多個(gè)封裝可以包括 至少一個(gè)過孔(如過孔190),其在第三襯底層112中形成并且耦合到接 地平面110?？梢栽诘谌饘賹又行纬啥鄠€(gè)芯片連接襯墊，如襯墊116、 118、 120。至少一個(gè)芯片連接襯墊(如襯墊118)可以被耦合到第三襯底層中的 至少一個(gè)過孔190。芯片連接襯墊將芯片耦合到饋線114 (襯墊120)、過 孔l卯(襯墊118)以及過孔124 (襯墊116)。本發(fā)明的一個(gè)或多個(gè)實(shí)施例可以包括一個(gè)或多個(gè)信號(hào)村墊、 一個(gè)或多 個(gè)控制襯墊和一個(gè)或多個(gè)電源襯墊(它們都通過村墊132來例示)，以及 一個(gè)或多個(gè)接地襯墊(如襯墊130)。有利地在第四金屬層中形成所述信 號(hào)、控制、電源和接地襯墊。如所指出的，可以可選地提供封裝襯墊134。一個(gè)或多個(gè)實(shí)施例中還包括至少一個(gè)接地過孔(如過孔140)，其耦 合接地平面110和接地襯墊130。所述至少一個(gè)接地過孔140在不與饋線 114相交的區(qū)域中穿過第一和第三襯底層(例如，襯底112、接合膜126以及襯底128)。 一個(gè)或多個(gè)實(shí)施例包括與接地平面110基本共平面而形 成的電源、信號(hào)以及控制反襯墊中的至少一個(gè)(如>^村墊142)。至少一 個(gè)信號(hào)過孔耦合信號(hào)反襯墊和信號(hào)襯墊，并且穿過第一和笫三襯底層。類 似地，至少一個(gè)電源過孔耦合電源反襯墊和電源村墊，并且穿過第一和第 三襯底層。此外，至少一個(gè)控制過孔耦合控制反襯墊和控制襯墊，并且穿 過第一和第三襯底層。如所指出的，襯墊132、過孔124以M襯墊142 是可以為電源、信號(hào)和控制功能提供的襯墊、過孔和反襯墊元件的例示。如同樣指出的，在某些情況下，反射器(如反射器144)布置在第三 襯底層內(nèi)側(cè)并與其具有間隔，并且總體上與耦合孔槽113相對。反射器可 以位于第一村底層的內(nèi)側(cè)表面上(例如，村底128的最內(nèi)側(cè)表面)。反射 器可以是暴露的(如圖1)或是嵌入的(如圖2和3)，在后者的情況下， 封裝可以包括第四村底層(如由接合膜170和襯底172形成的襯底層)， 其在反射器144內(nèi)側(cè)并與之具有間隔。反射器可以因此嵌入在第一和第四 襯底層之間。有利地，第二襯底層(如由膜106、 109和襯底108形成的襯底層)中 形成有空氣腔(如腔150)。空氣腔150位于貼片104與接地平面110中 的耦合孔槽113之間。優(yōu)選地，空氣腔形成為與通風(fēng)孔(如通風(fēng)孔152或 352)連通。在后者的情況(如圖3)中，在第二襯底層(具體地說，襯底 108)中形成通風(fēng)孔352。在前者的情況中，在附加襯底層(如由村底102 形成的在貼片104外側(cè)并與貼片104具有間隔的襯底層)中形成通風(fēng)孔 152。在附加襯底層102中形成貼片并且在其他襯底層102中形成通風(fēng)孔。如才艮據(jù)圖6指出的，在本發(fā)明的一個(gè)或多個(gè)實(shí)施例中，實(shí)現(xiàn)兩個(gè)或更 多個(gè)貼片以形成平面相控陣列。因此，總體來說，上述貼片104可以被指 定為第一貼片，上述饋線114是第一饋線。接地平面可以形成有一個(gè)或多 個(gè)附加耦合孔槽，如槽113。所述封裝可以包括一個(gè)或多個(gè)附加的總體為 平面的貼片(如貼片602、 604、 606)，其在接地平面外側(cè)并與接地平面 具有間隔。所述附加槽可以基本上與所述其他貼片相對。所述封裝還可以 包括一個(gè)或多個(gè)附加饋線(如饋線608、 610、 612)，所述饋線在接地平面內(nèi)側(cè)、與接地平面具有間隔并且基本上與接地平面平行。至少一個(gè)射頻芯片162耦合到一個(gè)或多個(gè)其他饋線并且第一貼片和其他貼片(多個(gè))被 布置為形成平面相控陣列。在相控陣列實(shí)施例中可以采用具有多個(gè)槽的單 個(gè)大型接地平面。相控陣列可以包括大于或等于2的任何數(shù)量的貼片；但 是，2的冪是優(yōu)選的，例如，2、 4、 8、 16、 32，以此類推。對于陣列應(yīng)用，天線元件之間的間距約為自由空間波長(例如，在 60GHz處約為2.5毫米)的一半。因此，為天線實(shí)現(xiàn)多個(gè)腔是一個(gè)難題， 因?yàn)榍槐谔?。將參考圖7-18討論解決此問題的本發(fā)明的實(shí)施例。在陣列 的情況下， 一個(gè)或多個(gè)此類實(shí)施例有利地提供了制造的便利。圖7和8分別示出了具有集成天線的示意性封裝實(shí)施例的俯視圖和截 面圖。與先前的圖中描述的元件類似的元件具有相同的參考符號(hào)。如圖8 所示，所述封裝具有與圖3中的已有封^目同的"層疊"(為了清楚省略 了襯墊和過孔)。但是，對于所有天線都存在矩形環(huán)式腔750，以幫助天 線具有較寬的帶寬和較高的效率。還存在中央島702以支撐封裝蓋102以 免所述蓋下陷。還需要島702,以便在附加芯片162期間封裝不會(huì)變形。 使用此配置，多個(gè)天線環(huán)是可能的(如圖9和11所示)并且天線饋線114 可以非常短。島702可以包括層106、 108、 109并且可以例如通過在這些 層中研磨腔750來形成島702。為了形成島，典型地需要研磨兩次。初始 地，將層108的第一側(cè)"A"(比如說頂面)附著到單獨(dú)的材料C，在層 108的第二側(cè)"B，，(比如說底面)上研磨到層108的一半處。從層108去 除材料C。然后，借助層109將層108粘帖到層112，并且通過研磨從側(cè) 面A去除材料的其余部分。圖9和10類似于圖7和8，但是具有容納更多 天線的更大的腔750。圖11和12分別示出了具有集成天線的另一示意性封裝實(shí)施例的俯視 圖和截面圖。在此采用圓形環(huán)式腔750。至少在某些情況下，圓形環(huán)式腔 750可以比圖7-10示出的矩形環(huán)式腔更易于制造(因?yàn)閳A形形狀更易于研 磨)。在此實(shí)施例中，島702也是圓形的。圖13和14類似于圖11和12， 但是具有容納更少天線的更小的腔750。模擬表明，至少在某些情況下，圓形陣列具有略好于矩形陣列的輻射才莫式。
對于較小的陣列，偏置或并列式配置是可能的，如圖15和16所示。 RF芯片162典型地遠(yuǎn)小于天線陣列。因此，此配置不會(huì)太多地增加封裝尺 寸。但是，饋線114將長于圖7-14中所示的配置，并且因此圖15和16的 方案對于小型陣列應(yīng)用是有利的。當(dāng)芯片162安裝在腔160中時(shí)，使腔160 中的芯片162偏離天線腔750防止了不希望的偏轉(zhuǎn)和應(yīng)力，由于腔160之 上的層102、 106、 108、 109、 110、 112提供了支撐，因此在腔750中無需 任何島。在偏置情況下的天線輻射^^莫式也略好于環(huán)式腔情況下的;f莫式，因 為陣列完全形成縱列。但是，至少在某些情況下，在偏置情況下，尤其是 對于大型陣列，陣列饋線更加難以設(shè)計(jì)。
圖17-18示出了笫一 (接收器)和第二 (發(fā)送器)十六天線元件相控 配置。在圖17和18中，如其他示例性島實(shí)施例一樣，在層106、 108、 109 中限定腔750并且其具有島1702和外部部分1704。對于圖17和18中的 配置，封裝尺寸僅為28毫米x 28毫米，高度(i^v頁面中)為46密耳(注 意，46密耳=0.046英寸=1.17毫米)。在圖17中，RF芯片162需要共平 面波導(dǎo)(CPW)反饋天線，所以存在十六個(gè)微帶到CPW過渡部件 (transition) l卯2。芯片162位于芯片腔160之內(nèi)。(還要注意饋線114、 反射器144和接地平面槽113。)圖17的配置對于每個(gè)貼片采用一個(gè)接地 平面槽，而圖18的配置對于每個(gè)貼片104采用兩個(gè)接地平面槽113。還要 注意，圖17和18是俯視圖，其中未4吏用虛(隱藏)線，為了例示方寸更-腔160中的芯片162位于島1702之下，就^f象圖7-14中那樣。
本發(fā)明的一個(gè)或多個(gè)實(shí)施例因此提供了具有用于RF芯片162的插槽 160以及用于平面天線陣列的內(nèi)部腔750的封裝。天線腔750可以例如是 圓形或矩形環(huán)，或是用于并列式配置的大型腔(圖15和16中示出了后者 的一個(gè)實(shí)例)。所述封裝的實(shí)施例可以實(shí)現(xiàn)平面相控陣列，優(yōu)選地?zé)o需用 于RF反饋的過孔，并且在一個(gè)或多個(gè)實(shí)施例中，具有基4^目等并且相對 較短的饋線長度。如果需要相對較大的相控陣列，則可以通過擴(kuò)大腔尺寸 來使用更多的天線元件，如圖9-12所示。鑒于圖7-18的描述，將理解的是，總體來說，具有N個(gè)(N至少為2 ) 集成孑L耦合的貼片天線的射頻集成電路芯片封裝包括N個(gè)總體上為平面 的貼片104，以及至少一個(gè)總體上為平面的接地平面110,接地平面110 在所述N個(gè)總體上為平面的貼片內(nèi)側(cè)、與其具有間隔并且與其基本上平行。 接地平面中形成有N個(gè)耦合孔槽113，所述槽與貼片104基本上相對(在 某些情況下，例如在圖18中，可以存在多于N個(gè)的槽-例如，2N個(gè)槽，每 個(gè)貼片有2個(gè)槽)。N條饋線114在接地平面110內(nèi)側(cè)、與其具有間隔并 且與其基本上平行。至少一個(gè)射頻芯片162在饋線114內(nèi)側(cè)并與其具有間 隔，并且耦合到饋線114和接地平面110。注意，根據(jù)圖l-6所述的過孔、 襯墊和反襯墊也可用在圖7-18的實(shí)施例中?？梢詫個(gè)貼片104布置為形 成平面相控陣列。
第一襯底層(如由接合膜126和村底128形成的襯底層)在饋線114 內(nèi)側(cè)并與其具有間隔，并且形成有芯片容納腔160，且芯片162位于所述 芯片容納腔中。第二襯底層(如由膜106、 109和襯底128形成的襯底層) 布置在接地平面110與貼片104限定的平面之間的區(qū)域中。在第一金屬層 中形成貼片104，在第二金屬層中形成接地平面110，并且笫二襯底層限定 了天線腔750，且N個(gè)總體上為平面的貼片104位于天線腔750內(nèi)。
在某些情況下，在第二襯底層中形成島702、 1702,其在腔750內(nèi)， 因此限定了腔的環(huán)狀形狀，并且N個(gè)總體上為平面的貼片104位于所述環(huán) 狀形狀內(nèi)，且島702、 1702與芯片容納腔160基本上相對。在此使用的"基 本上相對"旨在描述這樣的配置當(dāng)在平面圖中查看時(shí)，所述島至少部分 地與芯片容納腔重疊，以幫助支撐由將芯片162插入腔160產(chǎn)生的插入負(fù) 荷。所述島和腔可以具有各種形狀，并且在任何特定情況下可以具有相同 或不同的形狀。在某些示意性的非限制情況下，當(dāng)在平面圖中查看時(shí)，兩 者基本上為矩形(矩形包括但不限于正方形)，而在其他示意性的非限制 情況下，當(dāng)在平面圖中查看時(shí)，兩者基本上為圓形，
在某些情況下，笫三襯底層(如由襯底112形成的襯底層)被布置在 接地平面110與饋線114之間的區(qū)域中，并且在第三金屬層中形成饋線
16114。在一個(gè)或多個(gè)實(shí)施例中，N個(gè)反射器144在第三襯底層內(nèi)側(cè)并與其具 有間隔，并且總體上與耦合孔槽113相對。反射器144可以例如位于笫一 襯底層的內(nèi)表面上。此外，在某些情況下，第四襯底層(如由接合膜170 和襯底172形成的襯底層)在反射器144內(nèi)側(cè)并與其具有間隔，且反射器 144 ^皮嵌入第 一和第四襯底層之間。
在其他情況下，例如圖15和16中所示，當(dāng)在平面圖中查看時(shí)，天線 腔750與芯片容納腔160具有間隔，以便從天線腔基本卸去在將芯片160 插入芯片容納腔160期間產(chǎn)生的負(fù)荷(例如，通過緊鄰芯片162上的層102、 108、 106、 109、 110、 112中的壓縮)。
在某些情況下，蓋(如層102)固定在天線腔750之上并且至少部分 地由島702支撐。
在另一方面， 一種制造所述類型的射頻集成電路芯片封裝的方法包括 提供所述類型的封裝，所述封裝未插入芯片162且具有所述的島702;以 及將至少一個(gè)射頻芯片162插入腔160，且島702支撐由將芯片插入腔產(chǎn) 生的負(fù)荷。
在另一方面， 一種制造所述類型的射頻集成電路芯片封裝的方法包括 提供所述類型的封裝，所述封裝未插入芯片162且在平面圖中查看時(shí)，天 線腔與芯片容納腔具有間隔(例如，如圖15和16所示)；以及將至少一 個(gè)射頻芯片162插入腔160，以便從天線腔基本卸去在將芯片160插入芯 片容納腔160期間產(chǎn)生的負(fù)荷(例如，通過緊鄰芯片162上的層102、 108、 106、 109、 110、 112中的壓縮)。
如上所述，可以在基于PCB的封裝中產(chǎn)生內(nèi)部腔，但是可能涉及某些 挑戰(zhàn)性的工藝。在低溫共燒陶瓷(LTCC)工藝中非常難以實(shí)現(xiàn)內(nèi)部腔。 為了解決這些問題，現(xiàn)在將描述本發(fā)明的其他方面。因此可在PCB和 LTCC工藝兩者中實(shí)現(xiàn)所述封裝i殳計(jì)。在一個(gè)或多個(gè)實(shí)施例中，所述封裝 可以被分隔成兩部分主部分和蓋。
本發(fā)明的方面提供了一種用于低成本封裝的裝置和方法，所述封裝具 有工作在毫米波范圍的集成天線和相控陣列。具有集成天線的封裝的一個(gè)或多個(gè)實(shí)施例基于多層PCB或LTCC，并且包括矩形或環(huán)狀腔以便實(shí)現(xiàn)高 性能天線陣列以及其他腔以便容納毫米波RF芯片。在一個(gè)或多個(gè)實(shí)例中， 通過將封裝分隔成兩部分(即，主體和蓋)來避免內(nèi)部腔。此方法與PCB 和LTCC工藝一致并且可用于具有集成天線或天線陣列的封裝。此外，此 方法適合自動(dòng)過程并且減少了封裝天線所涉及的組件數(shù)。"分隔"方法一 般地涉及具有集成天線或平面相控陣列的低成本封裝，或涉及具有用于毫 米波頻率及更高頻率的集成天線或平面相控陣列的芯片封裝。
因此，在"倒裝"方法中，嵌入(內(nèi)部)腔變?yōu)殚_放腔。圖19和20 示出了第一 "分隔"實(shí)施例的俯視圖和截面圖。此實(shí)施例類似于圖13和 14的實(shí)施例，除了省略了層106和102并且存在蓋2102以外。圖21和22 的實(shí)施例類似于圖19和20的實(shí)施例，除了提供脊2150以便支撐島702 以外。對于圖19-22中的結(jié)構(gòu)，開放腔750位于"主，，(較低)部分，與 蓋2102相對，因?yàn)樾酒?62優(yōu)選地應(yīng)具有背部支撐。
圖23和24的實(shí)施例某種程度上類似于圖7和8的實(shí)施例，但是采用 了 "分隔"方法，以便采用該2102并省略層106，并且芯片162位于腔750 內(nèi)，而不是如圖8中那樣位于區(qū)域160內(nèi)。在位于層112的上表面的饋線 2414中以及在位于層112、 116之間的接地平面2410 (具有槽，未單獨(dú)編 號(hào))中做出伴隨的更改。提供了接地過孔2462、 2464以使外部接地端子可 用(過孔2462)并且使芯片162接地到接地平面2410?？梢猿鲇谛盘?hào)、電 源和/或控制目的提供一個(gè)或多個(gè)其他過孔2460。圖25和26的實(shí)施例類似 于圖23和24的實(shí)施例，只是在此情況下，腔750基本上在蓋部分中形成， 因?yàn)樵谏w部分2602上提供了層2606、 2608。對于圖23-26中的結(jié)構(gòu)，開放 式腔750可以在主部分，如圖23和24中那樣，也可以在蓋部分，如圖25 和26中那樣(因?yàn)榍?50中存在芯片162)。在任一 "分隔"實(shí)施例中， 兩個(gè)部分(蓋部分和主部分)可以例如通過粘合在一起或倒轉(zhuǎn)安裝在一起 而牢固地接合，如本領(lǐng)域技術(shù)人員從B. Min和G. M. Rebeiz的"A Low-Loss Silicon-on-Silicon DC-110-GHz Resonance-Free Package"(關(guān) 于微波理論和技術(shù)的IEEE學(xué)報(bào)，巻54,第2期，710-716頁，2006年2月)可知的。
需要附加制造步驟來產(chǎn)生島702。為了減少步驟，可以如圖21-22所示 那樣使用脊2150。為了清楚，所述島是獨(dú)立的部分。如果研磨層108，則 島將落下或移動(dòng)。這是為何其難以制造。如果使用脊，則"島"被附加到 層108的其他部分。所以研磨將容易得多。
圖19-22中的天線的作用與以上描述的類似。圖23-26中的實(shí)施例具 有某些顯著的不同。芯片162完全在封裝內(nèi)部，所以其受到完整的保護(hù)。 采用不同的孔耦合的貼片天線；如圖24的說明提到的，饋線2414在貼片 104與接地平面2410之間。由于使用了反射器144，所以這是可能的。此 外，圖23-26的實(shí)施例對于大量生產(chǎn)尤其有利，因?yàn)閊f吏用了不同的過孔結(jié) 構(gòu)，如根據(jù)圖24所述。
對于使用PCB制造技術(shù)的實(shí)施例，典型地可以釆用圖26中的粘合層， 如層170、 126、 2606。在另一方法中，如圖27和28所示，采用了 LTCC 制造技術(shù)并且無需粘合層。
圖31和32示出了并列式"分隔"實(shí)施例的俯視圖和截面圖。此實(shí)施 例類似于圖15和16的實(shí)施例，只是省略了層106和102并且存在蓋3202。 圖29和30的實(shí)施例類似于圖31和32的實(shí)施例，只是在此情況下，腔750 基本上在蓋部分中形成，因?yàn)樯w部分3202上提供了層3006、 3008;此外， 芯片162在腔750中，如根據(jù)圖24所述提供了過孔2460、 2462，并且饋 線2414位于貼片104與接地平面2410之間，JU吏用了反射器144,如以 上根據(jù)圖24所述。
在如圖23-28的實(shí)施例中，RF芯片162可以為封裝蓋提供某些支撐。 但是，這對天線腔設(shè)計(jì)施加了某些限制，并且如果需要較大的陣列，則芯 片對蓋的支撐可能不夠。在此情況下，對蓋的環(huán)狀支撐3370可以是有利的， 如圖33-34 (它們在其他方面類似于圖25和26 )所示。環(huán)狀支撐3370可 以例如在層2606、 2608中形成。如上所述，可選地，可以與環(huán)狀支撐3370 一起采用類似于脊2150的脊(未在圖33和34中示出)，以使得制造更加 容易。在上述的多個(gè)示意性實(shí)施例中，芯片162通過倒轉(zhuǎn)安裝附加到封裝。 倒轉(zhuǎn)安裝附加提供了良好的互連性能。但是，至少在某些情況下，倒轉(zhuǎn)安 裝工藝的成本高于線接合工藝。圖35和36示出了具有線接合3682以將芯 片162與饋線2414互連的實(shí)施例。芯片162在較低部分3680中的腔(未 單獨(dú)編號(hào))之內(nèi)，由于反射器144，較低部分3680可以例如具有兩層。為 了清楚，圖36省略了過孔。圖37和38示出了線接合的并列式實(shí)施例，具 有線接合3890以將芯片162與過孔2460互連；具有線接合3892以將芯片 162與過孔2462互連；以及具有線接合3894以將芯片162與饋線2414互 連。
一個(gè)或多個(gè)實(shí)施例因此提供了可用于去除中央島的如2150的脊形結(jié) 構(gòu)(即，所述結(jié)構(gòu)不再是島，因?yàn)槠溥B接到其他部分)。此外，在某些實(shí) 施例中，如在圖24、 26、 28、 30、 34、 36和38中，饋線可以在貼片與接 地平面之間。另外，某些實(shí)施例提供了允許將芯片線接合到封裝的兩部分 結(jié)構(gòu)，如圖36和38所示，和/或芯片嵌入封裝內(nèi)的兩部分結(jié)構(gòu)，如圖24、 26、 28、 30、 34、 36、 38所示。
因此，具有N個(gè)集成孔耦合的貼片天線(N至少為1)的射頻集成電 路芯片封裝的一個(gè)或多個(gè)實(shí)施例包括蓋部分2102、 2602、 3202，其具有 N個(gè)總體上為平面的貼片；以及耦合到所述蓋部分的主部分(圖20、 22、 24、 26、 28、 30、 32、 34、 36和38中的較低層疊)。所述主部分包括至 少一個(gè)總體上為平面的接地平面110、 2410，后者在N個(gè)總體上為平面的 貼片104內(nèi)側(cè)、與其具有間隔并且基本上與其平行。所述接地平面中形成 有至少N個(gè)耦合孔槽，所述槽與所述貼片基本上相對。所述主部分還包括: N條饋線114、 2414，它們在N個(gè)總體上為平面的貼片內(nèi)側(cè)、與其具有間 隔并且基本上與其平行；以及至少一個(gè)耦合到所述饋線和接地平面的射頻 芯片162。所述蓋部分和主部分共同限定了天線腔750。所述N個(gè)總體上 為平面的貼片104位于該天線腔內(nèi)。
在某些情況下，如圖24、 26、 28、 30和34中，芯片位于天線腔內(nèi)， 并且饋線2414位于接地平面2410外側(cè)。這通過N個(gè)^Jt器144實(shí)現(xiàn)，所述反射器144在接地平面內(nèi)側(cè)并與其具有間隔，并且總體上與耦合孔槽相 對。此方法還可以用在圖36和38的線接合實(shí)施例中，其中芯片162可以 位于主部分中的面向外側(cè)的腔內(nèi)。
在某些情況下，如上所述，主部分具有在饋線114內(nèi)側(cè)并與其具有間 隔的第一襯底層，并且第一襯底層形成有芯片容納腔160，芯片位于該芯 片容納腔內(nèi)。在此情況下，饋線114位于接地平面110內(nèi)側(cè)?？梢栽谔炀€ 腔內(nèi)形成島702,由此限定腔的環(huán)形形狀，所述島與芯片容納腔基本上相 對。所述島和/或腔可以是圓形、矩形或任何其他與工藝性一致的期望形狀。 一個(gè)或多個(gè)島支撐脊2150可以位于所述腔內(nèi)。
在饋線在接地平面內(nèi)側(cè)的情況下，可選地，N個(gè)反射器144可以在接 地平面和饋線內(nèi)側(cè)并與之具有間隔，并且與耦合孔槽基本上相對。
如在圖26、 28、 30、 34、 36和38中，在某些情況下，蓋部分形成有 內(nèi)向凸起以限定天線腔?？蛇x地，蓋部分可以形成有內(nèi)向凸起的環(huán)形支撐 3370。如在圖20、 22、 24和32中，在其他情況下，主部分形成有外向凸 起以限定天線腔。
在所述封裝的某些實(shí)施例中，N為2或大于2?？梢圆贾肗個(gè)貼片以 形成平面相控陣列。
如圖30、 32和38所示，在某些情況下，當(dāng)在平面圖中查看時(shí)，天線 腔與芯片容納腔具有間隔。例如，在圖32的實(shí)施例中，從天線腔基本上卸 去將芯片插入芯片容納腔期間產(chǎn)生的負(fù)荷。
在另一方面，參考圖39，描述了制造具有N個(gè)(N至少為1)集成孔 耦合的貼片天線的射頻集成電路芯片封裝的示意性方法3卯0。在步驟3卯2 開始后，步驟3904和3906包括提供所述的蓋部分和主部分，步驟3910 包括將蓋部分固定到主部分。在芯片位于天線腔內(nèi)的實(shí)施例中，額外步驟 包括在天線腔中定位芯片，而在芯片位于芯片容納腔內(nèi)的實(shí)施例中，額外 步驟包括在芯片容納腔中定位芯片-在流程圖中通過步驟3908表示了這兩 種可能性。在使用島的實(shí)施例中，其中在芯片定位期間預(yù)期存在顯著的負(fù) 荷，額外步驟包括按照塊3卯8中的附加說明來借助島支撐與定位芯片關(guān)聯(lián)
21的插入負(fù)荷。主部分和/或蓋部分可以例如^吏用印制電路板技術(shù)和/或共燒陶
瓷4支術(shù)來形成，如塊3卯4和3卯6中的附加表達(dá)所指出的-在其他情況下，
體來組裝這些項(xiàng)目。可以例如使用倒裝芯片技術(shù)或線接合技術(shù)來附加芯片。 所述方法在塊3912處繼續(xù)(例如，可以停止或制造更多封裝)。再次地， 在所述方法的某些實(shí)施例中，N為2或大于2?？梢圆贾肗個(gè)貼片以形成 平面相控陣列。
注意，為了避免混亂和混淆，在此處的俯視圖(平面圖)中通常避免 使用隱藏線(虛線)。
將意識(shí)到并應(yīng)理解的是，本發(fā)明的上述示意性實(shí)施例可以以多種不同 的方式實(shí)現(xiàn)。給出在此提供的本發(fā)明的教導(dǎo)，相關(guān)領(lǐng)域的技術(shù)人員將能夠 構(gòu)想本發(fā)明的其他實(shí)施方式。
盡管參考附圖描述了本發(fā)明的示例性實(shí)施例，但是要理解的是，本發(fā) 明并不限于這些精確的實(shí)施例，并且本領(lǐng)域的技術(shù)人員可以做出各種其他 更改和修改而不脫離本發(fā)明的范圍和精神。
權(quán)利要求
1.一種具有N個(gè)集成的孔耦合貼片天線的射頻集成電路芯片封裝，N至少為1，所述封裝包括蓋部分，其具有N個(gè)總體上為平面的貼片；以及主部分，其耦合到所述蓋部分，所述主部分又包括至少一個(gè)總體上為平面的接地平面，所述接地平面在所述N個(gè)總體上為平面的貼片內(nèi)側(cè)、與其具有間隔并且與其基本上平行，所述接地平面中形成有至少N個(gè)耦合孔槽，所述槽與所述貼片基本上相對；N條饋線，所述N條饋線在所述N個(gè)總體上為平面的貼片內(nèi)側(cè)、與其具有間隔并且與其基本上平行；以及至少一個(gè)射頻芯片，其耦合到所述饋線和所述接地平面；其中所述蓋部分和所述主部分共同限定了天線腔，所述N個(gè)總體上為平面的貼片位于所述天線腔內(nèi)。
2. 根據(jù)權(quán)利要求l的封裝，其中N至少為2。
3. 根據(jù)權(quán)利要求2的封裝，其中所述饋線位于所述接地平面外側(cè)，還 包括N個(gè)反射器，所述反射器在所述接地平面和所述饋線內(nèi)側(cè)并與其具有 間隔，并且所述反射器總體上與所述耦合孔槽相對。
4. 根據(jù)權(quán)利要求3的封裝，其中所述芯片位于所述天線腔內(nèi)。
5. 根據(jù)權(quán)利要求2的封裝，其中所述主部分還包括第 一襯底層，所述第一村底層在所述饋線內(nèi)側(cè)并與 其具有間隔，所述第一襯底層形成有芯片容納腔，所述芯片位于所述芯片 容納腔內(nèi)；以及所述饋線位于所述接地平面內(nèi)側(cè)。
6. 根據(jù)權(quán)利要求5的封裝，還包括在所述天線腔內(nèi)形成的島，由此限 定所述腔的環(huán)形形狀，所述島與所述芯片容納腔基本上相對。
7. 根據(jù)權(quán)利要求5的封裝，其中在以平面圖查看時(shí)，所述島和所述天 線腔基本上為矩形。
8. 根據(jù)權(quán)利要求5的封裝，其中在以平面圖查看時(shí)，所述島和所述天 線腔基本上為圓形。
9. 根據(jù)權(quán)利要求5的封裝，還包括位于所述腔內(nèi)的至少一個(gè)島支撐脊。
10. 根據(jù)權(quán)利要求5的封裝，還包括N個(gè)反射器，所述反射器在所述 接地平面和所述饋線內(nèi)側(cè)并與其具有間隔，并且所述反射器總體上與所述 耦合孔槽相對。
11. 根據(jù)權(quán)利要求2的封裝，其中所述蓋部分形成有內(nèi)向凸起以限定 所述天線腔。
12. 根據(jù)權(quán)利要求ll的封裝，其中所述蓋部分形成有內(nèi)向凸起的環(huán)形 支撐。
13. 根據(jù)權(quán)利要求2的封裝，其中所述主部分形成有外向凸起以限定 所述天線腔。
14. 根據(jù)權(quán)利要求2的封裝，其中所述N個(gè)貼片被布置為形成平面相 控陣列。
15. 根據(jù)權(quán)利要求2的封裝，其中在以平面圖查看時(shí)，所述天線腔與 所述芯片容納腔具有間隔，以《更從所述天線腔基本上卸去將所述芯片插入 所述芯片容納腔期間產(chǎn)生的負(fù)荷。
16. —種制造具有N個(gè)集成的孔耦合貼片天線的射頻集成電路芯片封 裝的方法，N至少為l,所述方法包括以下步驟提供蓋部分，其具有N個(gè)總體上為平面的貼片； 提供主部分，其包括至少一個(gè)總體上為平面的接地平面，所述接地平面中形成有至少 N個(gè)耦合孔槽；N條饋線；以及至少一個(gè)射頻芯片，其耦合到所述饋線和所述接地平面；以及 將所述蓋部分固定到所述主部分； 其中所述蓋部分和所述主部分共同限定了天線腔，所述N個(gè)總體上為平面的貼片位于所述天線腔內(nèi)；所述接地平面在所述N個(gè)總體上為平面的貼片內(nèi)側(cè)、與其具有間 隔并且與其基本上平行；所述槽與所述貼片基本上相對；以及所述N條饋線在所述N個(gè)總體上為平面的貼片內(nèi)側(cè)、與其具有間 隔并且與其基本上平行。
17. 根據(jù)權(quán)利要求16的方法，其中N至少為2。
18. 根據(jù)權(quán)利要求17的方法，其中 其中所述饋線位于所述接地平面外側(cè)；以及所述主部分還包括N個(gè)反射器，所述反射器在所述接地平面和所述饋 線內(nèi)側(cè)并與其具有間隔，并且所述反射器總體上與所述耦合孔槽相對； 還包括在所述天線腔內(nèi)定位所述芯片的額外步驟。
19. 根據(jù)權(quán)利要求17的方法，其中所述主部分還包括第一襯底層，所述第 一襯底層在所述饋線內(nèi)側(cè)并與 其具有間隔，所述第一襯底層形成有芯片容納腔；以及 所述饋線位于所述接地平面內(nèi)側(cè)； 還包括在所述芯片容納腔內(nèi)定位所述芯片的額外步驟。
20. 根據(jù)權(quán)利要求19的方法，其中所述蓋部分和所述主部分中的至少 一個(gè)還包括在所述天線腔內(nèi)形成的島，由此限定所述腔的環(huán)形形狀，所述 島與所述芯片容納腔基本上相對，還包括借助所述島支撐與所述芯片的所 述定位關(guān)聯(lián)的插入負(fù)荷的額外步驟。
21. 根據(jù)權(quán)利要求17的方法，還包括使用印制電路板技術(shù)至少形成所 述主部分的額外步驟。
22. 根據(jù)權(quán)利要求17的方法，還包括使用低溫共燒陶瓷技術(shù)至少形成 所述主部分的額外步驟。
23. 根據(jù)權(quán)利要求17的方法，還包括使用倒裝芯片技術(shù)和線接合技術(shù) 之一來耦合所述芯片。
全文摘要
一種具有N個(gè)集成的孔耦合貼片天線的射頻集成電路芯片封裝，N至少為1，所述封裝包括蓋部分，其具有N個(gè)總體上為平面的貼片；以及主部分，其耦合到所述蓋部分。所述主部分又包括至少一個(gè)總體上為平面的接地平面，所述接地平面在所述N個(gè)總體上為平面的貼片內(nèi)側(cè)、與其具有間隔并且與其基本上平行。所述接地平面中形成有至少N個(gè)耦合孔槽。所述槽與所述貼片基本上相對。所述主部分還包括N條饋線，所述N條饋線在所述N個(gè)總體上為平面的貼片內(nèi)側(cè)、與其具有間隔并且與其基本上平行；以及至少一個(gè)射頻芯片，其耦合到所述饋線和所述接地平面。所述蓋部分和所述主部分共同限定了天線腔，所述N個(gè)總體上為平面的貼片位于所述天線腔內(nèi)。
文檔編號(hào)G06K19/077GK101625730SQ200910149870
公開日2010年1月13日 申請日期2009年7月2日 優(yōu)先權(quán)日2008年7月7日
發(fā)明者B·A·弗洛伊德, J·A·G·阿克曼, 劉兌現(xiàn) 申請人:國際商業(yè)機(jī)器公司