專利名稱：一種存儲設(shè)備及其隨機讀寫方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲設(shè)備技術(shù)領(lǐng)域，尤其涉及一種存儲設(shè)備及其隨機讀寫方法。
背景技術(shù)：
固態(tài)硬盤(SSD, Solid State Disk)作為一種存儲設(shè)備，可以包括控制單 元、存儲單元以及高速緩存(Cache )。存儲單元多采用非易失性的閃存(Flash) 芯片組成。
SSD在執(zhí)行讀操作時，解析接收到的讀命令，然后從對應(yīng)的Flash芯片中 讀出相應(yīng)數(shù)據(jù)，將讀出的數(shù)據(jù)緩存在Cache中，再由Cache傳到主機。SSD 在執(zhí)行寫操作時，解析接收到的寫命令，然后將接收到的數(shù)據(jù)緩存在Cache 中，再將緩存在Cache中的數(shù)據(jù)寫入對應(yīng)的Flash芯片。
發(fā)明人在研究過程中，發(fā)現(xiàn)上述SSD執(zhí)行讀寫操作至少存在以下缺點 由于SSD執(zhí)行的讀寫操作屬于串行操作，因此，很難提高每秒進行讀寫操作 的次凄t (IOPS ， I/O per second )。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明實施例提供了一種存儲設(shè)備及其隨機讀寫方法，以提 高讀寫操作的IOPS。
一種隨機讀寫方法，所述方法包括
接收命令；
根據(jù)所述命令，通過雙口高速緩存的第一端口與所述雙口高速緩存進行 數(shù)據(jù)傳輸，控制所述雙口高速緩存通過所述雙口高速緩存的第二端口與閃存 芯片或者閃存芯片陣列進行數(shù)據(jù)傳輸。
一種存儲設(shè)備，所述存儲設(shè)備包括控制單元、雙口高速緩存，其中所 述控制單元用于接收命令，根據(jù)所述命令，通過雙口高速緩存的第一端口與 所述雙口高速緩存進行數(shù)據(jù)傳輸，控制所述雙口高速緩存通過所述雙口高速 緩存的第二端口與閃存芯片或者閃存芯片陣列進行數(shù)據(jù)傳輸；所述雙口高速緩存，用于根據(jù)所述控制單元進行的控制，與所述控制單 元以及所述閃存芯片或者閃存芯片陣列進行數(shù)據(jù)傳輸。
可以看出，控制單元可以控制雙口 Cache在進行數(shù)據(jù)傳輸?shù)耐瑫r進行雙 口 Cache的管理，使數(shù)據(jù)傳輸與雙口 Cache的管理并行進行，減少了雙口 Cache 進行管理引起的時延，即減少了雙口 Cache準(zhǔn)備數(shù)據(jù)的時間，從而，有效提 高了IOPS。并且，即使雙口 Cache能夠緩存的數(shù)據(jù)量較少，也可以有效提高 IOPS。


圖1為本發(fā)明實施例方法流程圖； 圖2為本發(fā)明實施例執(zhí)行讀操作具體方法流程圖一； 圖3為本發(fā)明實施例執(zhí)行讀操作具體方法流程圖二； 圖4為本發(fā)明實施例執(zhí)行讀操作具體方法流程圖三； 圖5為本發(fā)明實施例執(zhí)行寫操作具體方法流程圖； 圖6為本發(fā)明實施例存儲設(shè)備結(jié)構(gòu)框圖； 圖7為本發(fā)明實施例存儲設(shè)備硬件結(jié)構(gòu)圖。
具體實施例方式
為了使本發(fā)明實施例的上述特征、優(yōu)點更加明顯易懂，下面結(jié)合具體實 施方式對本發(fā)明實施例進4亍詳細i兌明。
請參考圖1，為本發(fā)明實施例方法流程圖，包括以下步驟
步驟101:接收命令；
步驟102:才艮據(jù)所述命令，通過雙口高速緩存的第一端口與所述雙口高速 緩存進行數(shù)據(jù)傳輸，控制所述雙口高速緩存通過所述雙口高速緩存的第二端 口與閃存芯片或者閃存芯片陣列進行數(shù)據(jù)傳輸。
下面對圖1所示步驟進行詳細說明。請參考圖2,為本發(fā)明實施例執(zhí)行讀 操作具體方法流程圖一，可以包括以下步驟
步驟201:控制單元接收來自接口或者主機的讀命令隊列；假設(shè)讀命令隊列中最先要處理的兩個讀命令中，第一讀命令對應(yīng)的數(shù)
據(jù)存儲于雙口 Cache中，第二讀命令對應(yīng)的數(shù)據(jù)存儲于對應(yīng)的Flash芯片 中。
步驟202:控制單元啟動雙口 Cache的第一端口，通過第一端口獲取 雙口 Cache中第一讀命令對應(yīng)的數(shù)據(jù)，并將獲取的數(shù)據(jù)輸出至接口或者主 機；
步驟203:在步驟202的過程中，控制單元啟動雙口 Cache的第二端 口，控制雙口 Cache根據(jù)第二讀命令，通過第二端口從對應(yīng)的Flash芯片 中獲取數(shù)據(jù)；
步驟204:當(dāng)通過第一端口獲取的數(shù)據(jù)傳輸完畢，控制單元通過第一 端口或者第二端口獲取第二端口在步驟203中獲取的數(shù)據(jù)，并將獲取的數(shù) 據(jù)輸出至接口或者主機。
需要指出的是，在步驟204的過程中，控制單元通過任意一個端口獲 取數(shù)據(jù)的同時，繼續(xù)控制雙口 Cache通過另一個端口從對應(yīng)的Flash芯片 中繼續(xù)獲取后續(xù)讀命令對應(yīng)的數(shù)據(jù)。
請參考圖3,為本發(fā)明實施例執(zhí)行讀操作具體方法流程圖二，可以包 括以下步驟
步驟301:控制單元接收來自接口或者主機的讀命令隊列；
假設(shè)讀命令隊列中最先要處理的兩個讀命令中，第一讀命令以及第二 讀命令各自對應(yīng)的數(shù)據(jù)均存儲于相應(yīng)的Flash芯片中。
步驟302:控制單元啟動雙口 Cache的第一端口，通過第一端口控制 雙口 Cache才艮據(jù)第一讀命令從對應(yīng)的Flash芯片中獲取數(shù)據(jù)；
步驟303:控制單元通過第 一端口獲取雙口 Cache從對應(yīng)的Flash芯片 中獲取的數(shù)據(jù)，并將獲取的數(shù)據(jù)輸出至接口或者主機；
步驟304:在步驟303的過程中，控制單元啟動雙口 Cache的第二端 口，控制雙口 Cache根據(jù)第二讀命令，通過第二端口從對應(yīng)的Flash芯片 中獲取數(shù)據(jù)；
步驟305:當(dāng)控制單元通過第一端口獲取的數(shù)據(jù)傳輸完畢，控制單元 通過第一端口或者第二端口獲取雙口 Cache在步驟304中獲耳又的數(shù)據(jù)，并
7將獲取的數(shù)據(jù)輸出至接口或者主機。
請參考圖4，為本發(fā)明實施例執(zhí)行讀操作具體方法流程圖三，可以包
括以下步驟
步驟401:控制單元接收到來自接口或者主機的讀命令； 假設(shè)該讀命令對應(yīng)的數(shù)據(jù)存儲在雙口 Cache中。
步驟402:控制單元啟動雙口 Cache的第一端口，通過第一端口從雙 口 Cache中獲取讀命令對應(yīng)的數(shù)據(jù)，并將獲取的數(shù)據(jù)輸出至接口或者主機；
步驟403:在步驟402的過程中，控制單元啟動雙口 Cache的第二端 口，控制雙口 Cache通過第二端口將自身需要寫入Flash芯片的數(shù)據(jù)寫入 對應(yīng)的Flash芯片。
當(dāng)雙口 Cache的其中一個端口處于空閑狀態(tài)時，例如圖4所示流程圖 三的情況，控制單元可以控制雙口 Cache通過處于空閑狀態(tài)的端口將雙口 Cache中需要寫入Flash芯片的數(shù)據(jù)寫入對應(yīng)的Flash芯片。長時間執(zhí)行寫 操作時，若出現(xiàn)空間不足的問題，會影響IOPS。在執(zhí)行較長時間的寫操作 時，由于事先已經(jīng)將雙口 Cache中需要寫入Flash芯片的數(shù)據(jù)寫入了對應(yīng) 的Flash芯片，提前解決了將雙口 Cache在執(zhí)行長時間寫操作時有可能會 出現(xiàn)的空間不足的問題。另外，控制單元控制雙口 Cache將需要寫入Flash 芯片的數(shù)據(jù)寫入對應(yīng)的Flash芯片可以通過后文步驟SI - S3實現(xiàn)，可以加 快寫入對應(yīng)的Flash芯片的時間。
總之，在控制單元通過雙口 Cache的一個端口獲取數(shù)據(jù)并將獲取的數(shù) 據(jù)輸出至接口或者主機時，控制單元控制雙口 Cache通過另一端口與對應(yīng) 的Flash芯片進行數(shù)據(jù)傳輸，即控制雙口 Cache通過另 一個端口進行雙口 Cache的管理。
可以看出，本發(fā)明實施例使控制單元獲取數(shù)據(jù)并向接口或者主機輸出 數(shù)據(jù)與雙口 Cache進行管理并行進行，可以減少雙口 Cache準(zhǔn)備數(shù)據(jù)的時 間，即使雙口 Cache能夠緩存的數(shù)據(jù)量較少，也可以有效提高IOPS。
需要指出的是，本發(fā)明實施例可以用高速Cache代替雙口 Cache。此 時，將高速Cache進行分時處理，使高速Cache在不同時間段內(nèi)執(zhí)行不同 的操作。具體為當(dāng)高速Cache的處理速度很快時，如高速Cache帶寬為300M，而所需帶寬可能只需要150M,因此，在大多時間對高速Cache的 操作是空閑的，此時，可以利用高速Cache的空閑時間處理其它事務(wù)。例 如，假設(shè)某高速Cache的帶寬為每秒鐘300M，若當(dāng)前僅需要150M的帶 寬，則該高速Cache處理150M帶寬的數(shù)據(jù)的單位時間為0.5秒，這樣， 可以分時利用150M的帶寬主要用于控制單元從高速Cache中讀數(shù)據(jù)， 150M的帶寬用于高速Cache 乂人Flash芯片中讀數(shù)據(jù)。
請參考圖5,為本發(fā)明實施例執(zhí)行寫操作具體方法流程圖，可以包括 以下步驟
步驟501:控制單元接收到來自接口或者主機的寫命令隊列；
步驟502:控制單元啟動雙口 Cache的第一端口，通過第一端口將寫 命令隊列中寫命令對應(yīng)的數(shù)據(jù)寫入雙口 Cache;
步驟503:在步驟502的過程中，控制單元啟動雙口 Cache的第二端 口，控制雙口 Cache通過第二端口，將雙口 Cache中需要寫入Flash芯片 的數(shù)據(jù)寫入對應(yīng)的Flash芯片。
步驟501至步驟503保證了雙口 Cache中始終有空間接收來自控制單 元的寫命令對應(yīng)的數(shù)據(jù)。需要注意的是， 一般來說，造成隨機寫速率無法 提高的最大問題是將雙口 Cache中的數(shù)據(jù)寫入對應(yīng)的Flash的速率很難 提高。因此，本發(fā)明實施例中，步驟503可以通過以下步驟實現(xiàn)
步驟S1:控制單元判斷雙口 Cache中需要寫入Flash芯片的數(shù)據(jù)哪些 Flash頁凄t據(jù)屬于同一個Flash塊；
步驟S2:控制單元將Flash塊按照Flash頁數(shù)據(jù)的數(shù)據(jù)量進行降序排
列；
步驟S3:控制單元控制雙口 Cache通過第二端口，將Flash塊中Flash 頁數(shù)據(jù)的數(shù)據(jù)量大于預(yù)設(shè)值的Flash塊所包含的數(shù)據(jù)寫入對應(yīng)的Flash芯 片。
才艮據(jù)不同的雙口 Cache類型，當(dāng)雙口 Cache可以一次寫入Flash芯片 的Flash塊為一塊時，則將包含F(xiàn)lash頁數(shù)據(jù)最多的一個Flash塊寫入Flash 芯片；當(dāng)雙口 Cache可以一次寫入Flash芯片的Flash塊為多塊時，則將包 含F(xiàn)lash頁數(shù)據(jù)最多的幾個Flash塊寫入對應(yīng)的Flash芯片。雙口 Cache中需要寫入Flash芯片的數(shù)據(jù)可以在同 一時間較多地寫入 Flash芯片，4是高了雙口 Cache寫入Flash芯片的速率。
可以看出，控制單元通過雙口 Cache的第一端口向雙口 Cache寫入數(shù) 據(jù)，同時，控制單元控制雙口 Cache通過第二端口將需要寫入Flash芯片 的數(shù)據(jù)寫入對應(yīng)的Flash芯片，保證了雙口 Cache中始終有足夠的空間接 收來自控制單元的數(shù)據(jù)。本發(fā)明實施例還可以保證雙口 Cache可以快速將 需要寫入Flash芯片的數(shù)據(jù)寫入對應(yīng)的Flash芯片，即使雙口 Cache的緩存 數(shù)據(jù)量較小，也可以有效提高IOPS。
需要指出的是，本發(fā)明實施例可以用高速Cache代替雙口 Cache。此 時，將高速Cache進行分時處理，使高速Cache在不同時間段內(nèi)執(zhí)行不同 的操作。具體為，當(dāng)控制單元請求向高速Cache寫入數(shù)據(jù)時，Cache也同 時請求向Flash芯片寫入數(shù)據(jù)，此時，先執(zhí)行控制單元向高速Cache寫入 數(shù)據(jù)的操作，再執(zhí)行高速Cache向Flash芯片寫入數(shù)據(jù)的操作，并交替執(zhí) 行。這樣，可以保證控制單元向高速Cache寫入數(shù)據(jù)的操作與高速Cache 向Flash芯片寫入數(shù)據(jù)的操作所占帶寬分別為總帶寬的1/2。還需要清楚的 是每次處理的數(shù)據(jù)的長度要一致，可設(shè)置為512Byte,另外，若只需執(zhí) 行控制單元向高速Cache寫入數(shù)據(jù)的操作或者高速Cache向Flash芯片寫 入數(shù)據(jù)的操作，則僅執(zhí)行所需操作即可。
請參考圖6，為本發(fā)明實施例存儲設(shè)備結(jié)構(gòu)框圖，包括
控制單元601,用于接收命令，根據(jù)所述命令，通過雙口 Cache 602的第 一端口與所述雙口 Cache 602進行數(shù)據(jù)傳輸，控制所述雙口 Cache 602通過所 述雙口 Cache 602的第二端口與閃存芯片或者閃存芯片陣列進行it據(jù)傳輸；
所述雙口 Cache 602，用于才艮據(jù)所述控制單元601進行的控制，與所述控
在執(zhí)行讀操作時，控制單元601通過雙口 Cache 602的第一端口從雙口 Cache中獲取數(shù)據(jù)，并將獲取的數(shù)據(jù)輸出至接口或者主機。同時，控制單元 601控制雙口 Cache 602通過其第二端口從對應(yīng)的Flash芯片中獲耳又后續(xù)讀命 令對應(yīng)的數(shù)據(jù)。 一旦當(dāng)前從雙口 Cache 602中獲取的數(shù)據(jù)傳輸完畢，可以繼續(xù)獲取雙口 Cache 602已經(jīng)準(zhǔn)備好的數(shù)據(jù)。
可見，由于控制單元從雙口 Cache 602中獲取數(shù)據(jù)與雙口 Cache 602從對 應(yīng)的Flash芯片中獲取數(shù)據(jù)并行進行，減少了雙口 Cache 602準(zhǔn)備數(shù)據(jù)的時間， 控制單元可以不用等待雙口 Cache 602去獲取數(shù)據(jù)，有效提高了 IOPS。
在執(zhí)行寫操作時，控制單元501啟動雙口 Cache 502的第一端口，通過第 一端口將數(shù)據(jù)寫入雙口 Cache 502。在此過程中，控制單元501啟動雙口 Cache 502的第二端口，利用本發(fā)明實施例執(zhí)^f亍寫操:作對應(yīng)的方法，控制雙口 Cache 502通過第二端口將自身需要寫入Flash芯片的數(shù)據(jù)寫入對應(yīng)的Flash芯片。
可以看出，控制單元通過雙口 Cache的第 一端口向雙口 Cache寫入數(shù)據(jù)， 同時，控制單元控制雙口 Cache通過第二端口將需要寫入Flash芯片的數(shù)據(jù)寫 入對應(yīng)的Flash芯片，保證了雙口 Cache中始終有足夠的空間接收來自控制單 元的數(shù)據(jù)。本發(fā)明實施例還可以保證雙口 Cache可以快速將需要寫入Flash芯 片的數(shù)據(jù)寫入對應(yīng)的Flash芯片，即使雙口 Cache的緩存數(shù)據(jù)量較小，也可以 有效提高IOPS。
請參考圖7，為本發(fā)明實施例存儲i殳備硬件結(jié)構(gòu)圖，包括
微控制器701(MCU, Micro Controller Unit),用于接收讀/寫命令，并將 接收到的讀/寫命令輸出至現(xiàn)場可編程門陣列602(FPGA, Field-Programmable Gate Array);
FPGA702,用于接收讀/寫命令，根據(jù)所述讀/寫命令，通過雙口 Cache 703 的第 一端口與所述雙口 Cache 703進4亍it據(jù)傳輸，同時，控制所述雙口 Cache 703通過所述雙口 Cache 703的第二端口與對應(yīng)的閃存芯片進行數(shù)據(jù)傳輸；
雙口 Cache 703,用于根據(jù)FPGA 702進行的控制，與FPGA 702或者對 應(yīng)的Flash芯片進行數(shù)據(jù)傳輸；
Flash芯片或者Flash芯片陣列704,用于根據(jù)FPGA 702的控制，與 雙口 Cache 703進行數(shù)據(jù)傳輸。
最后，還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù) 語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而 且，術(shù)語"包括"、"包含"或者其任何其他變體意在涵蓋非排他性的包含， 從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素， 而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、 物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句"包括一 個......，，限定的要素，并不排除在包括所述要素的過程、方法、物品或者
設(shè)備中還存在另外的相同要素。
通過以上的實施方式的描述，本領(lǐng)域的技術(shù)人員可以清楚地了解到本 發(fā)明可借助軟件加必需的硬件平臺的方式來實現(xiàn)，當(dāng)然也可以全部通過硬 件來實施，但很多情況下前者是更佳的實施方式?；谶@樣的理解，本發(fā) 明的技術(shù)方案對背景技術(shù)做出貢獻的全部或者部分可以以軟件產(chǎn)品的形式
體現(xiàn)出來，該計算機軟件產(chǎn)品可以存儲在存儲介質(zhì)中，如ROM/RAM、磁 碟、光盤等，包括若干指令用以使得一臺計算機設(shè)備(可以是個人計算機， 服務(wù)器，或者網(wǎng)絡(luò)設(shè)備等)執(zhí)行本發(fā)明各個實施例或者實施例的某些部分 所述的方法。
以上對本發(fā)明所提供的 一種存儲設(shè)備及其隨機讀寫方法進行了詳細介
實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于 本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實施方式
及應(yīng)用范圍 上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。
權(quán)利要求
1、一種隨機讀寫方法，其特征在于，所述方法包括接收命令；根據(jù)所述命令，通過雙口高速緩存的第一端口與所述雙口高速緩存進行數(shù)據(jù)傳輸，控制所述雙口高速緩存通過所述雙口高速緩存的第二端口與閃存芯片或者閃存芯片陣列進行數(shù)據(jù)傳輸。
2、 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述接收命令為接收讀命令；根據(jù)所述命令，通過雙口高速緩存的第一端口與所述雙口高速緩存進行 數(shù)據(jù)傳輸，控制所述雙口高速緩存通過所述雙口高速緩存的第二端口與閃存 芯片或者閃存芯片陣列進行數(shù)據(jù)傳輸包括根據(jù)所述讀命令，通過所述第一端口從所述雙口高速緩存中獲取所述讀 命令對應(yīng)的數(shù)據(jù)，控制所述雙口高速緩存通過所述第二端口從所述閃存芯片 或者閃存芯片陣列中獲取下一讀命令對應(yīng)的數(shù)據(jù)。
3、 根據(jù)權(quán)利要求2所述的方法，其特征在于，若所述讀命令對應(yīng)的數(shù)據(jù) 獲取完畢，所述方法還包括通過所述第一端口或者第二端口獲取所述第二端口從所述閃存芯片或者 閃存芯片陣列中獲取的數(shù)據(jù)，并輸出所獲取到的數(shù)據(jù)。
4、 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述接收命令為接收讀命令；根據(jù)所述命令，通過雙口高速緩存的第一端口與所述雙口高速緩存進行 數(shù)據(jù)傳輸，控制所述雙口高速緩存通過所述雙口高速緩存的第二端口與閃存芯片或者閃存芯片陣列進行數(shù)據(jù)傳輸包括控制所述雙口高速緩存通過所述第 一端口從所述閃存芯片或者閃存芯片 陣列中獲取所述讀命令對應(yīng)的數(shù)據(jù)；通過所述第 一端口從所述雙口高速緩存中獲取所述讀命令對應(yīng)的數(shù)據(jù)， 控制所述雙口高速緩存通過所述第二端口從所述閃存芯片或者閃存芯片陣列中獲取下一讀命令的對應(yīng)的數(shù)據(jù)。
5、 根據(jù)權(quán)利要求1所述的方法，其特征在于，根據(jù)所述命令，通過雙口 高速緩存的第一端口與所述雙口高速緩存進行數(shù)據(jù)傳輸，同時，控制所述雙 口高速緩存通過所述雙口高速緩存的第二端口與閃存芯片或者閃存芯片陣列進行數(shù)據(jù)傳輸包括通過所述第一端口從所述雙口高速緩存中獲取讀命令對應(yīng)的數(shù)據(jù)，同時， 控制所述雙口高速緩存通過所述第二端口向所述閃存芯片或者閃存芯片陣列 寫入數(shù)據(jù)。
6、 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述接收命令為接收寫命令；根據(jù)所述命令，通過雙口高速緩存的第一端口與所述雙口高速緩存進行 數(shù)據(jù)傳輸，控制所述雙口高速緩存通過所述雙口高速緩存的第二端口與閃存芯片或者閃存芯片陣列進行數(shù)據(jù)傳輸包括通過所述第一端口向所述雙口高速緩存寫入所述寫命令對應(yīng)的數(shù)據(jù)，控 制所述雙口高速緩存通過所述第二端口向所述閃存芯片或者閃存芯片陣列寫 入數(shù)據(jù)。
7、 根據(jù)權(quán)利要求6所述的方法，其特征在于，控制所述雙口高速緩存通 過所述第二端口向所述閃存芯片或者閃存芯片陣列寫入數(shù)據(jù)包括判斷所述雙口高速緩存中的數(shù)據(jù)中閃存頁數(shù)據(jù)所屬的閃存塊；將所述閃存塊中閃存頁數(shù)據(jù)的數(shù)據(jù)量大于預(yù)設(shè)值的閃存塊所包含的數(shù)據(jù) 寫入對應(yīng)的閃存芯片。
8、 一種存儲設(shè)備，其特征在于，所述存儲設(shè)備包括控制單元、雙口高速緩存，其中所述控制單元用于接收命令，根據(jù)所述 命令，通過雙口高速緩存的第一端口與所述雙口高速緩存進行數(shù)據(jù)傳輸，控 制所述雙口高速緩存通過所述雙口高速緩存的第二端口與閃存芯片或者閃存 芯片陣列進行數(shù)據(jù)傳輸；所述雙口高速緩存，用于根據(jù)所述控制單元進行的控制，與所述控制單 元以及所述閃存芯片或者閃存芯片陣列進行數(shù)據(jù)傳輸。
9、 根據(jù)權(quán)利要求8所述的存儲設(shè)備，其特征在于，所述控制單元還包括獲取單元，用于通過所述第 一端口或者第二端口獲取所述第二端口從所 述閃存芯片或者閃存芯片陣列中獲取的數(shù)據(jù)，并輸出所獲取到的數(shù)據(jù)。
10、 根據(jù)權(quán)利要求8所述的存儲設(shè)備，其特征在于，所述控制單元包括:判斷單元，用于判斷所述雙口高速緩存中的數(shù)據(jù)中閃存頁數(shù)據(jù)所屬的閃 存塊；寫數(shù)據(jù)子單元，用于將所述閃存塊中閃存頁數(shù)據(jù)的數(shù)據(jù)量大于預(yù)設(shè)值的 閃存塊所包含的數(shù)據(jù)寫入對應(yīng)的閃存芯片。
全文摘要
本發(fā)明實施例公開了一種存儲設(shè)備及其隨機讀寫方法。本發(fā)明實施例公開的方法包括接收命令；根據(jù)所述命令，通過雙口高速緩存的第一端口與所述雙口高速緩存進行數(shù)據(jù)傳輸，控制所述雙口高速緩存通過所述雙口高速緩存的第二端口與閃存芯片或者閃存芯片陣列進行數(shù)據(jù)傳輸。本發(fā)明實施例可以提高每秒進行讀寫操作的次數(shù)。
文檔編號G06F3/06GK101446886SQ200810188859
公開日2009年6月3日 申請日期2008年12月30日 優(yōu)先權(quán)日2008年12月30日
發(fā)明者張宗全 申請人:成都市華為賽門鐵克科技有限公司