專(zhuān)利名稱(chēng)：數(shù)據(jù)采集和信號(hào)發(fā)生裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及通信領(lǐng)域，并且特別地，涉及一種^:據(jù)采集和 信號(hào)發(fā)生裝置。
背景技術(shù)：
當(dāng)今，數(shù)字芯片設(shè)計(jì)的規(guī)模越來(lái)越大，從小的由幾百萬(wàn)門(mén)到大 的上千萬(wàn)門(mén)，其技術(shù)實(shí)現(xiàn)難度很大，功能也很復(fù)雜，這無(wú)疑給調(diào)試
和測(cè)試帶來(lái)了巨大的壓力和^L戰(zhàn)。目前，調(diào)測(cè)時(shí)使用的數(shù)據(jù)采集和 信號(hào)發(fā)生裝置主要是由個(gè)別公司提供的專(zhuān)用儀器，其功能固定且價(jià) 格昂貴，選用這些儀器必然會(huì)造成成本大幅度增加，而且還存在測(cè) 試速度緩慢、功能驗(yàn)證不全等缺陷。
然而，至今尚未提出具有較高實(shí)用性的數(shù)據(jù)采集和信號(hào)發(fā)生的 技術(shù)方案。

實(shí)用新型內(nèi)容
考慮到上述問(wèn)題而做出本實(shí)用新型，本實(shí)用新型的主要目的在 于提供一種用于數(shù)字芯片調(diào)試和測(cè)試的數(shù)據(jù)采集和信號(hào)發(fā)生機(jī)制。
根據(jù)本實(shí)用新型的一個(gè)實(shí)施例，提供了 一種數(shù)據(jù)采集和信號(hào)發(fā) 生裝置。
該裝置包4舌J見(jiàn)場(chǎng)可編禾呈門(mén)陣列(FPGA)芯片，用于下載"i殳 計(jì)邏輯，實(shí)現(xiàn)現(xiàn)場(chǎng)可編程門(mén)陣列功能，并通過(guò)全局IO引腳和普通 IO引腳與CPU、存儲(chǔ)器接口、信號(hào)發(fā)生輸出接口、以及數(shù)據(jù)采集 4妾口連4妾；以及CPU,與現(xiàn)場(chǎng)可編程門(mén)陣列芯片、RS232接口、以 及以太網(wǎng)接口連接，用于與上位機(jī)進(jìn)行通信、控制現(xiàn)場(chǎng)可編程門(mén)陣 列芯片和/或收發(fā)存儲(chǔ)器數(shù)據(jù)。
其中，RS232接口與上位機(jī)連接，實(shí)現(xiàn)數(shù)據(jù)采集和信號(hào)發(fā)生裝 置與上位機(jī)之間的通信；信號(hào)發(fā)生輸出接口用于輸出信號(hào)源；數(shù)據(jù) 采集^:口用于采集外部凄t據(jù)。
并且，以太網(wǎng)接口與上位機(jī)連接，實(shí)現(xiàn)數(shù)據(jù)采集和信號(hào)發(fā)生裝 置與上位4幾之間的數(shù)據(jù)上傳/下栽。其中，上位才幾用于控制數(shù)據(jù)采集 和信號(hào)發(fā)生裝置的運(yùn)行狀態(tài)和/或信號(hào)源數(shù)據(jù)的上傳/下栽。
此外，存儲(chǔ)器接口用于插入存儲(chǔ)器，以緩存采集的數(shù)據(jù)和信號(hào) 發(fā)生輸出的數(shù)據(jù)。
其中，存儲(chǔ)器包括數(shù)據(jù)采集存儲(chǔ)區(qū)，包括笫一區(qū)和第二區(qū)， 用于存儲(chǔ)采集的數(shù)據(jù)，其中，當(dāng)?shù)谝粎^(qū)/第二區(qū)的數(shù)據(jù)放滿(mǎn)時(shí)，現(xiàn)場(chǎng) 可編程門(mén)陣列芯片產(chǎn)生標(biāo)志信號(hào)給CPU, CPU啟動(dòng)讀取第一區(qū)/第 二區(qū)的數(shù)據(jù)并通過(guò)以太網(wǎng)接口上傳給上位機(jī)；以及信號(hào)產(chǎn)生存儲(chǔ) 區(qū)，包括第一區(qū)和第二區(qū)，用于存儲(chǔ)產(chǎn)生的信號(hào)，其中，當(dāng)?shù)谝粎^(qū) /第二區(qū)的信號(hào)放滿(mǎn)時(shí)，現(xiàn)場(chǎng)可編程門(mén)陣列芯片順序取出第一區(qū)/第 二區(qū)的信號(hào)通過(guò)信號(hào)發(fā)生輸出接口發(fā)送出去，當(dāng)?shù)谝粎^(qū)/第二區(qū)的信 號(hào)都被發(fā)送出去之后，現(xiàn)場(chǎng)可編程門(mén)陣列芯片產(chǎn)生標(biāo)志信號(hào)給 CPU,通知CPU將后續(xù)信號(hào)放入信號(hào)產(chǎn)生存儲(chǔ)區(qū)。
另外，該裝置進(jìn)一步包括電源電路，與數(shù)椐采集和信號(hào)發(fā)生 裝置的各個(gè)部件連接，用于為數(shù)據(jù)采集和信號(hào)發(fā)生裝置提供電壓。通過(guò)本實(shí)用新型的上述4支術(shù)方案，可以降4氐數(shù)字芯片調(diào)^式和測(cè) 試的成本、提高調(diào)測(cè)效率、有效克服功能驗(yàn)證不全的缺陷，同時(shí)增 強(qiáng)了系統(tǒng)的靈活性和應(yīng)用范圍，具有^艮強(qiáng)的可擴(kuò)展性。


此處所i兌明的附圖用來(lái)提供對(duì)本實(shí)用新型的進(jìn)一步理解，構(gòu)成 本申請(qǐng)的一部分，本實(shí)用新型的示意性實(shí)施例及其說(shuō)明用于解釋本
實(shí)用新型，并不構(gòu)成對(duì)本實(shí)用新型的不當(dāng)限定。
在附圖中
圖1是^4居本實(shí)用新型第一實(shí)施例的數(shù)據(jù)采集和信號(hào)發(fā)生裝置 的框圖；以及
圖2是根據(jù)本實(shí)用新型實(shí)施例的數(shù)據(jù)采集和信號(hào)發(fā)生裝置中存 儲(chǔ)器內(nèi)數(shù)據(jù)采集存儲(chǔ)區(qū)劃分的示意圖。
具體實(shí)施方式
下面將參照附圖詳細(xì)描述本實(shí)用新型的實(shí)施例。
第一實(shí)施例
首先將參照附圖描述本實(shí)用新型的第 一 實(shí)施例。
在本實(shí)用新型的第一實(shí)施例中，提供了一種數(shù)據(jù)采集和信號(hào)發(fā) 生裝置。
如圖l所示，該裝置包括現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)芯片， 用于下栽設(shè)計(jì)邏輯，實(shí)現(xiàn)現(xiàn)場(chǎng)可編程門(mén)陣列功能，并通過(guò)全局IO 引腳和普通IO引腳與CPU、存儲(chǔ)器接口、信號(hào)發(fā)生輸出接口、以 及數(shù)據(jù)采集接口連接；以及CPU，與現(xiàn)場(chǎng)可編程門(mén)陣列芯片、RS232
接口、以及以太網(wǎng)接口連接，用于與上位4幾進(jìn)行通信、控制現(xiàn)場(chǎng)可 編程門(mén)陣列芯片和/或收發(fā)存儲(chǔ)器數(shù)據(jù)。
優(yōu)逸地，現(xiàn)場(chǎng)可編程門(mén)陣列芯片是Altera的Stratix器件 EP1S20F780C7，用于實(shí)現(xiàn)CPU接口控制、DDRSDRAM內(nèi)存條讀 寫(xiě)控制、數(shù)據(jù)采集接口邏輯控制、信號(hào)發(fā)生輸出接口邏輯控制功能； 上位機(jī)可以是個(gè)人計(jì)算機(jī)，其CPU使用MOTOROLA的處理器 MPC8270， MPC8270對(duì)PC機(jī)下發(fā)的命令進(jìn)行解析，產(chǎn)生控制信號(hào) 給現(xiàn)場(chǎng)可編程門(mén)陣列芯片；RS232 4妾口可以是ADI的 ADM3202ARN和DB9插座，其是MPC8270的外設(shè)，MPC8270通 過(guò)RS232接口與個(gè)人計(jì)算機(jī)相連，接收個(gè)人計(jì)算機(jī)的控制命令，實(shí) 現(xiàn)數(shù)據(jù)采集和信號(hào)發(fā)生裝置與上位機(jī)之間的通信。
其中，信號(hào)發(fā)生輸出接口用于輸出信號(hào)源；數(shù)據(jù)采集接口用于 采集外部數(shù)據(jù)，并且信號(hào)發(fā)生輸出接口和數(shù)據(jù)采集接口都是通用接 口插座，通過(guò)增加和相應(yīng) <務(wù)改這兩個(gè)4妄口就可以實(shí)現(xiàn)不同的功能需求。
并且，以太網(wǎng)接口與上位機(jī)連接，實(shí)現(xiàn)數(shù)據(jù)采集和信號(hào)發(fā)生裝 置與上位機(jī)之間的數(shù)據(jù)上傳/下載。其中，上位機(jī)用于控制數(shù)據(jù)采集 和信號(hào)發(fā)生裝置的運(yùn)^f于狀態(tài)和/或信號(hào)源數(shù)據(jù)的上傳/下載。
優(yōu)選地，以太網(wǎng)接口是REALTEK的RTL8201BL和8P8C插座， 與上述的ADM3202ARN和DB9插座一樣，其是MPC8270的外設(shè)， MPC8270通過(guò)以太網(wǎng)接口與個(gè)人計(jì)算機(jī)進(jìn)行數(shù)據(jù)交互；信號(hào)發(fā)生輸 出接口可以是40針、2.54間距通用插座，通過(guò)IDE電纜與被測(cè)設(shè) 備相連，用于為被測(cè)設(shè)備提供輸入激勵(lì)；數(shù)據(jù)采集接口可以是40 針、2.54間距通用插座實(shí)現(xiàn)，通過(guò)IDE電纜與被測(cè)設(shè)備相連，從而 實(shí)現(xiàn)被測(cè)設(shè)備數(shù)據(jù)的采集。
此外，存儲(chǔ)器接口中可插入存儲(chǔ)器，以緩存采集的數(shù)據(jù)和信號(hào)
發(fā)生輸出的數(shù)據(jù)。優(yōu)選地，存儲(chǔ)器接口是184芯DDR DIMM插座， 其可以外接多個(gè)512MB的DDR SDRAM內(nèi)存條。
其中，如圖2所示，存儲(chǔ)器包括數(shù)據(jù)采集存儲(chǔ)區(qū)，包括第一 區(qū)和第二區(qū)，用于存儲(chǔ)采集的數(shù)據(jù)，其中，當(dāng)?shù)谝粎^(qū)/第二區(qū)的數(shù)據(jù) 放滿(mǎn)時(shí)，現(xiàn)場(chǎng)可編程門(mén)陣列芯片產(chǎn)生標(biāo)志信號(hào)給CPU， CPU啟動(dòng)讀 取第 一區(qū)/第二區(qū)的數(shù)據(jù)并通過(guò)以太網(wǎng)接口上傳給上位機(jī)；以及信號(hào) 產(chǎn)生存儲(chǔ)區(qū)，包括第一區(qū)和第二區(qū)，用于存儲(chǔ)產(chǎn)生的信號(hào)，其中， 當(dāng)?shù)?一區(qū)/第二區(qū)的信號(hào)放滿(mǎn)時(shí)，現(xiàn)場(chǎng)可編程門(mén)陣列芯片順序取出第 一區(qū)/第二區(qū)的信號(hào)通過(guò)信號(hào)發(fā)生輸出接口發(fā)送出去，當(dāng)?shù)谝粎^(qū)/第 二區(qū)的信號(hào)都被發(fā)送出去之后，現(xiàn)場(chǎng)可編程門(mén)陣列芯片產(chǎn)生標(biāo)志信 號(hào)給CPU,通知CPU將后續(xù)信號(hào)放入信號(hào)產(chǎn)生存儲(chǔ)區(qū)。
在數(shù)據(jù)采集時(shí)，上位才幾通過(guò)RS232接口向CPU ( MPC8270 ) 順序發(fā)送數(shù)據(jù)采集長(zhǎng)度信息和啟動(dòng)采集命令；之后，CPU解析數(shù)據(jù) 采集長(zhǎng)度信息和啟動(dòng)采集命令，將數(shù)據(jù)采集長(zhǎng)度信息發(fā)送給現(xiàn)場(chǎng)可 編程門(mén)陣列芯片，并產(chǎn)生啟動(dòng)采集信號(hào)控制現(xiàn)場(chǎng)可編程門(mén)陣列芯片
中的數(shù)據(jù)采集控制模塊開(kāi)始數(shù)據(jù)采集；最后，現(xiàn)場(chǎng)可編程門(mén)陣列芯 片將采集到的凄t據(jù)順序放入存儲(chǔ)器的數(shù)據(jù)采集存儲(chǔ)區(qū)。
其中，現(xiàn)場(chǎng)可編程門(mén)陣列芯片將采集到的數(shù)據(jù)順序放入圖2所 示的存儲(chǔ)器的數(shù)據(jù)采集存儲(chǔ)區(qū)的1區(qū)和2區(qū)，當(dāng)1區(qū)放滿(mǎn)時(shí)，現(xiàn)場(chǎng) 可編程門(mén)陣列芯片將產(chǎn)生的標(biāo)志信號(hào)發(fā)送給CPU， CPU啟動(dòng)讀取1 區(qū)的數(shù)據(jù)并通過(guò)以太網(wǎng)接口上傳給上位機(jī)，然后等待2區(qū)放滿(mǎn)的標(biāo) 志信號(hào)，直到采集數(shù)據(jù)達(dá)到指定長(zhǎng)度時(shí)，現(xiàn)場(chǎng)可編程門(mén)陣列芯片自 動(dòng)停止采集操作。
此外，在信號(hào)發(fā)生時(shí)，上位機(jī)通過(guò)RS232接口下發(fā)信號(hào)源數(shù)據(jù) 長(zhǎng)度信息給CPU，并且CPU將信號(hào)源數(shù)據(jù)長(zhǎng)度信息傳送給現(xiàn)場(chǎng)可
編禾呈門(mén)陣列芯片；之后上4立才幾通過(guò)以太網(wǎng)接口 、 CPU、 J見(jiàn)場(chǎng)可編禾呈 門(mén)陣列芯片將數(shù)據(jù)順序存入存儲(chǔ)器的信號(hào)產(chǎn)生存儲(chǔ)區(qū)。
其中，上位才幾同樣是將^:據(jù)存入信號(hào)產(chǎn)生存儲(chǔ)區(qū)的1區(qū)和2區(qū)， 第 一次數(shù)據(jù)發(fā)送過(guò)程需要放滿(mǎn)信號(hào)產(chǎn)生存儲(chǔ)區(qū)所有空間。當(dāng)放滿(mǎn)圖 2所示的信號(hào)產(chǎn)生存儲(chǔ)區(qū)的1區(qū)時(shí)，現(xiàn)場(chǎng)可編程門(mén)陣列芯片啟動(dòng)信 號(hào)發(fā)生搡作，順序取出1區(qū)和2區(qū)的數(shù)據(jù)通過(guò)信號(hào)發(fā)生輸出接口發(fā) 送出去；當(dāng)1區(qū)信號(hào)都被發(fā)送出去后，現(xiàn)場(chǎng)可編程門(mén)陣列芯片產(chǎn)生 標(biāo)志信號(hào)給CPU，進(jìn)而通知PC才幾將后續(xù)的!Bt據(jù)源數(shù)據(jù)放入DDR SDRAM。如此循環(huán)操作，直到所有的信號(hào)源lt據(jù)都通過(guò)信號(hào)發(fā)生 輸出4秦口發(fā)送出去。
并且，在該裝置中，信號(hào)發(fā)生輸出接口與可編程門(mén)陣列連接， 用通用插座實(shí)現(xiàn)，該接口實(shí)現(xiàn)與可編程門(mén)陣列芯片普通IO線(xiàn)和全 局IO線(xiàn)的連接，用于輸出信號(hào)源。
數(shù)據(jù)采集接口與可編程門(mén)陣列芯片連接，優(yōu)選地，以通用插座 實(shí)現(xiàn)，該接口用于實(shí)現(xiàn)與可編程門(mén)陣列芯片普通IO線(xiàn)和全局IO線(xiàn) 的連接，從而采集外部凄t據(jù)。
另外，該裝置進(jìn)一步包括電源電路，與數(shù)據(jù)采集和信號(hào)發(fā)生 裝置的各個(gè)部件連接，用于為數(shù)據(jù)采集和信號(hào)發(fā)生裝置提供電壓。 優(yōu)選地電源電路使用DCDC模塊和LDO實(shí)現(xiàn)，為裝置提供1.5V、 2.5V、3.3V電源，電源功4毛滿(mǎn)足裝置的需求并預(yù)留30%以上的余量。
綜上所述，本實(shí)用新型利用CPU和現(xiàn)場(chǎng)可編程門(mén)陣列芯片實(shí) 現(xiàn)了 一種簡(jiǎn)易的數(shù)據(jù)采集和信號(hào)發(fā)生裝置，其中通過(guò)變化上位機(jī)數(shù) 據(jù)處理軟件、發(fā)送不同調(diào)測(cè)功能所需的信號(hào)源數(shù)據(jù)，可以顯著提高 調(diào)測(cè)效率和功能覆蓋率，同時(shí)解決了目前芯片設(shè)計(jì)時(shí)調(diào)測(cè)儀器成本 昂貴、功能固定的問(wèn)題。
以上戶(hù)斤述^f又為本實(shí)用豸斤型的優(yōu)選實(shí)施例而已，并不用于P艮制本
實(shí)用新型，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本實(shí)用新型可以有各種更 改和變化。凡在本實(shí)用新型的精神和原則之內(nèi)，所作的任何修改、 等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種數(shù)據(jù)采集和信號(hào)發(fā)生裝置，其特征在于，包括現(xiàn)場(chǎng)可編程門(mén)陣列芯片，用于下載設(shè)計(jì)邏輯，實(shí)現(xiàn)現(xiàn)場(chǎng)可編程門(mén)陣列功能，并通過(guò)全局IO引腳和普通IO引腳與CPU、存儲(chǔ)器接口、信號(hào)發(fā)生輸出接口、以及數(shù)據(jù)采集接口連接；以及所述CPU，與所述現(xiàn)場(chǎng)可編程門(mén)陣列芯片、RS232接口、以及以太網(wǎng)接口連接，用于與上位機(jī)進(jìn)行通信、控制所述現(xiàn)場(chǎng)可編程門(mén)陣列芯片和/或收發(fā)存儲(chǔ)器數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集和信號(hào)發(fā)生裝置，其特征在 于，所述RS232接口與所述上位機(jī)連接，實(shí)現(xiàn)所述數(shù)據(jù)采集 和信號(hào)發(fā)生裝置與所述上位機(jī)之間的通信。
3. 根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集和信號(hào)發(fā)生裝置，其特征在 于，所述以太網(wǎng)接口與所述上位4幾連接，實(shí)現(xiàn)所述數(shù)據(jù)采集和 信號(hào)發(fā)生裝置與所述上位機(jī)之間的數(shù)據(jù)上傳/下載。
4. 根據(jù)權(quán)利要求2或3所述的數(shù)據(jù)采集和信號(hào)發(fā)生裝置，其特征 在于，所述上位機(jī)用于控制所述數(shù)據(jù)采集和信號(hào)發(fā)生裝置的運(yùn) 行狀態(tài)和/或信號(hào)源數(shù)據(jù)的上傳/下栽。
5. 根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集和信號(hào)發(fā)生裝置，其特征在 于，所述信號(hào)發(fā)生輸出接口連接至被測(cè)設(shè)備。
6. 根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集和信號(hào)發(fā)生裝置，其特征在 于，所述數(shù)據(jù)采集接口連接至被測(cè)設(shè)備。
7. 根據(jù)權(quán)利要求1所述的數(shù)據(jù)釆集和信號(hào)發(fā)生裝置，其特征在 于，所述存儲(chǔ)器接口連接至存儲(chǔ)器。
8. 根據(jù)權(quán)利要求7所述的數(shù)據(jù)采集和信號(hào)發(fā)生裝置，其特征在 于，所述存儲(chǔ)器包括數(shù)據(jù)采集存儲(chǔ)區(qū)，包括第一區(qū)和第二區(qū)，用于存儲(chǔ)采集 的數(shù)據(jù)，其中，當(dāng)所述第一區(qū)/第二區(qū)的數(shù)據(jù)放滿(mǎn)時(shí)，所述現(xiàn) 場(chǎng)可編程門(mén)陣列芯片產(chǎn)生標(biāo)志信號(hào)給所述CPU,所述CPU啟 動(dòng)讀耳又所述第一區(qū)/第二區(qū)的數(shù)據(jù)并通過(guò)所述以太網(wǎng)接口上傳 給所述上4立才幾；以及信號(hào)產(chǎn)生存儲(chǔ)區(qū)，包括第一區(qū)和第二區(qū)，用于存儲(chǔ)產(chǎn)生 的信號(hào)，其中，當(dāng)所述第一區(qū)/第二區(qū)的信號(hào)^:滿(mǎn)時(shí)，所述現(xiàn) 場(chǎng)可編程門(mén)陣列芯片順序取出所述第一區(qū)/第二區(qū)的信號(hào)通過(guò) 所述信號(hào)發(fā)生輸出接口發(fā)送出去，當(dāng)所述第一區(qū)/第二區(qū)的信 號(hào)都被發(fā)送出去之后，所述現(xiàn)場(chǎng)可編程門(mén)陣列芯片產(chǎn)生標(biāo)志信 號(hào)給所述CPU,通知所述CPU將后續(xù)信號(hào)放入所述信號(hào)產(chǎn)生 存儲(chǔ)區(qū)。
9. 根據(jù)權(quán)利要求1所述的數(shù)據(jù)采集和信號(hào)發(fā)生裝置，其特征在 于，進(jìn)一步包括電源電路，與所述數(shù)據(jù)采集和信號(hào)發(fā)生裝置的各個(gè)部件 連接，用于為所述數(shù)據(jù)采集和信號(hào)發(fā)生裝置提供電壓。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種數(shù)據(jù)采集和信號(hào)發(fā)生裝置，包括現(xiàn)場(chǎng)可編程門(mén)陣列芯片，用于下載設(shè)計(jì)邏輯，實(shí)現(xiàn)現(xiàn)場(chǎng)可編程門(mén)陣列功能，并通過(guò)全局IO引腳和普通IO引腳與CPU、存儲(chǔ)器接口、信號(hào)發(fā)生輸出接口、以及數(shù)據(jù)采集接口連接；以及CPU，與現(xiàn)場(chǎng)可編程門(mén)陣列芯片、RS232接口、以及以太網(wǎng)接口連接，用于與上位機(jī)進(jìn)行通信、控制現(xiàn)場(chǎng)可編程門(mén)陣列芯片和/或收發(fā)存儲(chǔ)器數(shù)據(jù)。通過(guò)使用本實(shí)用新型，可以降低數(shù)字芯片調(diào)試和測(cè)試的成本、提高調(diào)測(cè)效率、有效克服功能驗(yàn)證不全的缺陷，同時(shí)增強(qiáng)了系統(tǒng)的靈活性和應(yīng)用范圍，具有很強(qiáng)的可擴(kuò)展性。
文檔編號(hào)G06F11/00GK201072546SQ20072000352
公開(kāi)日2008年6月11日 申請(qǐng)日期2007年2月5日 優(yōu)先權(quán)日2007年2月5日
發(fā)明者衛(wèi)亞?wèn)| 申請(qǐng)人:中興通訊股份有限公司