專利名稱：觸摸屏控制器數(shù)據(jù)預處理排序電路及方法
技術領域：
本發(fā)明涉及數(shù)據(jù)預處理排序電路，更具體地，特別涉及一種觸摸屏控制 器數(shù)據(jù)預處理排序電路及方法。
背景技術：
觸摸屏已越來越經(jīng)常地應用于各種電子產(chǎn)品中，為人們的生活、工作和 學習提供了方便。其中，觸摸屏控制器是觸摸屏不可分割的重要組成部分,其 性能的優(yōu)異直接影響觸摸屏的整體性能。
目前，在觸摸屏控制器中，從ADC模擬數(shù)字轉換器轉換后的數(shù)據(jù)，有些 沒有進行數(shù)據(jù)預處理，而直接輸送到外部控制芯片做處理，容易使芯片檢測 到誤觸摸而產(chǎn)生誤操作；為防止誤操作，有些進行了數(shù)據(jù)預處理，首先對經(jīng) 過多次轉換后的數(shù)據(jù)進行排序，然后取平均或中值后再送給外部控制芯片， 該數(shù)據(jù)排序處理方法一般是經(jīng)ADC轉換完成的多個數(shù)據(jù)基于軟件數(shù)據(jù)結構中 的單鏈表進行排序。實現(xiàn)該方法的電路一般采用數(shù)據(jù)比較器、16選1的多路 選擇器、2選1的多路選擇器、極值指針寄存器、譯碼器等，其電路面積較大。 如申請?zhí)枮?00510135024. 9的中國發(fā)明專利申請，公開了 "一種實現(xiàn)數(shù)據(jù)排 序的硬件電路及方法"，這種數(shù)據(jù)排序電路結構復雜，應用在觸4莫屏控制器的 數(shù)據(jù)預處理排序電路中，使得觸摸屏控制器芯片的面積會大大增加，從而增 力口成本。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種觸摸屏控制器數(shù)據(jù)預處理排序電路及方法， 以減少控制器芯片的面積，節(jié)約控制器的生產(chǎn)成本。
本發(fā)明提供的觸摸屏控制器數(shù)據(jù)預處理排序電路，包括一時鐘發(fā)生模塊、 一寄存器模塊和數(shù)據(jù)比較模塊組；所述時鐘發(fā)生模塊產(chǎn)生所需要的時鐘信號；
寄存器模塊用于臨時存儲輸入的數(shù)據(jù)，并向數(shù)據(jù)比較模塊組輸入需排序處理 的數(shù)據(jù)；所述數(shù)據(jù)比較模塊組對所接收的數(shù)據(jù)進行排序處理及輸出經(jīng)排序后 的數(shù)據(jù)。
優(yōu)選地，所述數(shù)據(jù)比較模塊組由至少一個數(shù)據(jù)比較模塊組成，所述數(shù)據(jù) 比較模塊包括與門、D觸發(fā)器、比較器和數(shù)據(jù)選擇器。
所述時鐘發(fā)生模塊向寄存器模塊和數(shù)據(jù)比較模塊組輸出復位時鐘信號，向所述與門輸出移位時鐘信號；寄存器模塊的輸出端連接D觸發(fā)器、比較器 和數(shù)據(jù)選擇器的輸入端；比較器的輸出端連接與門的輸入端和數(shù)據(jù)選擇器的 控制端；D觸發(fā)器的輸出端連接數(shù)據(jù)選擇器和比較器的另一輸入端；RESET信 號端分別與D觸發(fā)器和比較器復位信號端連接，向D觸發(fā)器和比較器輸入復 位信號。
本發(fā)明提供的對觸摸屏控制器數(shù)據(jù)進行預處理的方法，包括步驟
根據(jù)時鐘發(fā)生模塊的時鐘信號，所述寄存器模塊將經(jīng)過模數(shù)轉換的數(shù)據(jù) 在時鐘信號的上升沿或下降沿輸出給數(shù)據(jù)比較模塊；
數(shù)據(jù)比較模塊在時鐘發(fā)生模塊的比較時鐘的上升沿或下降沿到來時，將 寄存器模塊輸入的數(shù)據(jù)與數(shù)據(jù)比較模塊中原有存儲的數(shù)據(jù)進行比較；
根據(jù)比較結果判斷所述寄存器模塊輸入的數(shù)據(jù)存在數(shù)據(jù)比較模塊組中的 具體位置。
本發(fā)明克服了普通排序電路占用面積太大的缺點，僅使用D觸發(fā)器、二 選一數(shù)據(jù)選擇器、數(shù)據(jù)比較器和與門即可完成數(shù)據(jù)比較排序的工作。從電路 結構來講，本發(fā)明節(jié)省了 16選1的多路選擇器和極值指針寄存器，因此與現(xiàn) 有技術相比，可大大減小面積，從而節(jié)約成本。


圖l是本發(fā)明實施例的結構原理框圖； 圖2是本發(fā)明實施例數(shù)據(jù)比較模塊結構原理框圖； 圖3是本發(fā)明實施例時鐘發(fā)生模塊產(chǎn)生的時序圖； 圖4是本發(fā)明實施例具體應用的結構原理框圖。
本發(fā)明目的的實現(xiàn)、功能特點及優(yōu)點將結合實施例，參照附圖做進一步 說明。
具體實施例方式
如圖1所示，本發(fā)明實施例的數(shù)據(jù)預處理排序電5各的基本原理是是對所 需要的N個數(shù)據(jù)進行排序；該排序電路還可連接取中值或均值模塊進行取中 間值或平均值操作。其電路結構主要包括一時鐘發(fā)生模塊、 一寄存器模塊和 數(shù)據(jù)比較模塊組；所述時鐘發(fā)生模塊產(chǎn)生比較和移位時所需的比較時鐘和移 位時鐘；寄存器模塊用于臨時存儲輸入的數(shù)據(jù)如經(jīng)ADC轉換(模數(shù)轉換)輸 出的數(shù)據(jù)，并向數(shù)據(jù)比較模塊組輸入需排序處理的數(shù)據(jù)；所述數(shù)據(jù)比較模塊 組接收寄存器模塊輸出的數(shù)據(jù)，并對所接收的數(shù)據(jù)進行排序處理并輸出經(jīng)排序后的數(shù)據(jù)。
結合圖2所示，所述時鐘發(fā)生模塊包括時鐘發(fā)生器，所述時鐘發(fā)生器產(chǎn)
生比較、移位時所需用到的比較時鐘(CLK-C0MP)和移位時鐘(CLK-SHIFT)， 以減少所需的外部時鐘數(shù)；其中，時鐘發(fā)生模塊的輸入RESET時鐘由外部時 鐘輸入，輸出RESET時鐘則由所述時鐘發(fā)生模塊產(chǎn)生并輸出。其時鐘的時序 如圖3所示。
所述寄存器模塊包括寄存器，本實施例中，所述寄存器采用D觸發(fā)器， 作為臨時寄存器。
所述數(shù)據(jù)比較模塊組由至少 一個數(shù)據(jù)比較模塊組成，其數(shù)量對應需進行 排序處理的N個數(shù)據(jù)，每個數(shù)據(jù)比較模塊包括一與門、一D觸發(fā)器、 一比較 器和一數(shù)據(jù)選擇器E;其中所述與門為二輸入端與門，數(shù)據(jù)選擇器為二選一數(shù) 據(jù)選擇器。
所述時鐘發(fā)生器分別與寄存器和數(shù)據(jù)比較模塊組連接，向寄存器和數(shù)據(jù) 比較模塊組輸入復位時鐘信號；該時鐘發(fā)生器還與二輸入端與門的一個輸入 端口連接，向所述二輸入端與門輸入移位時鐘信號。所述寄存器的輸出端分 別連接數(shù)據(jù)比較模塊組中的D觸發(fā)器、比較器和二選一數(shù)據(jù)選擇器的輸入端； 所述比較器的輸出端連接所述二輸入端與門的輸入端口和二選一數(shù)據(jù)選擇器 的控制端口 ，所述D觸發(fā)器的輸出端分別連接二選一數(shù)據(jù)選擇器和比較器的 另一輸入端口； RESET信號端分別與D觸發(fā)器和比較器復位信號端連接，向D 觸發(fā)器和比較器輸入復位信號；所述二輸入端與門輸出所述D觸發(fā)器所需的 時鐘信號，所述時鐘發(fā)生器的比較時鐘(CLK—C0MP)端連接比較器的時鐘信 號端，其輸出比較時鐘(CLK-C0MP)信號作作為比較器的時鐘信號。
如本領域技術人員所知，所述D觸發(fā)器的D端為數(shù)據(jù)輸入端口 ， RESET為 復位信號，CLK為時鐘，Q為輸出端口；在RESET為低電平時觸發(fā)器正常工作， 為高電平時復位，如果希望排序好了的數(shù)據(jù)在數(shù)據(jù)比較模塊組(0、 1…N-l) 中以/人小到大的順序輸出時，D觸發(fā)器復位為最大值，否則全部復位為其最 小值。在RESET信號為低電平時，在每個時鐘CLK沿(上升沿和下降沿均可) 到來時，端口 Q的輸出為D。
所述比較器的iO和il為兩個輸入端口， RESET為復位信號，CLK為時鐘， Q為輸出端口。 RESET為低電平時觸發(fā)器正常工作，為高電平時復位，將Q復 位為1; RESET為低電平時，如果希望排序好了的凄t據(jù)在數(shù)據(jù)比4交;漠塊組(0、 1...N-1)中以從小到大的順序輸出時，在時鐘CLK沿(上升沿和下降沿均可) 到來時，如果il大于i0，則Q輸出為1，否則輸出為0。如果希望排序好了 的數(shù)據(jù)在凄t據(jù)比較模塊組(0、 1…N-l)中以從大到小的順序輸出時，在時鐘 CLK沿(上升沿和下降沿均可)到來時，如果il小于i0，則Q輸出為1，否則輸出為0。
所述二選一數(shù)據(jù)選擇器的i 0和i 1為兩個輸入端口 ， S為選擇控制端口， Q為輸出端口。若S為1時則Q輸出為il,否則Q輸出為O。
經(jīng)ADC轉換完成后的數(shù)據(jù)才艮據(jù)時鐘信號的時序在時鐘(CLK )的上升沿或 下降沿到來時由寄存器輸出給D觸發(fā)器組，并在比較時鐘(CLK—C0MP)的上 升沿或下降沿到來時與D觸發(fā)器組中的數(shù)據(jù)進行比較，根據(jù)比較結果判斷寄 存器中的數(shù)據(jù)放在數(shù)據(jù)比較模塊中的具體位置。
如果寄存器輸出的數(shù)據(jù)大于或等于某一D觸發(fā)器中的數(shù)據(jù)時，比較器輸 出Q為0，當Q和移位時鐘(CLK_SHIFT)通過二輸入端與門的輸出電平全為 低電平時，移位時鐘(CLK_SHIFT)不起作用，同時二選一數(shù)據(jù)選擇器選擇該 寄存器輸出的數(shù)據(jù)存放在D觸發(fā)器組中下一個D觸發(fā)器中。
若寄存器輸出的數(shù)據(jù)小于某一D觸發(fā)器中的數(shù)據(jù)時，比較器輸出Q為1， 當Q和移位時鐘(CLK-SHIFT)通過二輸入端與門的輸出電平為CLK_SHIFT時， 移位時鐘(CLK-SHIFT)起作用，并在其時鐘的上升沿或下降沿到來時，將寄 存器輸出的數(shù)據(jù)存儲至D觸發(fā)器組中的上一個D觸發(fā)器中；同時二選一數(shù)據(jù) 選擇器選擇該D觸發(fā)器中的數(shù)據(jù)，如此則將ADC轉換完成的數(shù)據(jù)按從小到大 的順序》t在其所在的位置。
而如需要將ADC轉換完成的數(shù)據(jù)按從大到小的順序放在其所在的位置， 則根據(jù)比較結果判斷寄存器中的數(shù)據(jù)存在位置如下
如果寄存器輸出的數(shù)據(jù)大于或等于某一D觸發(fā)器中的數(shù)據(jù)時，則二選一 數(shù)據(jù)比較器選擇該寄存器輸出的數(shù)據(jù)存入在D觸發(fā)器組中上一個D觸發(fā)器中。
如果寄存器輸出的數(shù)據(jù)小于某一D觸發(fā)器中的數(shù)據(jù)時，則二選一數(shù)據(jù)比 較器選擇該寄存器輸出的數(shù)據(jù)存入在D觸發(fā)器組中下一個D觸發(fā)器中。
根據(jù)以上工作原理，當每個時鐘沿到來時，都會將ADC轉換完成的數(shù)據(jù) 經(jīng)寄存器輸出，然后再經(jīng)過比較時鐘(CLK-C0MP)和移位時鐘(CLK—SHIFT) 移位至具體確定的某個數(shù)據(jù)比較模塊中。在經(jīng)過N個時鐘周期后即完成了對 此N個數(shù)據(jù)的排序工作，使D觸發(fā)器中存儲的N個數(shù)據(jù)由小到大完成排序。
結合圖4所示，下面以對16個無符號數(shù)據(jù)進行由小到大的排序為例，詳 細說明本發(fā)明實施例所述的電路，而對數(shù)據(jù)進行由大到小排序的原理和由小 到大排序的原理類同。
RESET為1時將寄存器復位為最大值，將D觸發(fā)器組復位為最大值(若是 由大到小排序則復位為最小值)，將比較器復位為1; RESET為0時正常工作。
經(jīng)過ADC轉換完成的數(shù)據(jù)在第一個時鐘(CLK)的上升沿或下降沿到來時經(jīng)寄存器輸出，并在比4支時鐘(CLK-C0MP)的上升沿或下降沿到來時與第1 個D觸發(fā)器中的數(shù)據(jù)進行比較，根據(jù)比較結果判斷寄存器中的數(shù)據(jù)放在數(shù)據(jù) 比較模塊中的具體位置。
如果寄存器輸出的數(shù)據(jù)大于或等于第1個D觸發(fā)器組的數(shù)據(jù)時，比較器 輸出Q為0，當Q和移位時鐘(CLK_SHIFT)通過二輸入端與門的輸出全為低 電平時，移位時鐘(CLK-SHIFT)不起作用；同時二選一數(shù)據(jù)選擇器選擇該寄 存器輸出的數(shù)據(jù)存放在D觸發(fā)器組中下一個D觸發(fā)器中。
如果寄存器輸出的數(shù)據(jù)小于第1個D觸發(fā)器組中的數(shù)據(jù)時，比較器輸出Q 為1,當Q和移位時鐘(CLK-SHIFT)通過與門的輸出為CLK—SHIFT，移位時 鐘(CLK-SHIFT)起作用，在此時鐘的上升沿或下降沿到來時將寄存器中的數(shù) 據(jù)存儲至第1個D觸發(fā)器中，同時二選一數(shù)據(jù)選擇器選擇第1個D觸發(fā)器中 的數(shù)據(jù)，如此將ADC轉換完成后的第一個數(shù)據(jù)存儲在其所在的位置中。
根據(jù)以上原理，ADC轉換完成后的第二個數(shù)據(jù)根據(jù)時鐘的時序與第2個D 觸發(fā)器中的數(shù)據(jù)排序完成并存儲在數(shù)據(jù)比較模塊中。根據(jù)時鐘信號進入一個 數(shù)據(jù)便排序一次，假設已經(jīng)到了第四個時鐘CLK沿到來之前，前三個進入的 數(shù)據(jù)已經(jīng)按從小到大的順序排序完成。在第四個時鐘CLK沿到來時，新來的 數(shù)據(jù)由寄存器進入，在比4^時鐘(CLK_C0MP)沿到來時，新來的數(shù)據(jù)與16個 D觸發(fā)器C(O、 1…15)分別進行比較，16個比較器D(0、 1…15)輸出比較 結果，由于前三個數(shù)據(jù)已經(jīng)按從小到大的順序排列在第0至2個D觸發(fā)器(0、 1、 2)中，如果第四個數(shù)據(jù)比第二個數(shù)據(jù)大比第三個數(shù)據(jù)小，則第1比較器 D-0的Q端、第2比較器D-1的Q端輸出均為0;第2比較器D-2的Q端至第 15比較器D-15的Q端輸出均為1;第2個至第14個D觸發(fā)器(2、 3…14) 便依次向下移位至第3個至第15個D觸發(fā)器(3、 4…15)中，同時新進入的 數(shù)據(jù)存儲在了第2個D觸發(fā)器(2 )中，至此四個數(shù)據(jù)從小到大排列在了第0 個至第3個D觸發(fā)器(0、 1、 2、 3)中。經(jīng)過16個CLK時鐘，在每個時鐘的 上升沿或下降沿到來時都會將ADC轉換完成的數(shù)據(jù)經(jīng)寄存器輸出，然后再經(jīng) 過比較時鐘(CLK-COMP)和移位時鐘(CLK-SHIFT)移位至具體確定的某個數(shù)據(jù) 比較模塊中，使數(shù)據(jù)比較模塊中存儲了上述由小到大排序完成的數(shù)據(jù)。
以上所述僅為本發(fā)明的優(yōu)選實施例，并非因此限制本發(fā)明的專利范圍， 凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結構或等效流程變換，或直接 或間接運用在其他相關的技術領域，均同理包括在本發(fā)明的專利保護范圍內(nèi)。
權利要求
1. 一種觸摸屏控制器數(shù)據(jù)預處理排序電路，包括一時鐘發(fā)生模塊、一寄存器模塊和數(shù)據(jù)比較模塊組；所述時鐘發(fā)生模塊產(chǎn)生所需要的時鐘信號；寄存器模塊用于臨時存儲輸入的數(shù)據(jù)，并向數(shù)據(jù)比較模塊組輸入需排序處理的數(shù)據(jù)；所述數(shù)據(jù)比較模塊組對所接收的數(shù)據(jù)進行排序處理及輸出經(jīng)排序后的數(shù)據(jù)。
2. 根據(jù)權利要求1所述的數(shù)據(jù)預處理排序電路，其特征在于，所述數(shù)據(jù) 比較模塊組由至少 一個數(shù)據(jù)比較模塊組成，所述數(shù)據(jù)比較模塊包括與門、D觸 發(fā)器、比較器和數(shù)據(jù)選擇器。
3. 根據(jù)權利要求2所述的數(shù)據(jù)預處理排序電路，其特征在于，所述時鐘 發(fā)生模塊向寄存器模塊和數(shù)據(jù)比較模塊組輸出復位時鐘信號，向所述與門輸 出移位時鐘信號；寄存器模塊的輸出端連接D觸發(fā)器、比較器和數(shù)據(jù)選擇器 的輸入端；比較器的輸出端連接與門的輸入端和數(shù)據(jù)選擇器的控制端；D觸發(fā) 器的輸出端連接數(shù)據(jù)選擇器和比較器的另一輸入端；RESET信號端分別與D觸 發(fā)器和比較器復位信號端連接，向D觸發(fā)器和比較器輸入復位信號。
4. 根據(jù)權利要求1至3任一權利要求所述的數(shù)據(jù)預處理排序電路，其特 征在于，所述時鐘發(fā)生模塊包括時鐘發(fā)生器，所述寄存器模塊包括寄存器， 所述寄存器是D觸發(fā)器。
5. 根據(jù)權利要求1至3任一權利要求所述的數(shù)據(jù)預處理排序電路，其特 征在于，所述與門為二輸入端與門，所述數(shù)據(jù)選擇器為二選一數(shù)據(jù)選擇器。
6. —種觸摸屏控制器數(shù)據(jù)預處理排序的方法，包括觸摸屏控制器的數(shù)據(jù) 預處理排序電路，該數(shù)據(jù)預處理排序電路包括時鐘發(fā)生模塊、寄存器模塊和 數(shù)據(jù)比較模塊組，數(shù)據(jù)比較模塊組包括至少一個數(shù)據(jù)比較模塊，還包括步驟根據(jù)時鐘發(fā)生模塊的時鐘信號，所述寄存器模塊將經(jīng)過模數(shù)轉換的數(shù)據(jù) 在時鐘信號的上升沿或下降沿輸出給數(shù)據(jù)比較模塊；數(shù)據(jù)比較模塊在時鐘發(fā)生模塊的比較時鐘的上升沿或下降沿到來時，將 寄存器模塊輸入的數(shù)據(jù)與數(shù)據(jù)比較模塊中原有存儲的數(shù)據(jù)進行比較；根據(jù)比較結果判斷所述寄存器模塊輸入的數(shù)據(jù)存在數(shù)據(jù)比較模塊組中的 具體位置。
7. 根據(jù)權利要求6所述的觸摸屏控制器數(shù)據(jù)預處理排序的方法，其特征在于，所述根據(jù)比較結果判斷所述寄存器模塊輸入的數(shù)據(jù)存在數(shù)據(jù)比較模塊組中的具體位置是指如果寄存器模塊輸出的數(shù)據(jù)大于或等于所述數(shù)據(jù)比較模塊中數(shù)據(jù)，則寄 存器模塊輸出的數(shù)據(jù)存放在該數(shù)據(jù)比較模塊組的下 一個數(shù)據(jù)比較模塊；如果寄存器模塊輸出的數(shù)據(jù)小于所述數(shù)據(jù)比較模塊中的數(shù)據(jù)，則寄存器 模塊輸出的數(shù)據(jù)存放在該數(shù)據(jù)比較模塊組的上一個數(shù)據(jù)比較模塊。
8. 根據(jù)權利要求6所述的觸摸屏控制器數(shù)據(jù)預處理排序的方法，其特征 在于，所述根據(jù)比較結果判斷所述寄存器模塊輸入的數(shù)據(jù)存在數(shù)據(jù)比較模塊 組中的具體位置是指如果寄存器模塊輸出的數(shù)據(jù)大于或等于所述數(shù)據(jù)比較模塊中數(shù)據(jù)，則寄 存器模塊輸出的數(shù)據(jù)存放在該數(shù)據(jù)比較模塊組的上一個數(shù)據(jù)比較模塊；如果寄存器模塊輸出的數(shù)據(jù)小于所述數(shù)據(jù)比較模塊中的數(shù)據(jù)，則寄存器 模塊輸出的數(shù)據(jù)存放在該數(shù)據(jù)比較模塊組的下 一個數(shù)據(jù)比較模塊。
9. 根據(jù)權利要求6至8任一權利要求所述的觸摸屏控制器數(shù)據(jù)預處理排 序的方法，其特征在于，所述數(shù)據(jù)比較模塊包括與門、D觸發(fā)器、比較器和數(shù) 據(jù)選擇器。
全文摘要
本發(fā)明涉及數(shù)據(jù)預處理排序電路領域，其提供一種觸摸屏控制器數(shù)據(jù)預處理排序電路，包括一時鐘發(fā)生模塊、一寄存器模塊和數(shù)據(jù)比較模塊組；所述時鐘發(fā)生模塊產(chǎn)生所需要的時鐘信號；寄存器模塊用于臨時存儲輸入的數(shù)據(jù)，并向數(shù)據(jù)比較模塊組輸入需排序處理的數(shù)據(jù)；所述數(shù)據(jù)比較模塊組對所接收的數(shù)據(jù)進行排序處理并輸出經(jīng)排序后的數(shù)據(jù)。本發(fā)明克服了普通排序電路占用面積較大的缺點，僅使用D觸發(fā)器、二選一數(shù)據(jù)選擇器、數(shù)據(jù)比較器、與門即可完成數(shù)據(jù)比較排序的工作，從而大大減小控制器的面積，節(jié)約了成本。
文檔編號G06F3/041GK101470553SQ20071030713
公開日2009年7月1日 申請日期2007年12月27日 優(yōu)先權日2007年12月27日
發(fā)明者衛(wèi) 馮, 劉桂云, 靜 孔, 云 楊, 紀傳瑞 申請人:比亞迪股份有限公司