專利名稱：集成電路設(shè)計方法、設(shè)計設(shè)備、系統(tǒng)、基片、封裝和電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路的設(shè)計方法、設(shè)計設(shè)備、半導(dǎo)體集成電路系 統(tǒng)、半導(dǎo)體集成電路安裝基片、封裝和半導(dǎo)體集成電路，特別地，本發(fā)明涉及設(shè)計集成電路并減少不必要的輻射(EMI:電磁干擾)的半導(dǎo)體集成電路 系統(tǒng)設(shè)計方法，此外，其考慮基于構(gòu)成半導(dǎo)體集成電路系統(tǒng)的安裝基片的設(shè) 計結(jié)果的安裝狀態(tài)而熱特性極佳。
背景技術(shù)：
半導(dǎo)體集成電路(LSI)具有在計算機之外擴大到諸如蜂窩電話之類的通 信設(shè)備、普通家用電器(domestic article )、玩具或汽車的應(yīng)用范圍。然而， 另 一方面，存在從這些產(chǎn)品產(chǎn)生的不必要的輻射引起諸如電視或收音機之類 的接收裝置的無線電干擾以及其它的系統(tǒng)故障的問題。對于該問題還采取針 對整個產(chǎn)品的對策(coimtermeasure),例如，濾波或屏蔽。然而，4艮難關(guān)于 部件數(shù)量的增加、成本的增加和對于產(chǎn)品要采取的對策的難度而采取對策。 在這樣的情形下，迫切需要包括LSI封裝和安裝LSI封裝的安裝基片的LSI 系統(tǒng)的噪聲抑制。
在這樣的環(huán)境下，在每個產(chǎn)品中LSI系統(tǒng)被當(dāng)作關(guān)鍵裝置，并且已經(jīng)要 求LSI系統(tǒng)的規(guī)模和速度的增加，以維持產(chǎn)品的竟?fàn)幜?。雖然縮短了產(chǎn)品周 期，但是需要使LSI系統(tǒng)設(shè)計自動化，以便滿足這些要求以及已經(jīng)進行的各 種研究。然而，在當(dāng)前條件下，通常確定設(shè)計流程，也就是，首先設(shè)計LSI,并 且設(shè)計與LSI對應(yīng)的封裝，然后設(shè)計用于安裝封裝的安裝基片、換句話說， 首先執(zhí)行LSI的布局設(shè)計，并且與LSI的布局設(shè)計對應(yīng)地設(shè)計封裝。然后， 將LSI放置在與封裝的外部連接端的布置對應(yīng)的安裝基片上，并且執(zhí)行要連 接到外部連接端的布線圖案的布局設(shè)計。
例如，如圖56所示，執(zhí)行調(diào)查系統(tǒng)和規(guī)范的步驟(S9001 )，然后基于規(guī) 范設(shè)計LSI (S9004 ),然后對應(yīng)于LSI的布局設(shè)計執(zhí)行設(shè)計封裝的步驟(S9003 )。隨后，對應(yīng)于封裝的外部連接端的布置執(zhí)行在安裝基片上的LSI 的布置和要連接到外部連接端的布線圖案的布局設(shè)計(用于安裝封裝的安裝 基片的設(shè)計S9002)。在LSI設(shè)計中，不存在關(guān)于封裝和安裝基片的設(shè)計的信息。因此，不能 進行考慮，并且存在引起封裝基片上的布線的交叉和增加布線長度的缺陷。 為此，在某些情況下，需要執(zhí)行反饋，也就是，執(zhí)行封裝設(shè)計步驟(S9003 )， 并且再次放置輸入/輸出墊(I/O) (S9006)，并且過程返回到LSI設(shè)計步驟 (S9004),或者執(zhí)行安裝基片設(shè)計步驟(S9002),然后再次放置封裝的外部 連接端(S9007),并且處理返回到封裝設(shè)計步驟(S9003 )。因此，已經(jīng)提出了用于當(dāng)執(zhí)行基片布局設(shè)計時分析信號，以便降低諸如 設(shè)計的修訂之類的回轉(zhuǎn)工作的基片設(shè)計設(shè)備(專利文檔1 )。專利文檔1: JP-A-11-353339公開然而，還對應(yīng)于LSI的內(nèi)部條件執(zhí)行LSI設(shè)計，并且還通過專利文檔1 所述的設(shè)備確定I/O端子的布置。在LSI設(shè)計中，不存在關(guān)于安裝基片的布 局信息。為此，也很難不通過反饋執(zhí)行設(shè)計。LSI的規(guī)模和集成度日益增加。存在LSI的電路設(shè)計變得復(fù)雜的問題， 此外，外部連接端的數(shù)量增加，并且隨著LSI的規(guī)模和集成度的增加很難將 改變對應(yīng)到多比特(multibit )。此外，信號布線的布置變得復(fù)雜。為此，存在不必要的輻射(EMI)的 分析和熱分析也變得復(fù)雜的問題，并且很難執(zhí)行設(shè)計優(yōu)化的完美自動化，并 且需要人工校正，這導(dǎo)致開發(fā)所需的時間增加。發(fā)明內(nèi)容考慮到實際狀況，本發(fā)明的目的是提供半導(dǎo)體集成電路系統(tǒng)，其可以設(shè) 計在LSI的規(guī)模和集成度增加的情況下也具有高可用性的半導(dǎo)體集成電路、 封裝和安裝基片，可以減少不必要的輻射，并且熱特性極佳。因此，本發(fā)明的特征在于實現(xiàn)現(xiàn)有技術(shù)中的流程的反設(shè)計流程，并且首 先設(shè)計諸如印刷電路板之類的安裝基片，并且基于安裝基片的設(shè)計結(jié)果設(shè)計 安裝LSI的封裝基片，然后執(zhí)行要安裝在封裝基片上的LSI的布局設(shè)計。例如，基于關(guān)于安裝基片上的部件的布置的信息，調(diào)查封裝的外部連接 端的位置，并且考慮封裝基片的外部連接端的位置確定LSI的輸入/輸出端的
布置。更具體地，通過基于有關(guān)安裝基片和封裝基片而不是LSI的內(nèi)部條件的信息來優(yōu)化LSI的輸入/輸出端的布置，可以執(zhí)行安裝基片、封裝基片和LSI 的整個優(yōu)化。此外，還考慮安裝基片的最佳布置和封裝基片的信號布線。因此，可以 消除諸如交叉結(jié)構(gòu)或布線長度增加之類的缺點，由此增強質(zhì)量。此外，不產(chǎn)生信號布線的復(fù)雜布置。因此，可以減少工時，并且可以對 應(yīng)自動化。更具體地，本發(fā)明提供設(shè)計半導(dǎo)體集成電路系統(tǒng)的方法，包括步驟基于系統(tǒng)規(guī)范信息設(shè)計構(gòu)成系統(tǒng)的安裝基片；基于在設(shè)計安裝基片的步驟中獲得的設(shè)計結(jié)果，設(shè)計包含要安裝在安裝基片上的封裝基片的半導(dǎo)體集成電路封裝；和基于在設(shè)計半導(dǎo)體集成電路封裝步驟中獲得的設(shè)計結(jié)果，設(shè)計要安 裝在半導(dǎo)體集成電路封裝上的半導(dǎo)體集成電路，以便確定半導(dǎo)體集成電路的1/0端子位置。根據(jù)該方法，在半導(dǎo)體集成電路系統(tǒng)的設(shè)計中，首先設(shè)計諸如印刷電路 板之類的安裝基片，并且從下游側(cè)向上游側(cè)，也就是從封裝基片設(shè)計向LSI 設(shè)計執(zhí)行設(shè)計。在安裝基片的設(shè)計中，通過設(shè)置諸如基于系統(tǒng)規(guī)范信息獲得 的部件布置的結(jié)果之類的信息作為輸入數(shù)據(jù)，以確定封裝的端子陣列的大體 位置。因此，可以抑制布線的交叉和布線長度的增加。此外，在半導(dǎo)體集成 電路系統(tǒng)中，在規(guī)模和速度的增加以及到多位的改變中，可以減少信號布線 的復(fù)雜布置。因此，可以容易地使布線自動化。此外，本發(fā)明提供設(shè)計半導(dǎo)體集成電路系統(tǒng)的方法，其中，半導(dǎo)體集成 電路封裝包括封裝基片，該封裝基片具有其中外部連接端被布置為類似網(wǎng)格 形狀的網(wǎng)格陣列端子結(jié)構(gòu)。此外，本發(fā)明提供設(shè)計半導(dǎo)體集成電路系統(tǒng)的方法，其中，安裝基片設(shè) 計步驟包括步驟將包括要作為設(shè)計目標(biāo)的半導(dǎo)體集成電路和預(yù)先設(shè)計在其 周圍的裝置的區(qū)域劃分為多個區(qū)域；和控制布線，以便完成該區(qū)域內(nèi)的布線。根據(jù)該結(jié)構(gòu)，以在該區(qū)域內(nèi)完成布線的方式控制該布線。因此，可以形 成可以容易地進行自動化，不包括交叉區(qū)域并可以執(zhí)行高速驅(qū)動操作的半導(dǎo) 體集成電^^系統(tǒng)。此外，本發(fā)明提供設(shè)計半導(dǎo)體集成電路安裝基片的方法，其中該安裝基 片安裝裝載半導(dǎo)體集成電路芯片的封裝基片，并且構(gòu)成所期望的系統(tǒng)，該方
法包括步驟通過設(shè)置系統(tǒng)規(guī)范作為輸入數(shù)據(jù)來設(shè)計半導(dǎo)體集成電路安裝基 片。此外，本發(fā)明提供設(shè)計半導(dǎo)體集成電路安裝基片的方法，其中在半導(dǎo)體 集成電路芯片的設(shè)計之前，設(shè)計具有用于連接在封裝基片上裝載的半導(dǎo)體集 成電路(芯片)的布線圖案的安裝基片。此外，本發(fā)明提供設(shè)計半導(dǎo)體集成電路安裝基片的方法，其中設(shè)計半導(dǎo) 體集成電路安裝基片的步驟確定遠離封裝基片的外邊緣預(yù)定距離的位置中的虛擬布線引導(dǎo)點(wiring leading point);和以布線圖案通過布線引導(dǎo)點的方式 執(zhí)行設(shè)計。此外，本發(fā)明提供設(shè)計半導(dǎo)體集成電路安裝基片的方法，其中設(shè)計安裝 基片的步驟包括步驟劃分包含要作為設(shè)計目標(biāo)裝置的半導(dǎo)體集成電路和預(yù) 先在其周圍設(shè)計的裝置的區(qū)域。此外，本發(fā)明提供設(shè)計半導(dǎo)體集成電路安裝基片的方法，其中設(shè)計安裝 基片的步驟包括步驟按以下方式設(shè)計布線引導(dǎo)點連接要作為設(shè)計目標(biāo)的半導(dǎo)體集成電路的輸入/輸出墊、要連接到輸入/ 輸出墊的封裝基片的用于連接到輸入/輸出墊的內(nèi)部連接端、要連接到封裝基 片的安裝基片的外部連接端的線，并且布線引導(dǎo)點不具有交叉區(qū)域。此外，本發(fā)明提供設(shè)計裝載半導(dǎo)體集成電路(芯片)并在半導(dǎo)體集成電 路安裝基片上構(gòu)成所期望的系統(tǒng)的封裝基片的方法，其中在設(shè)計封裝基片的 步驟的輸入數(shù)據(jù)包括設(shè)計半導(dǎo)體集成電路安裝基片的步驟的設(shè)計結(jié)果。此外，本發(fā)明提供設(shè)計封裝基片的方法，其中設(shè)計封裝基片的步驟包括 以在根據(jù)其中放置部件的半導(dǎo)體集成電路安裝基片上的位置劃分的區(qū)域中布 置構(gòu)成與部件對應(yīng)的信號組的布線的方式執(zhí)行設(shè)計。通過該結(jié)構(gòu)，將構(gòu)成與部件對應(yīng)的信號組的布線放置在根據(jù)其中布置部 件的半導(dǎo)體集成電路安裝基片上的位置劃分的區(qū)域內(nèi)。因此，可以減少布線 長度，并且可以增加速度。此外，本發(fā)明提供設(shè)計封裝基片的方法，其中設(shè)計封裝基片的步驟包括 步驟構(gòu)成包括至少一個電源面(power plane)的封裝基片，其中針對每個 電源單元將電源面劃分為多個區(qū)域，以便與安裝基片上的功率劃分對應(yīng)。此外，本發(fā)明提供設(shè)計封裝基片的方法，其中設(shè)計封裝基片的步驟包括 以導(dǎo)電層(conductor layer)包括功率環(huán)，而封裝基片內(nèi)的布線不具有通過功
率環(huán)的交叉區(qū)域的方式，將位于安裝LSI的表面層上的任意多個導(dǎo)電層連接 到電源面。
此外，本發(fā)明提供設(shè)計封裝基片的方法，其中設(shè)計封裝基片的步驟包括 步驟以基于從要作為目標(biāo)的半導(dǎo)體集成電路到半導(dǎo)體集成電路的外圍部件 的連接信息，封裝基片內(nèi)的布線不具有交叉區(qū)域的方式執(zhí)行設(shè)計。
此外本發(fā)明提供設(shè)計封裝基片的方法，其中設(shè)計封裝基片的步驟包括步 驟執(zhí)行設(shè)計，以便將封裝基片的平面劃分為N個區(qū)域，并且針對每個區(qū)域 完成信號布線。
此外，本發(fā)明提供設(shè)計封裝基片的方法，其中設(shè)計封裝基片的步驟包括 步驟以封裝基片的外部連接端構(gòu)成球網(wǎng)格陣列(ball grid array, BGA)并 且將外部連接端形成平面劃分為N個區(qū)域，并且針對每個區(qū)域完成信號布線 的方式來執(zhí)行設(shè)計。此外，本發(fā)明提供設(shè)計封裝基片的方法，其中設(shè)計封裝基片的步驟包括 以將外部連接端形成平面劃分為N個區(qū)域，并且針對與半導(dǎo)體集成電路安裝 基片上的部件的布置對應(yīng)的每個區(qū)域完成信號布線的方式執(zhí)行設(shè)計。 此外，本發(fā)明提供設(shè)計封裝基片的方法，其中N是4。 此外，本發(fā)明提供設(shè)計封裝基片的方法，其中N是8。 此外，本發(fā)明提供設(shè)計封裝基片的方法，其中設(shè)計封裝基片的步驟包括 步驟以與外部連接端的陣列對應(yīng)地執(zhí)行編組，并且在每一組信號布線相鄰 的方式執(zhí)行設(shè)計。更具體地，根據(jù)封裝基片的外部連接端的陣列將信號組劃分為組，并且 與每個組相鄰地設(shè)計信號布線。因此，可以僅通過改變組中的連接容易地執(zhí) 行交換(swap )。
此外，本發(fā)明提供設(shè)計封裝基片的方法，其中設(shè)計封裝基片的步驟包括 步驟以外部連接端的線連接到要裝載到封裝基片上的半導(dǎo)體集成電路的相 鄰輸入/輸出墊的方式執(zhí)行設(shè)計。此外，本發(fā)明提供設(shè)計封裝基片的方法，包括步驟以該封裝基片包括 表面層布線、電源面層和最低層布線的至少三個導(dǎo)電層，并且該表面層布線 和該最低層布線具有形成禁止區(qū)域的方式執(zhí)行設(shè)計。此外，本發(fā)明提供設(shè)計封裝基片的方法，還包括步驟以該表面層布線 和該最低層布線具有形成禁止區(qū)域的方式執(zhí)行設(shè)計，其中該形成禁止區(qū)域具 有從所劃分的區(qū)域一端預(yù)定的寬度。此外，本發(fā)明提供設(shè)計在封裝基片上安裝半導(dǎo)體集成電路芯片并在半導(dǎo) 體集成電路安裝基片上構(gòu)成理想系統(tǒng)的半導(dǎo)體集成電路的方法，其中設(shè)計半導(dǎo)體集成電路的步驟包括步驟通過設(shè)置在設(shè)計半導(dǎo)體集成電路安裝基片的 步驟中獲得的設(shè)計結(jié)果作為輸入數(shù)據(jù)，以確定輸入/輸出墊布置。此外，本發(fā)明提供設(shè)計半導(dǎo)體集成電路的方法，其中設(shè)計半導(dǎo)體集成電 路的步驟包括步驟在確定輸入/輸出墊布置步驟后考慮LSI的內(nèi)部條件來執(zhí) 行i奮改，和考慮要修改的LSI的內(nèi)部條件來執(zhí)行修改。此外，本發(fā)明提供設(shè)計半導(dǎo)體集成電路的方法，還包括步驟與該封裝 基片的外部連接端的布置對應(yīng)地設(shè)計該半導(dǎo)體集成電路的輸入/輸出墊的布 置。此外，本發(fā)明提供設(shè)計半導(dǎo)體集成電路的方法，其中設(shè)計步驟包括步驟 以外部連接端的線連接到該半導(dǎo)體集成電路的相鄰輸入/輸出墊的方式執(zhí)行 設(shè)計。此外，本發(fā)明提供設(shè)計半導(dǎo)體集成電路的方法，還包括步驟與該半導(dǎo) 體集成電路安裝基片的部件的布置對應(yīng)地設(shè)計半導(dǎo)體集成電路的輸入/輸出 墊的布置。此外，本發(fā)明提供設(shè)計半導(dǎo)體集成電路的方法，其中設(shè)計步驟包括步驟 以從半導(dǎo)體集成電路安裝基片到半導(dǎo)體集成電路的輸入/輸出墊的布線不具 有交叉區(qū)域的方式執(zhí)行設(shè)計。此外，本發(fā)明提供設(shè)計半導(dǎo)體集成電路的方法，還包括步驟執(zhí)行設(shè)計， 以便確定要連接到與半導(dǎo)體集成電路安裝基片的部件的布置對應(yīng)的半導(dǎo)體集 成電路的輸入/輸出墊的輸入/輸出單元的驅(qū)動能力。此外，在本發(fā)明中，提供步驟基于系統(tǒng)規(guī)范信息設(shè)計構(gòu)成系統(tǒng)的安裝 基片；基于在設(shè)計安裝基片的步驟中獲得的設(shè)計結(jié)果設(shè)計包括要安裝在該安 裝基片上的封裝基片的半導(dǎo)體集成電路封裝；和基于在設(shè)計半導(dǎo)體集成電路 封裝步驟中獲得的設(shè)計結(jié)果設(shè)計要安裝在該半導(dǎo)體集成電路封裝上的半導(dǎo)體 集成電路，以便確定該半導(dǎo)體集成電路的I/O端子位置，其中設(shè)計安裝基片 的步驟用于考慮最少的半導(dǎo)體集成電路設(shè)計限制來進行設(shè)計。本發(fā)明提供用于設(shè)計半導(dǎo)體集成電路系統(tǒng)的設(shè)備，包括安裝基片設(shè)計 部分，用于基于系統(tǒng)規(guī)范信息設(shè)計構(gòu)成系統(tǒng)的安裝基片；封裝設(shè)計部分，用上的封裝基片的半導(dǎo)體集成電路封裝；和半導(dǎo)體集成電路設(shè)計部分，用于基于由該封裝設(shè)計部分獲得的設(shè)計結(jié)果，設(shè)計要安裝在該半導(dǎo)體集成電路封裝上的半導(dǎo)體集成電路，以便確定該半導(dǎo)體集成電路的I/O端子位置。本發(fā)明提供用于設(shè)計半導(dǎo)體集成電路系統(tǒng)的設(shè)備，其中半導(dǎo)體集成電路 封裝包括半導(dǎo)體集成電路封裝，該封裝具有其中外部連接端被布置為類似網(wǎng) 絡(luò)的網(wǎng)格陣列端子結(jié)構(gòu)。此外，本發(fā)明提供用于設(shè)計半導(dǎo)體集成電路系統(tǒng)的設(shè)備，其中安裝基片 設(shè)計部分包括區(qū)域劃分部分，用于將包括要作為設(shè)計目標(biāo)的該半導(dǎo)體集成電 路和預(yù)先設(shè)計在其周圍的裝置的區(qū)域劃分為多個區(qū)域；和布線控制部分，用 于以在由該區(qū)域劃分部分劃分的區(qū)域內(nèi)完成布線的方式來控制布線。此外，本發(fā)明提供用于設(shè)計半導(dǎo)體集成電路安裝基片的設(shè)備，其中該安 裝基片安裝裝載半導(dǎo)體集成電路芯片的封裝基片，并且構(gòu)成所期望的系統(tǒng)， 該設(shè)備包括安裝基片設(shè)計部分，用于通過設(shè)置系統(tǒng)規(guī)范作為輸入數(shù)據(jù)來設(shè) 計半導(dǎo)體集成電路安裝基片。此外，本發(fā)明提供用于設(shè)計半導(dǎo)體集成電路安裝基片的設(shè)備，其中該安 裝基片設(shè)計部分包括半導(dǎo)體集成電路安裝基片，其構(gòu)成來使用不包含半導(dǎo)體 集成電路芯片的設(shè)計信息的系統(tǒng)規(guī)范信息來作為輸入數(shù)據(jù)。此外，在本發(fā)明中，該安裝基片設(shè)計部分包括設(shè)計部分，用于確定遠離 該封裝基片的外邊緣預(yù)定距離的位置中的虛擬布線引導(dǎo)點，并且以該布線圖 案通過該布線引導(dǎo)點的方式執(zhí)行設(shè)計。此外，本發(fā)明提供用于設(shè)計半導(dǎo)體集成電路安裝基片的設(shè)備，其中該安 裝基片設(shè)計部分包括劃分控制部分，用于劃分包含要作為設(shè)計目標(biāo)裝置的 半導(dǎo)體集成電路和預(yù)先在其周圍設(shè)計的裝置的區(qū)域；和控制部分，用于執(zhí)行 控制來完成在該劃分區(qū)域中的布線。此外，本發(fā)明提供用于設(shè)計半導(dǎo)體集成電路安裝基片的設(shè)備，其中安裝 基片設(shè)計部分包括交叉控制部分，用于按以下方式設(shè)計布線引導(dǎo)點連接要作為設(shè)計目標(biāo)裝置的半導(dǎo)體集成電路的輸入/輸出墊、要連接到該 輸入/輸出墊的封裝基片的用于連接到輸入/輸出墊的內(nèi)部連接端、要連接到該 封裝基片的該安裝基片的外部連接端的線，和該布線引導(dǎo)點不具有交叉區(qū)域。此外，本發(fā)明提供用于設(shè)計裝載半導(dǎo)體集成電路芯片并在半導(dǎo)體集成電
路安裝基片上構(gòu)成所期望的系統(tǒng)的封裝基片的設(shè)備，其中該封裝基片設(shè)計設(shè) 備的輸入數(shù)據(jù)包括該半導(dǎo)體集成電路安裝基片設(shè)計部分的設(shè)計結(jié)果。此外，本發(fā)明提供用于設(shè)計封裝基片的設(shè)備，還包括劃分控制部分，用 于以在根據(jù)其中布置部件的該半導(dǎo)體集成電路安裝基片上的位置在劃分的區(qū) 域中放置構(gòu)成與部件對應(yīng)的信號組的布線的方式執(zhí)行設(shè)計。此外，本發(fā)明提供用于設(shè)計封裝基片的設(shè)備，其中該劃分控制部分執(zhí)行 設(shè)計，以將該封裝基片的平面劃分為N個區(qū)域，并且針對每個區(qū)域完成信號 布線。此外，本發(fā)明提供用于設(shè)計封裝基片的設(shè)備，其中該劃分控制部分以該 封裝基片的外部連接端構(gòu)成球網(wǎng)格陣列，并且將外部連接端形成平面劃分為 N個區(qū)域，并且針對每個區(qū)域完成信號布線的方式來執(zhí)行設(shè)計。此外，本發(fā)明提供用于設(shè)計封裝基片的設(shè)備，其中該劃分控制部分執(zhí)行設(shè)計，以將外部連接端形成平面劃分為N個區(qū)域，并且針對與該半導(dǎo)體集成電路安裝基片上的部件的布置對應(yīng)的每個區(qū)域完成信號布線。此外，本發(fā)明提供用于設(shè)計封裝基片的設(shè)備，其中N是4。 此外，本發(fā)明提供用于設(shè)計封裝基片的設(shè)備，其中N是8。 此外，本發(fā)明提供用于設(shè)計封裝基片的設(shè)備，其中該劃分控制部分具有這樣的結(jié)構(gòu)與外部連接端的陣列對應(yīng)地執(zhí)行編組，并且針對每一組，信號布線相鄰。此外，本發(fā)明提供用于設(shè)計封裝基片的設(shè)備，其中該劃分控制部分具有 這樣的結(jié)構(gòu)該外部連接端的線連接到要裝載到該封裝基片上的該半導(dǎo)體集 成電路的相鄰輸入/輸出墊。此外，本發(fā)明提供用于設(shè)計封裝基片的設(shè)備，其中該封裝基片至少一個 電源面和電源面劃分部分，用于針對每個電源單元將電源面劃分為多個區(qū)域， 以便與安裝基片上的功率劃分對應(yīng)。此外，本發(fā)明提供用于設(shè)計封裝基片的設(shè)備，還包括電源控制部分，其中位于安裝LSI的表面層上的任意導(dǎo)電層包括功率環(huán)，并且封裝基片內(nèi)的布線通過功率環(huán)連接到電源面，使得不具有交叉區(qū)域。此外，本發(fā)明提供用于設(shè)計封裝基片的設(shè)備，其中以基于從要作為目標(biāo) 的半導(dǎo)體集成電路到該半導(dǎo)體集成電路的外圍部件的連接信息，該封裝基片中的布線不具有交叉區(qū)域的方式包含連接。 此外，本發(fā)明提供用于設(shè)計封裝基片的設(shè)備，還包括劃分控制部分，用 于執(zhí)行設(shè)計，以將封裝基片的平面分為四個區(qū)域，并且針對每個區(qū)域完成信 號布線。此外，本發(fā)明提供用于設(shè)計封裝基片的設(shè)備，還包括劃分控制部分，用 于以該封裝基片的外部連接端構(gòu)成球網(wǎng)格陣列，將外部連接端形成面分為四 個區(qū)域，并且針對每個區(qū)域完成信號布線的方式執(zhí)行設(shè)計。此外，本發(fā)明提供用于設(shè)計封裝基片的設(shè)備，還包括劃分控制部分，用 于執(zhí)行設(shè)計，以將封裝基片的平面分為八個區(qū)域，并且針對每個區(qū)域完成信 號布線。此外，本發(fā)明提供用于設(shè)計封裝基片的設(shè)備，還包括劃分控制部分，用 于以該封裝基片的外部連接端構(gòu)成球網(wǎng)格陣列，將外部連接端形成面分為八 個區(qū)域，并且針對每個區(qū)域完成信號布線的方式執(zhí)行設(shè)計。此外，本發(fā)明提供用于設(shè)計封裝基片的設(shè)備，還包括信號組劃分控制部 分，用于以針對每個區(qū)域劃分信號組的方式執(zhí)行設(shè)計。此外，本發(fā)明提供用于設(shè)計封裝基片的設(shè)備，其中該封裝基片包括表面 層布線、電源面層和最低層布線的至少三個導(dǎo)電層，并且該表面層布線和該 最低層布線包括布線控制部分，用于執(zhí)行控制以具有形成禁止區(qū)域。此外，本發(fā)明提供用于設(shè)計封裝基片的設(shè)備，其中布線控制部分用于以 該表面層布線和該最低層布線具有形成禁止區(qū)域的方式執(zhí)行控制，其中該形 成禁止區(qū)域具有從所劃分的區(qū)域一端預(yù)定的寬度。此外，本發(fā)明提供用于設(shè)計在封裝基片上安裝半導(dǎo)體集成電路并在半導(dǎo) 體集成電路安裝基片上構(gòu)成理想系統(tǒng)的半導(dǎo)體集成電路的設(shè)備，包括數(shù)據(jù)輸 入部分，用于通過設(shè)置半導(dǎo)體集成電路安裝基片的設(shè)計結(jié)果作為輸入數(shù)據(jù)， 以確定輸入/輸出墊布置。此外，本發(fā)明提供用于設(shè)計半導(dǎo)體集成電路的設(shè)備，還包括內(nèi)部條件考 慮部分，用于通過設(shè)置半導(dǎo)體集成電路安裝基片的設(shè)計結(jié)果作為輸入數(shù)據(jù)來確定輸入/輸出墊布置，并且考慮LSI的內(nèi)部條件執(zhí)行修改；和校正部分，用 于通過設(shè)置修改部分的輸出作為輸入數(shù)據(jù)來校正輸入/輸出墊布置。此外，本發(fā)明提供用于設(shè)計半導(dǎo)體集成電路的設(shè)備，還包括輸入/輸出墊 布置部分，用于與該封裝基片的外部連接端的布置對應(yīng)地設(shè)計該半導(dǎo)體集成 電路的該輸入/輸出墊的布置。
此外，本發(fā)明提供用于設(shè)計半導(dǎo)體集成電路的設(shè)備，還包括輸入/輸出墊 布置部分，用于與該半導(dǎo)體集成電路安裝基片的部件的布置對應(yīng)地設(shè)計半導(dǎo) 體集成電路的輸入/輸出墊的布置。此外，本發(fā)明提供用于設(shè)計半導(dǎo)體集成電路的設(shè)備，還包括輸入/輸出單 元設(shè)計部分，用于確定要連接到與該半導(dǎo)體集成電路安裝基片的部件的布置 對應(yīng)的該半導(dǎo)體集成電路的輸入/輸出墊的輸入/輸出單元的驅(qū)動能力。此外，本發(fā)明提供用于設(shè)計半導(dǎo)體集成電路的設(shè)備，包括安裝基片設(shè)計部分，用于基于系統(tǒng)規(guī)范信息設(shè)計構(gòu)成系統(tǒng)的安裝基片；封裝設(shè)計部分，用于基于由該安裝基片設(shè)計部分獲得的設(shè)計結(jié)果，設(shè)計包括要安裝在該安裝基片上的封裝基片的半導(dǎo)體集成電路(LSI)封裝；和半導(dǎo)體集成電路設(shè)計部 分，用于基于由該半導(dǎo)體集成電路封裝設(shè)計部分獲得的設(shè)計結(jié)果設(shè)計要安裝 在該半導(dǎo)體集成電路封裝上的半導(dǎo)體集成電路，以便確定該半導(dǎo)體集成電路 的I/O端子位置，其中該安裝基片設(shè)計部分具有這樣的結(jié)構(gòu)用于考慮最少 的半導(dǎo)體集成電路設(shè)計限制來進行設(shè)計。此外，本發(fā)明提供半導(dǎo)體集成電路系統(tǒng)，其中將安裝在封裝基片上的半 導(dǎo)體集成電路裝載在安裝基片上，而該安裝基片具有在其上與電子部件一同 形成的布線，并因此執(zhí)行電路連接，其中構(gòu)成要從布線連接到該安裝基片上 的布線的封裝基片的外部連接端和通過封裝基片的布線到達半導(dǎo)體集成電路 的輸入/輸出塾的的導(dǎo)電路徑，以便不具有交叉區(qū)域。此外，在本發(fā)明中，以在具有離半導(dǎo)體集成電路的封裝基片的外邊緣的 預(yù)定寬度的區(qū)域中幾乎所有相互間隔集合恒定的方式，安裝基片上的布線保 持直線和平行，并且在區(qū)域外不規(guī)則放置。此外，本發(fā)明提供半導(dǎo)體集成電路安裝基片，該安裝基片包括安裝并連 接電子部件、裝載到封裝基片上的半導(dǎo)體集成電路的布線圖案，其中布線圖 案通過實質(zhì)上形成在遠離封裝基片的外邊緣預(yù)定距離的位置上布線引導(dǎo)點。此外，本發(fā)明提供半導(dǎo)體集成電路安裝基片，其中將該布線圖案放置在 通過劃分分別包含要作為設(shè)計目標(biāo)裝置的半導(dǎo)體集成電路和預(yù)先在其周圍設(shè) 計的裝置的區(qū)域形成的經(jīng)劃分的區(qū)域中。此外，本發(fā)明提供半導(dǎo)體集成電路安裝基片，其中按以下方式執(zhí)行所連 接的布線連接要作為設(shè)計目標(biāo)裝置的半導(dǎo)體集成電路的輸入/輸出墊、要連接到該
輸入/輸出墊的該封裝基片的用于連接到輸入/輸出墊的內(nèi)部連接端、要連接到 該封裝基片的該安裝基片的外部連接端的線，和該布線引導(dǎo)點不具有交叉區(qū)域。此外，本發(fā)明提供安裝半導(dǎo)體集成電路的封裝基片，該封裝基片連接到 包含布線圖案以及電子部件并構(gòu)成半導(dǎo)體集成電路系統(tǒng)的半導(dǎo)體集成電路安 裝基片，其中在根據(jù)其中放置部件的該半導(dǎo)體集成電路安裝基片上的位置劃 分的區(qū)域中布置構(gòu)成與該部件對應(yīng)的信號組的布線。此外，本發(fā)明提供該封裝基片，其中封裝基片包括至少一個電源面，并 且針對每個電源單元將電源面劃分為多個區(qū)域，以便與該安裝基片上的功率 劃分對應(yīng)。此外，本發(fā)明提供該封裝基片，其中封裝基片包括多個導(dǎo)電層，并且位于安裝LSI的表面層上的任意導(dǎo)電層包括功率環(huán)，并且該封裝基片中的布線通過功率環(huán)連接到該電源面，以便不具有交叉區(qū)域。此外，本發(fā)明提供該封裝基片，其中該封裝基片具有這樣的結(jié)構(gòu)基于 從要作為目標(biāo)的半導(dǎo)體集成電路到該半導(dǎo)體集成電路的外圍部件的連接信 息，該封裝基片中的布線不具有交叉區(qū)域。此外，本發(fā)明提供該封裝基片，其中將該封裝基片的平面分為N個區(qū)域， 并且形成要針對每個區(qū)域完成的信號布線。此外，本發(fā)明提供該封裝基片，其中封裝基片的外部連接端構(gòu)成球網(wǎng)格 陣列，并且將外部連接端形成平面分為N個區(qū)域，并且針對每個區(qū)域完成信 號布線。此外，本發(fā)明提供該封裝基片，其中N是4。 此外，本發(fā)明提供該封裝基片，其中N是8。此外，本發(fā)明提供該封裝基片，其中以與外部連接端的陣列對應(yīng)地執(zhí)行 編組，并且信號布線在每一組中相鄰的方式設(shè)計該封裝基片。通過該結(jié)構(gòu)，可以容易地實現(xiàn)組中的終端的替代，也就是其交換。 此外，本發(fā)明提供該封裝基片，其中以該外部連接端的線連接到要裝載 到該封裝基片上的該半導(dǎo)體集成電路的相鄰輸入/輸出墊的方式設(shè)計該封裝 基片。此外本發(fā)明提供該封裝基片，其中該封裝基片包括表面層布線、電源面 層和最低層布線的至少三個導(dǎo)電層，并且形成該表面層布線和該最低層布線，
以遠離具有距離所劃分的區(qū)域的一端預(yù)定寬度的區(qū)域，并且電源面層在具有 離所劃分的區(qū)域的 一端預(yù)定寬度的區(qū)域中保留電流路徑。此外，本發(fā)明提供該封裝基片，其中最低層布線構(gòu)成要作為外部連接端的球，并且表面層布線被提供有焊接指狀元件(bond finger)，該焊接指狀元 件包括沿半導(dǎo)體集成電路的外圍邊緣形成的帶狀焊接部分，以及擴展到要從 焊接部分連接的外部連接端之上的位置的指狀元件部分，該焊接指狀元件部 分的頂端通過其上形成的通路(via)連接到對應(yīng)的外部連接端。此外，本發(fā)明提供封裝基片，其中將焊接指狀元件形成在兩條線中，并 且將指狀元件的擴展方向設(shè)置為遠離焊接部分，并且使用最低層布線通過繞 線(detour)相互連接外部連接端和半導(dǎo)體集成電路。此外，本發(fā)明提供安裝在封裝基片上并在半導(dǎo)體集成電路安裝基片上構(gòu) 成所期望的系統(tǒng)的半導(dǎo)體集成電路，其中每一組布置輸入/輸出墊，以便將其 放置在封裝基片的外部連接端的最近處，并且將并列的至少兩個輸入/輸出墊 布置為連接到以并列方向的正交方向并列的外部連接端。在本發(fā)明中，通過使用具有與半導(dǎo)體集成電路安裝基片上的部件對應(yīng)的 信號組和與封裝的外部連接端對應(yīng)的信號組的兩個概念作為信號組來執(zhí)行編 組。前者是用于電路連接的信號組，而后者是根據(jù)外部連接端的物理陣列的 編組，并且分別將它們認為是獨立的事件。前者是相對大的劃分，而后者是 分為小組的劃分，例如，三或四線。根據(jù)該結(jié)構(gòu)，考慮到包括半導(dǎo)體集成電路安裝基片和封裝(封裝基片) 的半導(dǎo)體集成電路的不必要的輻射特性和熱特性，設(shè)計該半導(dǎo)體集成電路來 具有與半導(dǎo)體集成電路安裝基片和封裝(封裝基片)對應(yīng)的輸入/輸出端。因 此，可以提供可以提高設(shè)計速度而且不必要的輻射特性和熱特性極佳的半導(dǎo) 體集成電路系統(tǒng)。


圖1是顯示根據(jù)本發(fā)明第一實施例的設(shè)計半導(dǎo)體集成電路系統(tǒng)的方法的 流程圖；圖2是顯示根據(jù)本發(fā)明第一實施例的設(shè)計半導(dǎo)體集成電路系統(tǒng)的設(shè)備的 流程圖；圖3是顯示才艮據(jù)本發(fā)明第一實施例的設(shè)計半導(dǎo)體集成電路系統(tǒng)的方法的
流程圖；圖4(a) - (c)是顯示根據(jù)本發(fā)明第一實施例的半導(dǎo)體集成電路系統(tǒng) 的網(wǎng)絡(luò)列表(netlist)和端子表的圖示；圖5是顯示根據(jù)本發(fā)明第一實施例的半導(dǎo)體集成電路系統(tǒng)的連接關(guān)系的 示意圖；圖6是顯示根據(jù)本發(fā)明第 一 實施例的扇出設(shè)計的流程圖； 圖7(a) - (b)是顯示根據(jù)本發(fā)明第一實施例的扇出的示意圖； 圖8(a) - (b)是顯示根據(jù)本發(fā)明第一實施例的扇出的示意圖； 圖9是顯示根據(jù)本發(fā)明第一實施例的設(shè)計封裝基片的方法的示意圖； 圖10 (a) - (d)是顯示根據(jù)本發(fā)明第一實施例的設(shè)計印刷布線板的方 法的示意圖；圖11 (a) - (d)是顯示根據(jù)本發(fā)明第一實施例的設(shè)計印刷布線板的方 法的示意圖；圖12是顯示根據(jù)本發(fā)明第一實施例的設(shè)計印刷布線板的方法的示意圖；圖13是顯示根據(jù)本發(fā)明第 一 實施例的設(shè)計方法的示意圖；圖14是顯示根據(jù)本發(fā)明第一實施例的設(shè)計方法的示意圖；圖15是顯示根據(jù)本發(fā)明第二實施例的設(shè)計方法的示意圖；圖16是顯示根據(jù)本發(fā)明第二實施例的設(shè)計方法的示意圖；圖17是顯示根據(jù)本發(fā)明第二實施例的設(shè)計方法的示意圖；圖18是顯示根據(jù)本發(fā)明第二實施例的設(shè)計方法的示意圖；圖19是顯示根據(jù)本發(fā)明第二實施例的設(shè)計封裝的方法的示意圖;圖20是顯示根據(jù)本發(fā)明第三實施例的設(shè)計封裝的方法的流程圖；圖21(a) - (d)是顯示根據(jù)本發(fā)明第三實施例的設(shè)計方法的示意圖；圖22(a) - (b)是顯示根據(jù)本發(fā)明第四實施例的設(shè)計封裝的方法的示意圖；圖23是顯示根據(jù)本發(fā)明第五實施例的設(shè)計封裝的方法的示意圖； 圖24是顯示根據(jù)本發(fā)明第五實施例的設(shè)計封裝的方法的示意圖； 圖25是顯示根據(jù)本發(fā)明第五實施例的設(shè)計封裝的方法的示意圖； 圖26是顯示根據(jù)本發(fā)明第五實施例的設(shè)計封裝的方法的示意圖； 圖27是顯示根據(jù)本發(fā)明第五實施例的設(shè)計封裝的方法的示意圖； 圖28是顯示根據(jù)本發(fā)明第五實施例的設(shè)計封裝的方法的示意圖29(a) - (b)是顯示根據(jù)本發(fā)明第五實施例的設(shè)計封裝的方法的示意圖；圖30是顯示根據(jù)本發(fā)明第六實施例的設(shè)計封裝的方法的示意圖；圖31是顯示根據(jù)本發(fā)明第六實施例的設(shè)計封裝的方法的示意圖；圖32是顯示根據(jù)本發(fā)明第六實施例的設(shè)計封裝的方法的示意圖；圖33是顯示根據(jù)本發(fā)明第六實施例的設(shè)計封裝的方法的示意圖；圖34是顯示根據(jù)本發(fā)明第六實施例的設(shè)計封裝的方法的示意圖；圖35是顯示根據(jù)本發(fā)明第六實施例的設(shè)計封裝的方法的示意圖；圖36是顯示根據(jù)本發(fā)明第六實施例的封裝的示意剖面圖；圖37(a) - (b)是顯示根據(jù)本發(fā)明第七實施例的設(shè)計封裝的方法的示意圖；圖38是顯示根據(jù)本發(fā)明第七實施例的設(shè)計封裝的方法的示意圖； 圖39是顯示根據(jù)本發(fā)明第七實施例的設(shè)計封裝的方法的示意圖； 圖40是顯示根據(jù)本發(fā)明第八實施例的設(shè)計封裝的方法的示意圖； 圖41是顯示根據(jù)本發(fā)明第九實施例的設(shè)計封裝的方法的示意圖； 圖42是顯示根據(jù)本發(fā)明第十實施例的設(shè)計封裝的方法的示意圖； 圖43(a) - (c)是顯示根據(jù)本發(fā)明第十實施例的設(shè)計封裝的方法的示意圖；圖44是顯示根據(jù)本發(fā)明第十一實施例的設(shè)計封裝的方法的示意圖； 圖45是顯示根據(jù)本發(fā)明第十二實施例的設(shè)計封裝的方法的示意圖； 圖46(a) _ (c)是顯示根據(jù)本發(fā)明第十三實施例的設(shè)計封裝的方法的 示意圖；圖47 (a) - (c)是顯示根據(jù)本發(fā)明第十四實施例的設(shè)計封裝的方法的 示意圖；圖48是顯示根據(jù)本發(fā)明第十五實施例的設(shè)計LSI的方法的示意圖； 圖49是顯示根據(jù)本發(fā)明第十五實施例的用于設(shè)計LSI的設(shè)備的圖示； 圖50是顯示根據(jù)本發(fā)明第十五實施例的設(shè)計LSI的方法的示意圖(網(wǎng)絡(luò) 列表)；圖51(a) - (b)是顯示根據(jù)本發(fā)明第十五實施例的設(shè)計LSI的方法的 示意圖；圖52是顯示根據(jù)本發(fā)明第十六實施例的設(shè)計LSI的方法的流程圖53(a) - (c)是顯示根據(jù)本發(fā)明第十六實施例的設(shè)計LSI的方法的 示意圖；圖54是顯示根據(jù)本發(fā)明第十七實施例的設(shè)計LSI的方法的流程圖； 圖55(a) - (e)是顯示才艮據(jù)本發(fā)明第十七實施例的設(shè)計LSI的方法的 示意圖；圖56是顯示根據(jù)常規(guī)示例的設(shè)計半導(dǎo)體集成電路系統(tǒng)的方法的流程圖；和圖57是顯示圖14中的主要部分的放大圖。
具體實施方式
將參照附圖詳細描述根據(jù)本發(fā)明的實施例。本發(fā)明用于實現(xiàn)與常規(guī)設(shè)計流程完全相反的設(shè)計流程，并且提供半導(dǎo)體 集成電路系統(tǒng)，其中首先設(shè)計諸如印刷布線板之類的安裝基片，基于安裝基 片的設(shè)計結(jié)果設(shè)計安裝LSI的封裝基片，然后執(zhí)行要安裝在封裝基片上的LSI 的布局設(shè)計，以完全優(yōu)化用作安裝基片的印刷布線板、封裝和LSI,并且針 對不必要的輻射和熱釆取的對策是極佳的。(第一實施例)在解釋根據(jù)本發(fā)明的實施例之前，將首先描述本發(fā)明的概念。 圖1是顯示設(shè)計流程的示意圖，而圖2顯示用于設(shè)計半導(dǎo)體集成電路系 統(tǒng)的設(shè)備。在該實施例中，調(diào)查包含在印刷布線板上的要放入封裝中的半導(dǎo) 體集成電路(LSI)和諸如存儲器之類的其它電子部件的系統(tǒng)規(guī)范(系統(tǒng)和規(guī) 范調(diào)查步驟1001)，基于關(guān)于印刷布線板上的部件布置的信息設(shè)計印刷布 線板(印刷布線板的設(shè)計步驟1002 )。然后，基于關(guān)于印刷布線板上的部 件布置的信息調(diào)查要作為構(gòu)成封裝的封裝基片上的外部連接端的球的位置， 并且考慮封裝的信號布線來設(shè)計封裝(封裝的設(shè)計步驟1003 )。然后，確 定其中封裝中的信號布線被優(yōu)化的LSI的輸入/輸出布置，并且確定LSI的輸 入/輸出端301的布置(LSI的設(shè)計步驟1004)。更具體地，基于關(guān)于印刷布線板和封裝(封裝基片)(而不是LSI的內(nèi)部 條件)的信息優(yōu)化LSI的輸入/輸出端的布置，使得優(yōu)化包含印刷布線板、封 裝和LSI的整個半導(dǎo)體集成電路系統(tǒng)。
此外，也考慮包括印刷布線板上的LSI和構(gòu)成封裝的封裝基片中的信號 布線的部件和布線圖案的最佳布置，并且消除諸如交叉結(jié)構(gòu)或布線長度增加 之類的問題，并且針對整個系統(tǒng)的不必要輻射和熱執(zhí)行優(yōu)化。因此，可以提 高質(zhì)量。此外，不產(chǎn)生信號布線的復(fù)雜布置。因此，可以降低工時，并且進 一步與自動化對應(yīng)。接下來，將詳細描述實施例。通過設(shè)置系統(tǒng)/規(guī)范調(diào)查，也就是部件布置結(jié)果作為輸入數(shù)據(jù)來執(zhí)行該實施例。如圖2的方框圖所示，用于設(shè)計要用在 這里的半導(dǎo)體集成電路系統(tǒng)的設(shè)備包括安裝基片設(shè)計部分150、用于基于設(shè) 計結(jié)果設(shè)計封裝基片的封裝基片的設(shè)計部分250和用于基于封裝基片的設(shè)計 結(jié)果設(shè)計半導(dǎo)體集成電路的半導(dǎo)體集成電路設(shè)計部分350。安裝基片設(shè)計部分150用于通過設(shè)置系統(tǒng)規(guī)范作為輸入數(shù)據(jù)來設(shè)計半導(dǎo) 體集成電路安裝基片，并且具有關(guān)于包含區(qū)域劃分部分151和布線控制部分 152并執(zhí)行控制以便調(diào)查半導(dǎo)體集成電路系統(tǒng)的規(guī)范的結(jié)構(gòu)，用于通過區(qū)域 劃分部分151將安裝基片劃分為多個區(qū)域，并且用于通過布線控制部分152 針對每個區(qū)域完成布線。區(qū)域劃分部分151將包含要作為設(shè)計目標(biāo)的半導(dǎo)體集成電路和預(yù)先在其 周圍設(shè)計的裝置的區(qū)域劃分為多個區(qū)域。此外，布線控制部分152以在通過 區(qū)域劃分部分151的劃分而獲得的區(qū)域中完成布線的方式來控制布線。的設(shè)計的信息的系統(tǒng)規(guī)范信息來作為輸入數(shù)據(jù)。因此，可以不考慮關(guān)于半導(dǎo) 體集成電路芯片的設(shè)計的信息來優(yōu)先設(shè)計安裝基片。此外，安裝基片設(shè)計部分150包括用于確定在遠離封裝基片的外邊緣預(yù) 定距離的位置上的虛擬布線引導(dǎo)點，并且執(zhí)行設(shè)計來使布線圖案通過布線引 導(dǎo)點的設(shè)計部分。此外，在本發(fā)明中，最好安裝基片設(shè)計部分150應(yīng)該包括交叉控制部分， 用于以連接要作為設(shè)計目標(biāo)裝置的半導(dǎo)體集成電路的輸入/輸出墊、要連接到 輸入/輸出墊的封裝基片的用于連接到輸入/輸出墊的內(nèi)部連接端(焊接指狀元 件的焊接點)、要連接到安裝基片的封裝基片的外部連接端的線，并且布線引 導(dǎo)點不具有交叉區(qū)域的方式設(shè)計布線引導(dǎo)點。將球網(wǎng)格陣列用作封裝，并且使用具有多層布線結(jié)構(gòu)的封裝基片，該結(jié) 構(gòu)包括具有表面層布線、電源面、接地面和在其上形成構(gòu)成外部連接端的球
的最低層布線的四層導(dǎo)電層。位于在其上安裝LSI的表面層的導(dǎo)電層包括功 率環(huán)，并且構(gòu)成為以封裝基片中的布線不具有交叉區(qū)域的方式通過功率環(huán)連 接到電源面。封裝基片設(shè)計部分250用于調(diào)查要應(yīng)用的封裝的類型，并且考慮安裝基 片的設(shè)計結(jié)果、系統(tǒng)規(guī)范和所消耗的功率來設(shè)計封裝基片，并且包括電源面 劃分部分251、電源控制部分252和劃分控制部分253。將在下面詳細描述其 細節(jié)。在實施例中，與電源電勢(powerpotential)對應(yīng)地劃分電源面，并且 還針對每個布線層劃分區(qū)域，并且在該區(qū)域中執(zhí)行控制來完成布線，并且提 供該布線，以便不具有交叉區(qū)域。封裝基片設(shè)計設(shè)備250的輸入數(shù)據(jù)包括至少半導(dǎo)體集成電路安裝基片設(shè) 計部分150的設(shè)計結(jié)果。封裝基片設(shè)計設(shè)備250的劃分控制部分253針對每 個信號組執(zhí)行劃分，并且根據(jù)半導(dǎo)體集成電路安裝基片上的部件布置的位置， 以在所劃分的區(qū)域中提供構(gòu)成與部件對應(yīng)的信號組的布線的方式執(zhí)行控制。此外，電源面劃分部分251以構(gòu)成封裝基片的電源面對應(yīng)于安裝基片的 功率劃分的方式針對每個電源單元執(zhí)行劃分為多個區(qū)域的劃分。此外，劃分控制部分253以封裝基片的外部連接端構(gòu)成球網(wǎng)格陣列、將 外部連接端形成表面劃分為8個區(qū)域并針對每個區(qū)域完成信號布線的方式執(zhí) 行設(shè)計。此外，與外部連接端的陣列對應(yīng)地執(zhí)行編組，并且以針對每組信號， 布線相互相鄰的方式執(zhí)行設(shè)計。此外，封裝基片設(shè)計部分可以包括布線控制 部分，用于以表面層布線和最低層布線具有形成禁止區(qū)域的方式執(zhí)行控制， 其中該形成禁止區(qū)域具有自所劃分的區(qū)域(未示出)一端預(yù)定的寬度。此外，半導(dǎo)體集成電路設(shè)計部分350用于執(zhí)行包括考慮內(nèi)部條件基于安 裝基片的設(shè)計結(jié)果和封裝基片的設(shè)計結(jié)果的輸入/輸出墊的電路設(shè)計，并且包 括數(shù)據(jù)輸入部分351、內(nèi)部條件考慮部分352、墊布置校正部分353、輸入/ 輸出墊布置部分354和輸入/輸出單元設(shè)計部分355。將在下面描述其細節(jié)， 并且數(shù)據(jù)輸入部分351通過設(shè)置要作為輸入數(shù)據(jù)的半導(dǎo)體集成電路安裝基片 的設(shè)計結(jié)果來確定輸入/輸出墊布置。此外，內(nèi)部條件考慮部分352考慮LSI 的內(nèi)部條件執(zhí)行校正。輸入/輸出墊布置部分354設(shè)計與封裝基片上的外部連 接端的布置和半導(dǎo)體集成電路安裝基片上的部件的布置對應(yīng)的半導(dǎo)體集成電 路的輸入/輸出墊的布置。輸入/輸出單元設(shè)計部分355確定要連接到與半導(dǎo)體 集成電路安裝基片上的部件的布置對應(yīng)的半導(dǎo)體集成電路的輸入/輸出墊的
輸入/輸出單元的驅(qū)動能力。圖3是詳細顯示在圖1所示的步驟中的印刷布線板設(shè)計步驟1002之前要執(zhí)行的系統(tǒng)/規(guī)范調(diào)查步驟1001的流程圖。首先，從系統(tǒng)/規(guī)范中計算諸如LSI或存儲器之類的要布置在印刷布線板 100上的部件的消耗功率(步驟1011)。在這種情況下，需要調(diào)查與LSI相關(guān) 使用的任何封裝。為此，執(zhí)行以下調(diào)查。然后，基于消耗功率估算功率球的數(shù)量(步驟1012)。在這種情況下，獲得。該功率值分別執(zhí)行針對電源和地(GND )的計算。此外，根據(jù)系統(tǒng)規(guī)范，基于如圖4 (a)到4 (c)和圖5所示的系統(tǒng)終端 表和信號連接(網(wǎng)絡(luò)列表，net list)來調(diào)查信號和電源(編組)的類型和數(shù)量 (步驟1013)。在步驟1013中，確定信號和電源的編組以及屬于該組的電源的數(shù)量，由 此估算終端的必要數(shù)量(步驟1014)。因此，基于要布置在該系統(tǒng)中的印刷布線板上的部件的消耗功率執(zhí)行調(diào) 查。結(jié)果，基于所計算的功率球的必要數(shù)量、系統(tǒng)的網(wǎng)絡(luò)列表以及終端表做 出該調(diào)查，以計算球的數(shù)量。從調(diào)查的結(jié)果的兩種類型中確定球的必要數(shù)量和與球數(shù)對應(yīng)的封裝(步 驟1015)。例如，確定使用利用具有三層結(jié)構(gòu)的封裝基片的封裝，該三層結(jié) 構(gòu)包括構(gòu)成其中以(例如)類似網(wǎng)格布置球的球網(wǎng)格陣列的外部連接端。當(dāng)確定封裝時，調(diào)查是否可以通過封裝執(zhí)行每個布線的扇出(fan out)(引 導(dǎo))(步驟1016)。參照用于封裝的外形(footprint)(封裝的形狀、管腳(pin)的布置和管 腳數(shù))的印刷布線組件(assembly)的布線規(guī)則(布線的寬度、間隔、通路 的大小或間隔)以及在印刷布線板由多層基片構(gòu)成的情況下的基片層的結(jié)構(gòu) (層數(shù)(number of sheet)),選擇要執(zhí)行的調(diào)查的內(nèi)容，并且確認是否可以引 導(dǎo)必要的布線。如果決定不能引導(dǎo)必要的布線，則處理返回到封裝的調(diào)查，并且執(zhí)行重 新調(diào)查(步驟1017)。如果可以引導(dǎo)必要的布線，則開始印刷布線板的詳細設(shè)計(步驟1018)。 (處理前進到下一階段)。 根據(jù)該方法，當(dāng)在半導(dǎo)體集成電路系統(tǒng)的設(shè)計中要設(shè)計印刷布線板時， 首先從下游側(cè)向上游側(cè)，也就是，從印刷布線板到封裝基片設(shè)計和LSI設(shè)計 執(zhí)行設(shè)計，并且通過設(shè)置關(guān)于基于在印刷布線板的設(shè)計中系統(tǒng)規(guī)范信息而獲得的部件布置結(jié)果的信息作為輸入凝:據(jù)來確定封裝的終端陣列的示意位置。 因此，很難放置封裝和LSI的限制，并且可以確定輸入/輸出端的布置，或?qū)?于印刷布線板是理想的布線圖案的布局。因此，可以以短周轉(zhuǎn)時間(turnaround time)調(diào)查印刷布線板的布線規(guī)則和基片層結(jié)構(gòu)。關(guān)于這一點，已經(jīng)在常規(guī) 設(shè)計中確定LSI和封裝的輸入/輸出端。為此，需要再次執(zhí)行封裝的設(shè)計，以 便執(zhí)行重新調(diào)查。根據(jù)該情況，存在可能需要LSI的布局的變化，并且可能 需要大量時間和人工的可能性。根據(jù)本發(fā)明，除了功能和優(yōu)點之外，可以抑制布線的交叉和布線長度的 增加，并且還在規(guī)模和速度的增加和半導(dǎo)體集成電路系統(tǒng)的到多位變化中減 少信號布線的復(fù)雜布置。因此，容易自動化布線。 (扇出)將詳細描述圖3的步驟1016中解釋的扇出。在常規(guī)設(shè)計步驟，手動執(zhí)行扇出調(diào)查。然而，在一個實施例中，實現(xiàn)自 動化。首先，如圖6的流程圖所示，在封裝確定步驟1015后執(zhí)行扇出(步驟 1016)。首先執(zhí)行必要信息的輸入和確認。首先，確認關(guān)于要使用的LSI和存儲器的封裝信息的輸入(步驟1161 )。 其原因在于布線引導(dǎo)方法根據(jù)封裝的形狀和針數(shù)(終端數(shù)和電源數(shù))改變。其次，確認關(guān)于印刷布線板上的布置的位置的信息的輸入(步驟1162)。 執(zhí)行其來調(diào)查根據(jù)在LSI周圍提供的部件的布置狀態(tài)，哪個電源端(組)和 LSI的信號經(jīng)歷任何方向的扇出。這里，將位于與相關(guān)部件的接近一側(cè)的球 分配給信號，并且進行考慮，以便防止在周圍提供布線并防止布線長度增加。第三，確認關(guān)于要使用的印刷布線板的信息的輸入(步驟1163)。執(zhí)行 該步驟的原因在于根據(jù)諸如印刷布線板和基片層的結(jié)構(gòu)的布線規(guī)則之類的規(guī) 范而改變可以引導(dǎo)的布線的數(shù)量。可以引導(dǎo)具有較小布線寬度和間距的較大 數(shù)量的布線。此外，當(dāng)布線層數(shù)較大時，可以引導(dǎo)更多的信號線。然而，存在限制， 例如，成本顯著增加并且很難執(zhí)行實際的制造?？紤]到這些限制，需要確定
扇出位置。為此，確認這些信息的輸入。第四，如圖7所示確定扇出點位置FPL (步驟1164)。這里，將必要數(shù) 量的扇出點設(shè)置在要放置的封裝200的周圍。與封裝的電源和信號數(shù)對應(yīng)地 準(zhǔn)備其數(shù)量。設(shè)計者選擇性地設(shè)置離封裝的距離。在存儲器500的情況下， 當(dāng)沒有將扇出點均勻放置在四邊，而集中放置在與LSI接近的表面時，可以 防止信號回繞(wraparound )。第五，確定扇出順序(步驟1165),并且將扇出點鏈接到要作為外部連 接端的球的位置。這里，執(zhí)行扇出點的設(shè)置，然后執(zhí)行從封裝的球到扇出點 FP的布線。引導(dǎo)布線，以便不具有交叉點(見圖8)因此，確定扇出點的位置，并且將該位置與球的位置順序連接，以便可 以由其設(shè)計不具有交叉的布線圖案。當(dāng)因此確定扇出順序，并且終止扇出的調(diào)查(圖3的步驟1016)時，完 成設(shè)計和系統(tǒng)的規(guī)范的調(diào)查，實際設(shè)計了印刷布線板。接下來，將描述用于 設(shè)計實際印刷布線板的處理。在印刷布線板的設(shè)計中，執(zhí)行圖9的流程圖。首先，執(zhí)行整個印刷布線板的示意規(guī)范的調(diào)查。還未確定詳細規(guī)范。因 此，如圖10(a)所示，作為整個印刷布線板，首先針對輸入和輸出數(shù)據(jù)執(zhí)行 說明(clarification),并且確定輸入部分I和輸出部分O (輸入/輸出確定步驟 1021)。此外，確定針對信號處理的必要示意規(guī)范。隨后，如圖10 (b)所示，調(diào)查功能數(shù)據(jù)流(步驟1022)。更具體地，當(dāng) 在輸入/輸出確定步驟1021確定輸入和輸出信號的示意規(guī)范時，執(zhí)行規(guī)范是 否滿足這樣的結(jié)構(gòu)和順序的調(diào)查。然后，基于示意規(guī)范在構(gòu)成印刷布線板的 每個規(guī)范上執(zhí)行縮減(reduction )。其后，如圖10 (c)所示，調(diào)查LSI和主總線(步驟1023 )。換句話說， 形成通過印刷布線板IOO上的LSI 1、 LSI 2和LSI 3、從輸入部分I到輸出部 分O的總線。此外，當(dāng)固定相應(yīng)規(guī)范時，使用部件(LSIl、 LSI2和LSI3)的結(jié)構(gòu)實 現(xiàn)獨立的規(guī)范，并且調(diào)查如何交換數(shù)據(jù)。此外，針對要作為信號處理的基礎(chǔ) 的數(shù)據(jù)流說明傳送。隨后，如圖10(d)所示，執(zhí)行板的劃分和外圍部件的調(diào)查(步驟1024)。 當(dāng)說明獨立規(guī)范和數(shù)據(jù)傳送時，執(zhí)行板的劃分。將假設(shè)主要針對每個處理內(nèi) 容執(zhí)行劃分，并且通過邊界線D執(zhí)行分為三個部分的劃分的情況。調(diào)查用于處理的必要LSI和必要部件。這里，連接LSIl、 LSI2和LSI3,并且將兩個 存儲器M連接到其每一個。然后，針對通過邊界線D進行劃分而獲得的三個部分中的每一個執(zhí)行劃 分調(diào)查(步驟1025 )。更具體地，如圖11 (a)所示，調(diào)查通過劃分而獲得的 每一部分的部件的布置，特別地，說明其中增強設(shè)計被認為是必要的區(qū)域Sa。隨后，如圖11 (b)所示，確定協(xié)同設(shè)計覆蓋范圍(codesign coverage) (步驟1026)。對于諸如協(xié)同設(shè)計被認為是需要的高速接口 1/F之類的部分， 調(diào)查布置和布線，并且在可選范圍內(nèi)設(shè)置區(qū)域。因此，當(dāng)確定設(shè)置范圍時，處理前進到針對如圖11 (c)和11 (d)所示 的詳細規(guī)范的調(diào)查階段(步驟1027)。因此設(shè)計印刷布線板100,以便形成布線101。將考慮通過邊界線D執(zhí)行分為三個區(qū)域A、 B和C的劃分，并且如圖12 所示分配三個電源面VDDA、 VDDB和VDDC的情況。順序執(zhí)行從封裝基片 200上的球202的位置到扇出點FP的連接，并且如圖解圖13的主要部分的 放大圖中所示的那樣獲得不具有交叉的布線區(qū)域LA。在該示例中，顯然，形 成從存儲器M的封裝的球位置通過存儲器的扇出點FPM,并且與從半導(dǎo)體集 成電路封裝扇出點FP到球位置幾乎平行和規(guī)則的布線101。此外，如圖14和57所示，如在半導(dǎo)體集成電路封裝200周圍的印刷布 線板上的布線101那樣，很好地布置布線101，使得其不具有一直到協(xié)同布 線(cowiring)區(qū)域中的扇出點FP的交叉。然而，當(dāng)超過該扇出點時，改變 陣列狀態(tài)。圖57是示出圖14的主要部分的放大圖。例如，從安裝半導(dǎo)體集 成電路(芯片)300的BGA封裝200的球202的位置到預(yù)定位置規(guī)則地引導(dǎo) 安裝基片上的布線圖案。另一方面，當(dāng)超過該扇出點FP時，規(guī)則性改變。換 句話說，幾乎不存在規(guī)則性。這里，連接扇出點FP的線FPL釆取方形。經(jīng)歷區(qū)域劃分的區(qū)域連接到用于每個區(qū)域的電源面。根據(jù)該結(jié)構(gòu)，在根據(jù)將部件布置在半導(dǎo)體集成電路安裝基片上的位置劃 分的區(qū)域中布置構(gòu)成與部件對應(yīng)的信號組的布線。因此，可以減少布線長度， 并且可以提高速度。因此，實現(xiàn)了考慮安裝基片和封裝基片的、不具有交叉 的布線設(shè)計。因此，可以提供能夠執(zhí)行高速驅(qū)動操作，并且不必要的輻射特 性和熱特性極佳的半導(dǎo)體集成電路系統(tǒng)。 (第二實施例)接下來，將描述根據(jù)本發(fā)明第二實施例的設(shè)計封裝的方法。對于封裝，已經(jīng)提出了使用引線框(lead frame )和薄膜載體(film carrier) 的各種封裝。這里，將利用使用多層結(jié)構(gòu)基片作為封裝基片并使用球作為外 部連接端的、具有球網(wǎng)絡(luò)陣列結(jié)構(gòu)的封裝。雖然已經(jīng)在第一實施例中描述了用來安裝封裝基片(該封裝基片用于安 裝半導(dǎo)體集成電路芯片)的印刷布線板，但是將描述設(shè)計要用在該實施例中的封裝基片的方法。如圖15的示意剖面圖所示，該封裝由封裝基片201構(gòu)成，該封裝基片 201具有四層結(jié)構(gòu)，包括具有表面層布線的表面層201a、構(gòu)成電源面的電 源層201b、構(gòu)成接地面的接地層201c和具有構(gòu)成用于形成球的球墊的最低層 布線的最低層201d。通過鋪設(shè)(patterning)銅箔以具有等于或大于基片表面 80%的占據(jù)面積來形成構(gòu)成封裝基片201中的接地層和電源層的金屬層。通 過絕緣層分層(laminate)這四層，也就是、表面層、電源層、接地層和最低 層，并且通過內(nèi)部通路H連接到相應(yīng)端子。將球202形成在最低層201d來 構(gòu)成外部連接端，并且在印刷布線板(100 )的布線圖案上執(zhí)行面對安裝(face mounting )。本實施例特征在于，例如，當(dāng)設(shè)計封裝基片時，在第一實施例中描述的 印刷布線板的設(shè)計結(jié)果被用作要用于設(shè)計安裝LSI芯片的封裝基片的輸入數(shù) 據(jù)。在圖16中顯示該方法的流程圖。首先，與來自印刷布線板的設(shè)計結(jié)果的 印刷布線板的平面設(shè)計(floor plan)對應(yīng)地設(shè)計封裝基片的球范圍(步驟 1601)。換句話說，例如，與圖14所示的布線圖案301的向內(nèi)端302的存在 范圍對應(yīng)地確定^求202的形成范圍。隨后，從與封裝基片上的球202的形成范圍對應(yīng)的印刷布線板的平面設(shè) 計確定信號線的位置(步驟1602)。然后，基于球布置確定LSI的信號的陣列(步驟1603 )。根據(jù)本方法，考慮印刷布線板確定封裝基片的信號布置。因此，可以實 現(xiàn)不具有扭轉(zhuǎn)(torsion)并且電特性極佳的布線。接下來，圖17是顯示使用封裝中的信號的編組確定信號的陣列的方法的 流程圖。
首先，輸入要用在LSI-封裝印刷布線板中的所有信號(步驟1701)。 隨后，臨時布置要安裝在印刷布線板上的每個部件，以創(chuàng)建平面設(shè)計(步驟1702)?；诓考牟贾?，執(zhí)行分為數(shù)種類型的編組(步驟1703 )。 然后，將該組適用于印刷布線板的平面設(shè)計，以指定封裝的球布置范圍 (步驟1704 )。根據(jù)該方法，根據(jù)布置部件的印刷布線板上的位置執(zhí)行信號編組。因此， 可以實現(xiàn)不具有扭轉(zhuǎn)并電特性極佳的布線。例如，在圖14所示的封裝的封裝基片201中，球布置區(qū)域Ba是球布置 范圍。接下來，將描述根據(jù)功率劃分執(zhí)行封裝中的部件的布置以及電源面的創(chuàng) 建的方法。圖18流程圖，而圖19是顯示相同內(nèi)容的示意圖。首先，布置印刷布線板100的每個部件來創(chuàng)建平面設(shè)計(步驟1801 )。 然后，基于平面設(shè)計設(shè)置印刷布線板的功率和接地面區(qū)域。最后，將印刷布線板IOO和封裝基片201相互重疊的功率和接地面部分 傳遞到封裝基片的平面上，以形成通過如圖19所示的邊界線D將電源面201 b 劃分為三個部分的結(jié)構(gòu)(步驟1803 )。根據(jù)該結(jié)構(gòu)，增強功率設(shè)計的簡易度。此外，通過才艮據(jù)功率劃分創(chuàng)建功 率平面，增強功率設(shè)計的簡易度。此外，可以降低功率損失。因此，以電源面與包括安裝基片上的電源面的區(qū)域?qū)?yīng)的方式使用具有 多層結(jié)構(gòu)的封裝基片，該多層結(jié)構(gòu)包含包括用于每個電源單元的電源面的多 個導(dǎo)電層。以構(gòu)成封裝基片的導(dǎo)電層包括功率環(huán)并且封裝基片中的布線不具有通過 功率環(huán)的交叉區(qū)域。因此，可以更顯著地增加布線的自由度，并且可以降低 寄生電容，并且可以獲得具有小尺寸并可以執(zhí)行高速驅(qū)動操作的封裝。此外，根據(jù)本發(fā)明，在印刷布線板的設(shè)計之后設(shè)計封裝基片。因此，可 以基于從要作為目標(biāo)的半導(dǎo)體集成電路到半導(dǎo)體集成電路的外圍部件的連接 信息來執(zhí)行設(shè)計，以便不具有交叉區(qū)域。因此，通過避免交叉區(qū)域，可以采取針對熱輻射以及噪聲的對策。 (第三實施例)接下來，將描述根據(jù)本發(fā)明的第三實施例。
該方法特征在于在封裝基片的設(shè)計中，將封裝基片的平面劃分為四個區(qū) 域，并且針對每個區(qū)域完成信號布線。圖20是顯示根據(jù)本發(fā)明的設(shè)計封裝的方法，特別地設(shè)計其區(qū)域內(nèi)布線的 方法的流程圖。圖21是顯示設(shè)計方法的示意圖。在該方法中，首先，將要作為封裝基片200的外部連接端的球(球網(wǎng)格 陣列)的大小、形狀和球布置以及LSI 300的墊布置重疊為輸入信息，并且 如圖21 (a)所示輸出重疊數(shù)據(jù)(步驟1021)。然后，除了重疊數(shù)據(jù)之外，還將連線W和焊接指狀元件BF的厚度和長 度設(shè)置為輸入信息，并且將球202和LSI 300的墊進行布線，以便不具有交 叉區(qū)域，并且如圖21 (b)所示，將經(jīng)歷布線的設(shè)計數(shù)據(jù)輸出為輸出信息(步 驟1022 )。此外，通過使用經(jīng)歷布線的設(shè)計數(shù)據(jù)和區(qū)域劃分信息作為輸入信息來執(zhí) 行區(qū)域劃分(步驟1023 )。如圖21(c)所示，沿LSI的對角線執(zhí)行分為四部 分的劃分。在步驟1023,輸出經(jīng)歷區(qū)域劃分的設(shè)計數(shù)據(jù)。此外，經(jīng)歷區(qū)域劃分的設(shè)計數(shù)據(jù)被用作輸入信息，并且執(zhí)行布線，以在 區(qū)域內(nèi)完成布線作為布線限制(步驟1024)。因此，針對每個區(qū)域順序地執(zhí) 行布線。如圖21 (d)所示，完成針對所有區(qū)域的布線。因此，通過劃分每個區(qū)域執(zhí)行布線，可以減少數(shù)據(jù)干擾，由此提高處理 速度。此外，在要之后執(zhí)行校正的情況下，僅考慮區(qū)域的內(nèi)部部分是足夠的。 因此，還可以容易地執(zhí)行校正處理。雖然在本實施例中在通過連線焊接的連接步驟1022后接執(zhí)行區(qū)域劃分 步驟1023,但是可以在通過連線焊接的連接步驟1022之前執(zhí)行區(qū)域劃分步 驟1023。(第四實施例)接下來，將描述根據(jù)本發(fā)明的第四實施例。雖然在本實施例中，在封裝基片的設(shè)計中將封裝基片的平面分為四個區(qū) 域，并且針對每個區(qū)域完成信號布線，但是該第四實施例特征在于將平面分 為8個區(qū)域。如圖22 (a)和22 (b)所示，將球202放置在封裝基片201上，并且將 LSI 300疊加在其上，以在球點的最內(nèi)側(cè)周線的內(nèi)坐標(biāo)上形成方形區(qū)域，由此 創(chuàng)建布線區(qū)域的最外側(cè)周圍框架(circumferential frame ) LA 1 。創(chuàng)建要作為八
邊形區(qū)域的最內(nèi)側(cè)周圍框架LA2，以便圍繞整個焊接指狀元件BF。然后，通 過邏輯操作提取最外側(cè)周圍框架LA1和最內(nèi)側(cè)周圍框架LA2之間的區(qū)域，并 且將其設(shè)置為布線區(qū)域WA。其后，通過對角線的劃分而獲得的區(qū)域被進一 步劃分為兩個部分，并且形成八分之一區(qū)域。通過八劃分，與四劃分相比可以進一步簡化布線。 (第五實施例)接下來將描述根據(jù)本發(fā)明的第五實施例。雖然在第三和第四實施例中，在封裝基片的設(shè)計中將封裝基片的平面劃 分為4個或8個區(qū)域，以完成每個區(qū)域的信號布線，但是在第五實施例中將 描述用于將球202連接端焊接指狀元件BF的布線圖案的設(shè)計。以與圖15所 示的方式相同，封裝基片200由包括表面層布線201a、電源面201b、接地面 201c和最低層布線201d的四個布線層構(gòu)成，并且在最低層布線201d上形成 伸出部分，以構(gòu)成要用作外部連接端的球202。表面層布線201a包括焊接指 狀元件，該焊接指狀元件包括沿半導(dǎo)體集成電路的外邊緣形成的帶狀焊接部 分，以及擴展到要從焊接部分連接的外部連接端202正上方的位置的指狀元 件部分，并且焊接指狀元件的頂端通過在指狀元件上形成的通路連接到對應(yīng) 的外部連接端202。由表面層布線201a實現(xiàn)焊接指狀元件。首先，如圖23所示，執(zhí)行要作為形成在封裝基片上的外部連接端的球 202的編組。在每個縱向線上形成同一組，并且執(zhí)行編號。然后，在焊接指狀元件中，還針對球202的每個組元素號執(zhí)行編號。由 于球具有三條線，因此除了一端上的A1、 B1和B2之外，將焊接指狀元件布 置為每三條線(例如，Cl、 2、 3、 Dl、 2、 3…)具有元素。其后，如圖24所示，放置針對每一組準(zhǔn)備的布線單元。換句話說，針對 角落部分和重復(fù)部分準(zhǔn)備對應(yīng)的布線單元Cel和Ce2。針對每八分之一劃分 準(zhǔn)備兩種類型。然而，準(zhǔn)備在每一側(cè)被橫向倒置的對應(yīng)布線單元Ce3和Ce4, 以便準(zhǔn)備總共四種類型的布線單元。因此，布置布線單元Cel、 Ce2、 Ce3和Ce4，并且將來自焊接指狀元件 的引導(dǎo)連線與最內(nèi)側(cè)周圍框架LA2交叉的點設(shè)置為焊接指狀元件引導(dǎo)點，并 且如圖25所示，以間隔在區(qū)段A上的統(tǒng)一的方式提供引導(dǎo)連線。然后，如圖26所示，將球引導(dǎo)點和來自焊接指狀元件的引導(dǎo)點，即最內(nèi) 側(cè)周圍框架LA2與最外側(cè)周圍框架LA1連接。從角落部分開始布線，并且針對每一組執(zhí)行處理。使用從已經(jīng)完成引導(dǎo)的組的布線端保持到布線使能 (enable)區(qū)域一端的布線方向，像網(wǎng)格那樣執(zhí)行布線。將傾斜方向設(shè)置為主方向。如果不可能，則以向上方向或橫向方向執(zhí)行布線。因此，如圖27所示順序執(zhí)行布線，并且如圖28所示完成布線。 對于三條線內(nèi)的球，需要三個布線。如圖29 (a)和29 (b)所示，可以使用關(guān)于布線203對準(zhǔn)在中心的球202和對準(zhǔn)在右側(cè)的球202。作為變型，在執(zhí)行從球引導(dǎo)到焊接指狀元件的直接布線的情況下，如圖29所示獲得布線。根據(jù)該方法，針對在所劃分的區(qū)域中要連接的每個端子執(zhí)行編組，在球 引導(dǎo)點和來自焊接指狀元件的引導(dǎo)點，也就是，最內(nèi)側(cè)周圍框架LA2與最外 側(cè)周圍框架LA1之間連接該組中對應(yīng)的端子。因此，可以容易地實現(xiàn)具有不 交叉的統(tǒng)一布線。因此，可以形成不必要的輻射特性和熱特性極佳的封裝基 片。(第六實施例) 接下來，將描述根據(jù)本發(fā)明的第六實施例。在第五實施例中，已經(jīng)描述了在封裝基片的設(shè)計中，用于球202到焊接 指狀元件BF的連接的表面層布線的布線圖案的^1計。在第六實施例中，參 照圖30到35，將描述在兩條線中構(gòu)成焊接指狀元件，形成從內(nèi)側(cè)的焊接指 狀元件到通路的表面層布線，并且通過最低層布線執(zhí)行到球202的連接的布 線圖案的設(shè)計。圖36是剖面示意圖。首先，如圖30所示，執(zhí)行要作為形成在封裝基片上的外部連接端的球 202的編組。執(zhí)行編號，以將在位于最外側(cè)層的三條線內(nèi)側(cè)的三條線中的每 個球設(shè)置為同一組。還將焊接指狀元件放置在圖23所示的Al、 Bl、 B2、 Cl、 2、 3、 Dl、 2 和3內(nèi)側(cè)。對于每一行中的球202的組元素的每一個號碼執(zhí)行編號。由于將 球放置在三列中，所以放置焊接指狀元件，以便在除了一端上的al、 bl和b2 之外的每一行(如cl、 c2、 c3、 dl、 d2、 d3…)中每三列具有元素。然后，如圖31所示，布置針對每一組準(zhǔn)備的布線單元。換句話說，在角 落部分和準(zhǔn)備部分中準(zhǔn)備對應(yīng)的布線單元CeOl和Ce02。雖然針對分為8個 部分每個劃分有兩種類型，但是準(zhǔn)備具有橫向倒置側(cè)的對應(yīng)布線單元Ce03
和Ce04，并且準(zhǔn)備總共四種類型的布線單元。因此，如圖32所示，布置布線單元CeOl、 Ce02、 Ce03和Ce04來形成 從焊接指狀元件到通路的表面層布線。這里，向右側(cè)執(zhí)行布線，以創(chuàng)建通路。此時，將最小規(guī)則應(yīng)用到布線和通路間距。以向上方向布置通路，并且當(dāng)不 能執(zhí)行布置時，將X坐標(biāo)方向移動到負方向。因此，重復(fù)從下向上方向的布 置。因此，如圖33所示，產(chǎn)生表面層布線和通路。畫出最低層布線，以從所創(chuàng)建的通路跟隨表面層布線，并且如圖34所示， 將最低層布線引導(dǎo)到焊接指狀元件正下方的位置。最后，通過網(wǎng)格布線順序連接球引導(dǎo)和通路引導(dǎo)，以便完成圖35所示的 布線。圖36顯示A-A剖面。因此，可以有效地形成具有高可靠性并且端子數(shù)量增加的封裝基片。 (第七實施例) 接下來，將描述根據(jù)本發(fā)明的第七實施例。在該實施例中，將描述在連線焊接型的安裝中的網(wǎng)絡(luò)分配(net assignment )。圖37是流程圖，而圖38顯示封裝基片200和LSI 300之間的 關(guān)系。如圖38所示，將描述將封裝基片200劃分為8個區(qū)域的區(qū)域劃分。如37 (b)所示，在本實施例中，設(shè)計設(shè)備200被預(yù)先提供了用于劃 分封裝基片的表面的自動劃分部分(Routing keein ) 21、用于確認用于將LSI 的輸入/輸出墊連接到球的布線在區(qū)域是是否閉合的回路^r查部分22、用于確 認用于將LSI的輸入/輸出墊連接到球的布線在區(qū)域中是否相互交叉(在焊接 指狀元件和連線的布置中的檢查功能)的交叉確認部分23、具有自動布線功 能的自動布線部分24和具有諸如通路布置限制功能之類的功能的通路布置 限制部分25,并且可以容易地以高速、高精度執(zhí)行自動設(shè)計。首先，將在封裝基片200中的BGA的球202的大小、形狀和球布置， 以及LSI 300的大小和I/O墊302的布置設(shè)置為輸入信息，并且獲得BGA和 LSI的相關(guān)數(shù)據(jù)，也就是，通過重疊它們獲得的數(shù)據(jù)(步驟3701 )。在自動劃分部分21中輸入數(shù)據(jù)作為設(shè)計數(shù)據(jù)，并且獲得區(qū)域劃分信息作 為輸出信息(步驟3702)。這里，在回路檢查部分22中檢查該布線是否在區(qū)
域劃分的邊界上閉合。如果布線不閉合，則移動球202和I/O墊302的布置。 通過使用區(qū)域劃分信息，通過將列編組信息設(shè)置為輸入信息來執(zhí)行球和 1/O墊302的列編組。因此，獲得經(jīng)歷區(qū)域劃分的設(shè)計數(shù)據(jù)，并且獲得列編組 (步驟3703 )。通過使用區(qū)域劃分信息，通過將列編組信息和I/O墊順序定義信息設(shè)置 為輸入信息來執(zhí)行球和I/O墊的列編組。因此，獲得經(jīng)歷區(qū)域劃分的設(shè)計數(shù) 據(jù)、列編組和順序信息(步驟3704)。此外，將確定所劃分的區(qū)域中的區(qū)域劃分、列編組和I/O墊順序的信息 設(shè)置為輸入信息，并且針對所劃分的區(qū)域中的每一列組關(guān)聯(lián)球和輸入/輸出墊 順序，以執(zhí)行通過焊接指狀元件BF的連接。然后，交叉確認部分23確認布 線交叉是否存在。雖然連接了相同數(shù)量，但是排除連接到功率環(huán)205和接地 環(huán)206的I/O墊。功率環(huán)205和接地環(huán)206直接經(jīng)歷來自功率墊PP和PG的 連線焊接。因此，從具有網(wǎng)絡(luò)(net)的部件到不具有網(wǎng)絡(luò)的部件傳播網(wǎng)絡(luò)(網(wǎng) 絡(luò)分配步驟3705 )。通過使用自動布線部分24和具有限制通路的布置的功能 的通路布置限制部分執(zhí)行自動布線。如果基于規(guī)則對于焊接指狀元件來說一 列是不可能的，則增加階段數(shù)來執(zhí)行自動處理。在自動處理中，基于焊接指 狀元件和連線的布置規(guī)則執(zhí)行控制，因此執(zhí)行統(tǒng)一的布置。因此，可以執(zhí)行到最佳端子的傳播，以便獲得關(guān)于印刷布線板的信息。理論上，在表面層上執(zhí)行布線。在僅由表面層很難執(zhí)行布置的情況下， 在最低層，也就是，上述球形成層(見圖32)上執(zhí)行布線。在圖39中顯示了該示例。在圖39的示例中，位于封裝基片內(nèi)側(cè)的焊接 指狀元件BFl連接到LSI 300的外側(cè)的I/O墊Pl，此外，位于封裝基片外側(cè) 的焊接指狀元件BF2接到LSI 300的內(nèi)側(cè)的I/O墊P2。此外，在本實施例中，考慮布線規(guī)則確定布線形成區(qū)域，也就是，其中 要執(zhí)行布線的區(qū)域RKI,并且在遠離該區(qū)域的邊界線D預(yù)定間隔a處提供的 區(qū)域內(nèi)形成布線禁止區(qū)域。存在其中在通過形成通路的相鄰區(qū)域(Viakeepin) 之間的間隔a與間隔a相加而獲得的2a寬度內(nèi)不形成通路的區(qū)域。因此，保 持電源面的寬度。當(dāng)形成通路時，消除該區(qū)域周圍的電源面，以便減少電源 面的面積，并且電流路徑變窄或斷開。因此，通過保持不形成通路的區(qū)域， 可以確保電流路徑。換句話說，以預(yù)定的寬度保持電源面中的電流路徑，并 且有效地確保電源面，此外，可以防止電源面變?yōu)楦≈脜^(qū)域。
此外，在設(shè)計設(shè)備20中預(yù)先提供自動劃分部分(Routingkeein) 21、回 路檢查部分22、交叉確認部分23、自動布線部分24和通路布置限制部分25。 因此，可以容易地執(zhí)行自動布線，并且可以形成不必要輻射特性和熱特性極 佳的封裝基片。(第八實施例)接下來將描述根據(jù)本發(fā)明的第八實施例。在本實施例中，將描述在倒裝芯片(flipchip)類型的安裝中的網(wǎng)絡(luò)分商己。 圖40顯示封裝基片200和倒裝芯片類型的LSI 300F之間的關(guān)系。如圖40所示，將描述被分為8個區(qū)域的封裝基片200。封裝基片200具 有四層結(jié)構(gòu)，包括包含要直接連接到LSI 300F的墊BP的表面層布線、電源 面、接地面和形成球202的最低層布線。圖40顯示要連接到封裝基片200的電源面和接地面的LSI的墊PP和PG，以及用于連接信號線的墊PS 1.....PS 7、…的布置。封裝基片200的表面層布線還被提供了與LSI的墊PP和PG以及墊PS 1.....PS 7、…對應(yīng)的焊接墊BP。如箭頭S1所示，通過使用來自墊PS4、 5和6的表面層布線，內(nèi)側(cè)上的 球202-4、 5和6被提供了布線圖案。此外，如箭頭S2所示，通過使用從墊PS1、 2和7通過通路(未示出) 的最低層布線，外側(cè)上的球202- 1、 2和7被提供了布線圖案。由于以與上述實施例相同的方式執(zhí)行實際設(shè)計，因此省略其描述。在自 動布線中，原理上在表面層和最低層上執(zhí)行布線。外側(cè)墊經(jīng)歷通過通路的最 低層布線，而內(nèi)側(cè)墊經(jīng)歷表面層布線。因此，可以將本發(fā)明應(yīng)用到除連線焊接型的封裝基片外的倒裝芯片型的 封裝基片。(第九實施例)接下來，將描述根據(jù)本發(fā)明的第九實施例。在本實施例中，如圖41所示，將描述以與第八實施例方式相同方式的倒 裝芯片型的安裝中的網(wǎng)絡(luò)分配。然而，本發(fā)明與圖40所示的封裝基片200的 不同之處在于倒裝芯片型的LSI 300F小，而且球不放置在LSI 300F之下。如圖41所示，將描述被分為8個區(qū)域的封裝基片200。封裝基片200也 具有四層結(jié)構(gòu)，包括具有要直接連接到LSI 300F的墊BP的表面層布線、電 源面、接地面和形成球202的最低層布線。圖41顯示要連接到封裝基片200的電源面和接地面的LSI的墊PP和PG, 以及用于連接信號線的墊PS 1...PS7…的布置。還與LSI的墊PP和PG以及 墊PS 1...PS7.,.對應(yīng)地在封裝基片200的表面層布線上形成焊接墊BP。如箭頭S3所示，通過使用內(nèi)側(cè)上的墊PS3、 4、 7和8上的表面層布線， 將布線圖案形成在內(nèi)側(cè)上的兩條線中的球202-3、 4、 7和8。此外，如箭頭S4所示，通過使用從外側(cè)上的外側(cè)墊PS1、 2、 5、 6、 9 和IO通過通路(未示出)的最低層布線形成布線圖案。由于以與上述實施例相同的方式執(zhí)行實際設(shè)計，因此省略其描述。在自 動布線中，原理上在表面層和最低層上執(zhí)行布線，并且通過通路在外側(cè)上的 墊上執(zhí)行最低層布線，并且在內(nèi)部上的墊上執(zhí)行表面層布線。因此，還在本實施例中，以構(gòu)成球網(wǎng)格陣列的封裝基片的外部連接端將 封裝基片的平面分為8個區(qū)域，并且針對每個區(qū)域完成信號布線的方式設(shè)計 封裝基片。因此，可以容易地執(zhí)行具有高可用性的布線。 (第十實施例)接下來，將描述根據(jù)本發(fā)明的第十實施例。如圖42所示，在本實施例中，將描述在封裝基片的設(shè)計中信號的編組以 及信號的交換。首先，布置要作為連接端的BGA和LSI(S4201 )，并且執(zhí)行用于連線焊 接的示意設(shè)計(S4202)、區(qū)域劃分(S4203 )、信號編組(S4204 )和區(qū)域內(nèi)布 線(S4204)。在編組中，如在第五實施例的圖23到28所示，編組三列焊接指狀元件 和三縱列球。然后，如果需要，則執(zhí)行信號的交換(S4205 )。更具體地，采用將焊接指狀元件的焊接部分布置在BGA的縱列附近的 結(jié)構(gòu)。通過上述在校正中改變這些組中的三個焊接部分的布置，因此，可以容 易地執(zhí)行校正。換句話說，如圖43 (a)所示，在將由封裝基片的表面層布線形成的焊 接指狀元件BF1、 2和3和由封裝基片的最低層布線形成的球202- 1、 2和3 順序地相互連接的情況下，如圖43 (b)所示，可以僅通過改變與指狀元件 對應(yīng)的布線執(zhí)行校正來將焊接指狀元件BF1、 2和3連接到由封裝基片的最低層布線形成的球202-3、 l和2。此外，如圖43 (a)所示，在將由封裝基片的表面層布線形成的焊接指 狀元件BF1、 2和3和由封裝基片的最低層布線形成的球202- 1、 2和3順 序地相互連接的情況下，如圖43(c)所示，還可以僅通過改變與指狀元件對 應(yīng)的布線執(zhí)行校正來將焊接指狀元件BF1、 2和3連接到由封裝基片的最低 層布線形成的球202-3、 2和1。因此，可以通過針對具有三個指狀元件的每個焊接指狀元件執(zhí)行編組來 容易地執(zhí)行校正和改變。因此，還可以容易地執(zhí)行自動布線。在要執(zhí)行組之 間的連接的情況下，還可以通過利用另 一層來執(zhí)行布線或交換LSI的輸入/輸 出端來采取對策。更具體地，在BGA型封裝基片中，最低層布線構(gòu)成要用作外部連接端 的球，并且表面層布線被提供了焊接指狀元件，其中該焊接指狀元件包括沿 半導(dǎo)體集成電路的外邊緣形成的帶狀焊接部分和擴展到要從焊接部分連接的 外部連接端正上方的位置的指狀元件。焊接指狀元件的頂端通過通路連接到 對應(yīng)的外部連接端，并且三個頂端被接地。因此，通過調(diào)節(jié)焊接部分的指狀 元件的布置，可以很好地交換輸出端。 (第十一實施例)接下來，將描述根據(jù)本發(fā)明第十一實施例。如圖44所示，在本實施例中，將描述在每四個信號執(zhí)行編組的情況下的 信號交換。在本實施例中，如圖44(a)所示，在將由封裝基片的表面層布線形成 的焊接指狀元件BF1 、 2、 3和4和由封裝基片的最低層布線形成的球202 - 1 、 2、 3和4順序地相互連接的情況下，如圖44(b)所示，可以僅通過改變與 指狀元件對應(yīng)的布線執(zhí)行校正來將焊接指狀元件BF1、 2、 3和4連接到由封 裝基片的最低層布線形成的球202-3、 1、 2和4。此外，如圖44 (a)所示，在將由封裝基片的表面層布線形成的焊接指 狀元件BF1、 2、 3和4和由封裝基片的最低層布線形成的球202- 1、 2、 3 和4順序地相互連接的情況下，如圖44(c)所示，還可以僅通過改變與指狀 元件對應(yīng)的布線執(zhí)行校正來將焊接指狀元件BF1、 2、 3和4連接到由封裝基 片的最低層布線形成的球202-3、 1、 2和4，從而以與圖44 (c)所示的第
十實施例相同的方式倒置三個指狀元件。圖44 (d)到44 (f)也是一樣。因此，可以通過針對具有四個指狀元件的每個焊接指狀元件執(zhí)行編組來 容易地執(zhí)行校正和改變。因此，還可以容易地執(zhí)行自動布線。在執(zhí)行組之間 的連接的情況下，最好利用另一層來執(zhí)行布線或交換LSI的輸入/輸出端。 (第十二實施例)接下來，將描述根據(jù)本發(fā)明的第十二實施例。在本實施例中，如圖45 (a)到45 (c),采用其中利用與球同 一層的最 低層布線完成內(nèi)側(cè)的焊接指狀元件BFll、 12和13,并且通過使用表面層布 線將其連接到球的三列的結(jié)構(gòu)。由于本實施例原理上與實施例10和11相同，將省略描述。通過使用三 列焊接指狀元件與三縱列球之間的關(guān)系執(zhí)行編組，即使在每一組中交換網(wǎng)絡(luò)， 也可以執(zhí)4亍物理連接。更具體地，根據(jù)該結(jié)構(gòu)，與外部連接端(球)的布置對應(yīng)地劃分信號組， 并且布置焊接指狀元件的焊接墊和針對每一組要連接到其的半導(dǎo)體集成電路 芯片的輸入/輸出端。因此，可以僅通過改變指狀元件的擴展目的地容易地執(zhí) 行交換。(第十三實施例)接下來，將描述根據(jù)本發(fā)明的第十三實施例如圖46 (a)到46 (c)所示，在本實施例中，采用使用與球同一層的最 低層布線完成內(nèi)側(cè)的焊接指狀元件BFll、 12、 13和14，并且通過使用表面層布線將其連接到球的四列的結(jié)構(gòu)。通過使用相互橫向相鄰的四列焊接指狀元件與四相鄰縱列的球之間的關(guān) 系執(zhí)行編組，即使在每一組中交換網(wǎng)絡(luò)，也可以執(zhí)行物理連接。根據(jù)該結(jié)構(gòu)，使用最低層布線，使得可以增加布線的自由度，并且可以 容易地執(zhí)行交換。(第十四實施例)接下來，將描述根據(jù)本發(fā)明的第十四實施例。在本實施例中，將參照圖47 (a)到47 (c)描述組外側(cè)上的交換。 參照焊接指狀元件BF和球202,如果編組以橫向方向相鄰的焊接指狀元 件BF和縱列的球，并且如圖所示可以定義針對每一組的布線區(qū)域211,則可
以預(yù)先調(diào)查J求的交4奐。如圖47 (a)和47 (b)所示，放置連接目的地路線調(diào)節(jié)區(qū)域210，以便 可以彎曲布線，并且可以#丸行組之間的交換。此外，如圖47(c)所示，很難執(zhí)行組外側(cè)上的網(wǎng)絡(luò)交換。 此外，通過使用電源面的一部分，可以執(zhí)行交換。此外，在內(nèi)側(cè)的焊接指狀元件的情況下，可以使用表面層布線和最低層 布線。因此，在某些情況下，可以執(zhí)行交換。 (第十五實施例) 接下來，將描述根據(jù)本發(fā)明的第十五實施例。 將描述LSI的設(shè)計。在本實施例中，在LSI的設(shè)計中，提供通過設(shè)置在設(shè)計半導(dǎo)體集成電路 安裝基片的步驟中獲得的設(shè)計結(jié)果作為輸入數(shù)據(jù)確定輸入/輸出墊布置的步 驟、然后考慮LSI的內(nèi)部條件執(zhí)行修改的步驟和通過設(shè)置在執(zhí)行修改的步驟 中的輸出作為輸入數(shù)據(jù)來沖文正輸入/輸出墊布置的校正步驟。圖48是顯示設(shè)計LSI的方法的流程圖。這里，輸入數(shù)據(jù)是PCB驅(qū)動設(shè)計數(shù)據(jù)。在"PCB寄生元素提取步 驟，，S4800 ，將PCB設(shè)計數(shù)據(jù)設(shè)置為輸入信息來提取PCB布線的諸如電感器L、 電阻R、電容器C和互電感器K之類的寄生無源元件(passive element)和諸 如分離部件或存儲器之類的部件。在"PKG寄生元素提取步驟，，S4801,將封裝(PKG)設(shè)計數(shù)據(jù)設(shè)置為輸 入，以提取PKG布線和焊接連線的LRCK (在連線焊接型的情況下)。然后，在"PKG寄生元素提取步驟"S4802,提取IO單元、墊、去耦合電 容單元，并且提取用于向10供電的功率網(wǎng)絡(luò)的LRCK。此外，在"集成網(wǎng)絡(luò)列表產(chǎn)生步驟，，S4803中，將在PCB/PKG/LSI寄生元 素提取步驟中提取的信息設(shè)置為輸入，以將PCB和PKG以及PKG和LSI相 互連接。同時，指定端子設(shè)置、輸入信號波形和用于10單元的使能(enable) 信號的信號測量點。信號測量點指定來測量10單元的輸出端、PKG的BALL 和PCB上的部件中的信號波形。以SPICE網(wǎng)絡(luò)列表形式創(chuàng)建所連接和設(shè)置的 信息。此外，IO單元可以采用使用SPICE子電路的指定或使用輸入/輸出緩 存器信息規(guī)范(IBIS)指定方法。在"電路仿真步驟"S4804,通過使用諸如HSPICE或SPECTRE之類的電
路仿真器執(zhí)行電路仿真，并且測量信號波形。在"信號質(zhì)量決定步驟，，S4805,參照信號測量點上的波形，然后計算電壓 電平、信號之間的歪斜失真(skew)、上沖/下沖高度和振蕩寬度(ringing width),并且決定是否分別滿足預(yù)定的規(guī)范。如果不滿足規(guī)范，則在"驅(qū)動能 力改變步驟，，S4806將用于改變10單元的驅(qū)動能力的設(shè)置添加到在"集成網(wǎng)絡(luò) 列表產(chǎn)生步驟，，S4803中創(chuàng)建的網(wǎng)絡(luò)列表，并且處理再次返回到"電路仿真步 驟，，S4804。如上所述，在PCB驅(qū)動設(shè)計的情況下，在LSI設(shè)計階段確定在LSI外部 的布線和部件。因此，可以對應(yīng)地確定LSI的IO單元的驅(qū)動能力。結(jié)果，LSI、 PKG和PCB的信號的質(zhì)量可以整體滿足設(shè)計階段的規(guī)范。因此，可以增強質(zhì) 量并降低未來的校對工時。通過使用圖49所示的分析設(shè)備執(zhí)行流程圖。分析設(shè)備包括用于基于半導(dǎo) 體集成電路安裝基片(PCB)信息IO、 LSI的電路信息ll和LSI芯片的封裝 信息12計算并估算等效阻抗信息的等效阻抗信息估算裝置13,和用于基于 等效阻抗信息14計算并分析不必要輻射噪聲和熱特性并用于輸出分析結(jié)果 16的分析裝置15。提供用于基于由等效阻抗信息估算裝置13獲得的等效阻 抗信息14優(yōu)化不必要輻射噪聲和熱特性的優(yōu)化裝置17,并且由該優(yōu)化裝置 17執(zhí)行優(yōu)化，并且基于所獲得的優(yōu)化結(jié)果18執(zhí)行設(shè)計。構(gòu)成等效阻抗信息估算裝置13來提取PCB布線和諸如分立部件或存儲 器之類的部件的LRCK,從所提取的電路信息中提取芯片區(qū)域，從功率信息 中提取功率墊的位置、功率布線的寬度、長度和材料，以及從封裝信息提取 封裝的類型。對于這些信息，可以獲得圖50所示的R、 L和C信息。可以基于平面設(shè)計階段的電路信息執(zhí)行分析設(shè)備。接下來，將描述用于通過使用分析設(shè)備執(zhí)行不必要輻射和熱分析，由此 產(chǎn)生集成網(wǎng)絡(luò)列表的方法。首先，執(zhí)行功能設(shè)計，然后在平面設(shè)計階段執(zhí)行邏輯設(shè)計。在該階段， 確定芯片面積，并且從功率信息中獲得功率布線的寬度、長度和材料，此外， 如圖49所示從封裝信息中獲得功率墊的位置，并且如圖50所示估算連接部 分的電阻R、電容C和電感L,以在等效阻抗估算裝置13中從這些值獲得等 效阻抗。當(dāng)確定芯片面積時，決定電阻R。當(dāng)確定半導(dǎo)體集成電路安裝基片上的
部件布置、封裝和功率墊的位置時，決定引導(dǎo)的長度，以便確定電感。對于 估算電阻或電感的方法，已經(jīng)提出了各種方法。然而，通過簡單地將芯片區(qū) 域與系數(shù)相乘，可以計算大概的電阻值。由于從芯片面積確定電源的大概面積，因此估算電源之間的電容。此外， 當(dāng)確定芯片區(qū)域時，估算晶體管的數(shù)量，以便也估算柵極電容。當(dāng)從芯片面 積和晶體管數(shù)量估算晶體管的占用面積時，估算布線電容。因此，估算等效阻抗。因此，可以降低計算量。因此，可以以高速執(zhí)行具有高精度和可靠性的分析?；谝虼双@得的分析結(jié)果16，由優(yōu)化裝置17優(yōu)化EMI噪聲和熱特性。因此，獲得最佳RCL信息。因此，產(chǎn)生圖50所示的集成網(wǎng)絡(luò)列表，并且基于該表執(zhí)行電路仿真 (S4804 )。已經(jīng)在上面描述了后續(xù)步驟。在"信號質(zhì)量決定步驟"S4805，決定針對所計算的信號波形是否滿足預(yù)定 的規(guī)范。如圖51 (a)和51 (b)所示，在信號測量點上獲得波形的情況下， 決定針對電壓電平、信號之間的歪斜失真、上沖/下沖高度和阻尼振蕩寬度是 否滿足預(yù)定的規(guī)范。作為規(guī)范的示例，將上沖高度tl設(shè)置為等于或小于50mV, 將阻尼振蕩寬度設(shè)置為O或等于或小于VDD周圍50mV，將電壓電平設(shè)置為 0.8VDD到VDD，并且將歪斜失真t4設(shè)置為100ps。在不滿足這些規(guī)范的情 況下，將10單元的驅(qū)動能力中的變化的設(shè)置添加到在"集成網(wǎng)絡(luò)列表產(chǎn)生步 驟"S4803創(chuàng)建的網(wǎng)絡(luò)列表，并且該處理返回到"電3各仿真步驟"S4804。 (第十六實施例)接下來，將描述根據(jù)本發(fā)明的第十六實施例。還將描述LSI的設(shè)計。圖52是顯示設(shè)計方法的流程圖，而圖53是顯示 同一內(nèi)容的示意圖。本實施例特征在于，基于理想PCB規(guī)范設(shè)計PKG和LSI，并且整體完 成理想組合(=PCB + PKG + LSI )。然而，在將存儲器接口 (IF)實際提供 為LSI的硬宏(hard macro)模塊的情況下，例如，存在不能改變存儲器IF 的端子位置的限制。為此，在PCB 100的規(guī)范的調(diào)查中需要預(yù)先考慮LSI300 的情況，這是因為可能會面臨很大的難度，例如，在將來不能執(zhí)行存儲器接 口 (IF)和PCB上的存儲器Ml/M2之間的布線。因此，用于處理的流程圖
在"系統(tǒng)和規(guī)范調(diào)查步驟"S5200，確定產(chǎn)品的規(guī)范，例如，功能和存儲器 容量。在"第一PCB規(guī)范確定步驟"S5201,確定能夠?qū)崿F(xiàn)在"系統(tǒng)和規(guī)范調(diào)查 步驟"S5200確定的規(guī)范的理想PCB規(guī)范。理想PCB規(guī)范暗示可以以PCB面 積和層數(shù)可被最小化的方式布置部件并提供布線的規(guī)范。此外，在理想PCB 規(guī)范中，考慮到電子/噪聲特性不將噪聲靈敏部件放置在噪聲產(chǎn)生源附近。接下來，在"LSI規(guī)范提取步驟，，S5202，提取要在LSI設(shè)計階段觀察的限制。如圖53 (b)所示，在存在不能被包含在LSI—側(cè)的存儲器IF,并且進 一步該存儲器IF作為硬宏模塊存在的情況下，使用如圖53 (c)所示的與存 儲器IF配對的位置中的布置，可以比如圖53 (a)所示的存儲器M1/M2的布 置更容易地提供布線，以便實現(xiàn)PCB上的存儲器Ml/M2和存儲器IF的布線。 在如圖53 (a)所示的布置的情況下，將除存儲器之外的部件布置在LSI300 的上側(cè)附近。因此，認為在存儲器的布線外，對這些部件的布線也很難。因 此，需要考慮LSI規(guī)范來調(diào)查PCB規(guī)范。如圖53(c)所示，在"第二PCB規(guī)范確定步驟"S5203,將在"第一PCB 規(guī)范確定步驟，，S5201輸出的PCB規(guī)范添加到在"LSI規(guī)范提取步驟"S5202中 提取的規(guī)范中，以執(zhí)行到理想PCB規(guī)范的改變。在PCB規(guī)范中，還考慮LSI 規(guī)范。通過以PCB—PKG—LSI的順序執(zhí)行設(shè)計，因此，可以執(zhí)行能滿足所 有條件的設(shè)計。如上所述，在PCB驅(qū)動設(shè)計中，存在如果放棄PKG和LSI的規(guī)范而追 求理想PCB規(guī)范，則在LSI設(shè)計中可能產(chǎn)生不能實現(xiàn)的較高可能性。在PCB 規(guī)范設(shè)計中，考慮要在LSI中絕對遵守的限制確定規(guī)范。因此，可以以 PCB—PKG—LSI的順序一次實現(xiàn)滿足相應(yīng)規(guī)范的設(shè)計。 (第十七實施例)將描述根據(jù)本發(fā)明的第十七實施例。 將描述使用封裝PKG信息設(shè)計LSI。在本實施例中，提供通過在LSI的設(shè)計中設(shè)置封裝信息作為輸入數(shù)據(jù)來 確定輸入/輸出墊布置的步驟、然后考慮LSI的內(nèi)部條件執(zhí)行修改的步驟和通 過設(shè)置在執(zhí)行修改的步驟的輸出作為輸入數(shù)據(jù)來校正輸入/輸出墊布置的步 驟。
如圖54的流程圖和圖55的示意圖所示，在本實施例中，通過使用PKG 信息優(yōu)化LSI的IO位置。本實施例由輸入諸如封裝200的球位置和分配給球的網(wǎng)絡(luò)名之類的封裝 信息的步驟S5401、輸入網(wǎng)絡(luò)列表和單元的物理庫的步驟S5402、指定LSI300 的芯片大小的步驟S5403、考慮封裝的球位置布置I驅(qū)動器(IDriver)單元的 步驟S5404、考慮在上述步驟中布置IO驅(qū)動器(IODriver)單元的位置插入 電源單元的步驟S5405和在布置10驅(qū)動器和電源單元之后以減少芯片大小的 方式布置PAD的步驟5406。圖55 (a)顯示在本實施例中使用的封裝信息。在附圖中，已經(jīng)根據(jù)從 PCB 100側(cè)施加的限制將網(wǎng)絡(luò)分配給球202。接下來，如圖55 (b)所示，輸 入LSI側(cè)的信息(網(wǎng)絡(luò)列表和物理庫)，并且設(shè)置要作為目標(biāo)的LSI的大小。 此時，不布置IO驅(qū)動器。然而，建立在封裝200側(cè)和LSI300側(cè)的耦合信息 作為網(wǎng)絡(luò)列表信息。接下來，在圖55 (c)中，根據(jù)分配給封裝200的球202的網(wǎng)絡(luò)布置I0 驅(qū)動器單元。作為布置10驅(qū)動器的方法，最小化從球202到10驅(qū)動器的網(wǎng) 絡(luò)長度，并且防止各個網(wǎng)相互交叉。接下來，在圖55 (d)中插入用于經(jīng)布置的IO驅(qū)動器的必要電源單元。 然后，在圖55 (e)中將PAD單元提供給經(jīng)布置的IO驅(qū)動器和電源單元。通過使用該方法，根據(jù)在封裝側(cè)施加的限制獲得IO驅(qū)動器和PAD單元 的布置。因此，可以獲得具有扭轉(zhuǎn)的極佳電特性的封裝布線。此外，如上所 述，根據(jù)PCB側(cè)的限制確定封裝的球位置。通過根據(jù)封裝側(cè)的限制布置10 驅(qū)動器和PAD單元306,因此，可以執(zhí)行對于PCB部件布置為最佳的、在 LSI側(cè)的10驅(qū)動器單元和PAD單元布置。因此，可以執(zhí)行優(yōu)化。已經(jīng)將封裝描述為封裝基片。此外，在某些情況下，使用樹脂密封。然 而，在執(zhí)行樹脂密封的情況下，需要在優(yōu)化中考慮樹脂的介電常數(shù)。根據(jù)本發(fā)明，可以基于關(guān)于半導(dǎo)體集成電路安裝基片的信息，通過執(zhí)行 封裝的設(shè)計到LSI(也就是，從下游側(cè)到上游側(cè))的設(shè)計以高速執(zhí)行高精度 的設(shè)計。因此，本發(fā)明可以應(yīng)用到包括諸如手機、普通家用電器、玩具或汽 車之類的通信設(shè)備的產(chǎn)品中。
權(quán)利要求
1.一種設(shè)計半導(dǎo)體集成電路系統(tǒng)的方法，包括步驟基于系統(tǒng)規(guī)范信息設(shè)計構(gòu)成該系統(tǒng)的安裝基片；基于在設(shè)計安裝基片的該步驟中獲得的該設(shè)計的結(jié)果，設(shè)計包含要安裝在該安裝基片上的封裝基片的半導(dǎo)體集成電路封裝；和基于在設(shè)計半導(dǎo)體集成電路封裝的該步驟中獲得的該設(shè)計的結(jié)果，設(shè)計要安裝在該半導(dǎo)體集成電路封裝上的半導(dǎo)體集成電路，以便確定該半導(dǎo)體集成電路的I/O端子位置。
2. 如權(quán)利要求1所述的設(shè)計半導(dǎo)體集成電路系統(tǒng)的方法，其中該半導(dǎo)體 封裝具有外部連接端被布置為類似網(wǎng)格形狀的網(wǎng)格陣列端子結(jié)構(gòu)。
3. 如權(quán)利要求1所述的設(shè)計半導(dǎo)體集成電路系統(tǒng)的方法，其中該安裝基 片設(shè)計步驟包括以下步驟將包括要作為設(shè)計目標(biāo)的該半導(dǎo)體集成電路和預(yù)先設(shè)計在其周圍的裝置 的區(qū)域劃分為多個區(qū)域；和控制布線，以便完成該區(qū)域內(nèi)的布線。
4. 一種設(shè)計半導(dǎo)體集成電路安裝基片的方法，其中該安裝基片安裝裝載 半導(dǎo)體集成電路芯片的封裝基片，并且構(gòu)成所期望的系統(tǒng)，該方法包括步驟通過設(shè)置系統(tǒng)規(guī)范作為輸入數(shù)據(jù)來設(shè)計半導(dǎo)體集成電路安裝基片。
5. 如權(quán)利要求4所述的設(shè)計半導(dǎo)體集成電路安裝基片的方法，其中在該 半導(dǎo)體集成電路芯片的設(shè)計之前，設(shè)計具有用于連接在該封裝基片上裝載的 半導(dǎo)體集成電路芯片的布線圖案的安裝基片。
6. 如權(quán)利要求4所述的設(shè)計半導(dǎo)體集成電路安裝基片的方法，其中設(shè)計 半導(dǎo)體集成電路安裝基片的該步驟包括以下步驟確定處在離該封裝基片的外邊緣預(yù)定距離的位置上的虛擬布線引導(dǎo)點；和以該布線圖案通過該布線引導(dǎo)點的方式執(zhí)行設(shè)計。
7. 如權(quán)利要求4所述的設(shè)計半導(dǎo)體集成電路安裝基片的方法，其中設(shè)計 安裝基片的該步驟包括以下步驟劃分包含要作為設(shè)計目標(biāo)裝置的半導(dǎo)體集成電路和預(yù)先在其周圍設(shè)計的 裝置的區(qū)域。
8. 如權(quán)利要求6所述的設(shè)計半導(dǎo)體集成電路安裝基片的方法，其中設(shè)計 安裝基片的步驟包括步驟按以下方式設(shè)計該布線引導(dǎo)點連接要作為設(shè)計目標(biāo)裝置的半導(dǎo)體集成電路的輸入/輸出墊； 要連接到該輸入/輸出墊的該封裝基片的用于連接到該輸入/輸出塾的內(nèi) 部連接端；要連接到該封裝基片的該安裝基片的外部連接端的線；和 該布線引導(dǎo)點不具有交叉區(qū)域。
9. 一種設(shè)計裝載半導(dǎo)體集成電路芯片并在半導(dǎo)體集成電路安裝基片上構(gòu) 成所期望的系統(tǒng)的封裝基片的方法，其中在設(shè)計封裝基片的步驟中的輸入數(shù)據(jù)包括設(shè)計半導(dǎo)體集成電路安裝 基片的步驟中獲得的設(shè)計結(jié)果。
10. 如權(quán)利要求9所述的設(shè)計封裝基片的方法，其中設(shè)計封裝基片的步 驟包括步驟以在根據(jù)其中放置部件的該半導(dǎo)體集成電路安裝基片上的位置劃分的區(qū) 域中布置構(gòu)成與部件對應(yīng)的信號組的布線的方式執(zhí)行設(shè)計。
11. 如權(quán)利要求IO所述的設(shè)計封裝基片的方法，其中設(shè)計封裝基片的步 驟包括步驟構(gòu)成包括至少 一個電源面的封裝基片，其中針對每個電源單元將該電源 面劃分為多個區(qū)域，以便與該安裝基片上的功率劃分對應(yīng)。
12. 如權(quán)利要求11所述的設(shè)計封裝基片的方法，其中設(shè)計封裝基片的步 驟包括步驟以導(dǎo)電層包括功率環(huán)，而封裝基片內(nèi)的布線不具有通過該功率環(huán)的交叉 區(qū)域的方式，將位于安裝LSI的表面層上的任意多個導(dǎo)電層連接到電源面。
13. 如權(quán)利要求11所述的設(shè)計封裝基片的方法，其中設(shè)計封裝基片的步 驟包括步驟以基于從要作為目標(biāo)的半導(dǎo)體集成電路到該半導(dǎo)體集成電路的外圍部件 的連接信息，該封裝基片內(nèi)的布線不具有交叉區(qū)域的方式執(zhí)行設(shè)計。
14. 如權(quán)利要求IO所述的設(shè)計封裝基片的方法，其中設(shè)計封裝基片的步 驟包括步驟執(zhí)行設(shè)計，以便將該封裝基片的平面劃分為N個區(qū)域，并且針對每個區(qū)域完成信號布線。
15. 如權(quán)利要求IO所述的設(shè)計封裝基片的方法，其中設(shè)計封裝基片的步驟包括步驟以該封裝基片的外部連接端構(gòu)成球網(wǎng)格陣列并且將外部連接端形成平面 劃分為N個區(qū)域，并且針對每個區(qū)域完成信號布線的方式來執(zhí)行設(shè)計。
16. 如權(quán)利要求15所述的設(shè)計封裝基片的方法，其中設(shè)計封裝基片的步 驟包括步驟以將該外部連接端形成平面劃分為N個區(qū)域，并且針對與該半導(dǎo)體集成 電路安裝基片上的部件的布置對應(yīng)的每個區(qū)域完成該信號布線的方式執(zhí)行設(shè) 計。
17. 如權(quán)利要求14或15所述的設(shè)計封裝基片的方法，其中N是4。
18. 如權(quán)利要求14或15所述的設(shè)計封裝基片的方法，其中N是8。
19. 如權(quán)利要求14或15所述的設(shè)計封裝基片的方法，其中設(shè)計封裝基 片的步驟包括步驟以與該外部連接端的陣列對應(yīng)地執(zhí)行編組，并且信號布線針對每一組相 鄰的方式執(zhí)行設(shè)計。
20. 如權(quán)利要求19所述的設(shè)計封裝基片的方法，其中設(shè)計封裝基片的步 驟包括步驟以該外部連接端的線連接到要裝載到該封裝基片上的該半導(dǎo)體集成電路 的相鄰輸入/輸出墊的方式執(zhí)行設(shè)計。
21. 如權(quán)利要求14或15所述的設(shè)計封裝基片的方法，包括步驟以該 封裝基片包括表面層布線、電源面層和最低層布線的至少三個導(dǎo)電層的方式 凈丸4亍i史計，和該表面層布線和該最低層布線具有形成禁止區(qū)域。
22. 如權(quán)利要求21所述的設(shè)計封裝基片的方法，還包括步驟 以該表面層布線和該最低層布線具有形成禁止區(qū)域的方式執(zhí)行設(shè)計，其中該形成禁止區(qū)域具有從所劃分的區(qū)域一端的預(yù)定寬度。
23. —種設(shè)計在封裝基片上安裝半導(dǎo)體集成電路芯片并在半導(dǎo)體集成電 路安裝基片上構(gòu)成所期望系統(tǒng)的半導(dǎo)體集成電路的方法，其中設(shè)計該半導(dǎo)體集成電路的步驟包括步驟通過設(shè)置在設(shè)計該半導(dǎo)體 集成電路安裝基片的步驟中獲得的設(shè)計結(jié)果作為輸入數(shù)據(jù)，以確定輸入/輸出墊布置。
24. 如權(quán)利要求23所述的設(shè)計半導(dǎo)體集成電路的方法，其中設(shè)計半導(dǎo)體 集成電路的步驟包括在通過設(shè)置設(shè)計結(jié)果作為輸入數(shù)據(jù)確定輸入/輸出墊布置的步驟后，考慮 該半導(dǎo)體集成電路的內(nèi)部條件來執(zhí)行修改的步驟，并通過設(shè)置修改步驟的輸 出作為輸入數(shù)據(jù)來校正輸入/輸出墊布置步驟。
25. 如權(quán)利要求23所述的設(shè)計半導(dǎo)體集成電路的方法，還包括步驟 與該封裝基片的外部連接端的布置對應(yīng)地設(shè)計該半導(dǎo)體集成電路的該輸入/輸出墊的該布置。
26. 如權(quán)利要求25所述的設(shè)計半導(dǎo)體集成電路的方法，其中該設(shè)計步驟 包括步驟以該外部連接端的線連接到該半導(dǎo)體集成電路的相鄰輸入/輸出墊的方 式執(zhí)行設(shè)計。
27. 如權(quán)利要求23所述的設(shè)計半導(dǎo)體集成電路的方法，還包括步驟 與該半導(dǎo)體集成電路安裝基片的部件的布置對應(yīng)地設(shè)計該半導(dǎo)體集成電路的該輸入/輸出墊的該布置。
28. 如權(quán)利要求27所述的設(shè)計半導(dǎo)體集成電路的方法，其中該設(shè)計步驟 包括步驟以從該半導(dǎo)體集成電路安裝基片到該半導(dǎo)體集成電路的該輸入/輸出墊 的布線不具有交叉區(qū)域的方式執(zhí)行設(shè)計。
29. 如權(quán)利要求23所述的設(shè)計半導(dǎo)體集成電路的方法，還包括步驟 執(zhí)行設(shè)計，以便確定要連接到與該半導(dǎo)體集成電路安裝基片的部件的布置對應(yīng)的該半導(dǎo)體集成電路的該輸入/輸出墊的輸入/輸出單元的驅(qū)動能力。
30. —種設(shè)計半導(dǎo)體集成電路系統(tǒng)的方法，包括步驟 基于系統(tǒng)規(guī)范信息設(shè)計構(gòu)成該系統(tǒng)的安裝基片；基于在設(shè)計安裝基片的該步驟中獲得的該設(shè)計的結(jié)果設(shè)計包括要安裝在 該安裝基片上的封裝基片的半導(dǎo)體集成電路封裝；和基于在設(shè)計半導(dǎo)體集成電路封裝的該步驟中獲得的該設(shè)計的結(jié)果設(shè)計要 安裝在該半導(dǎo)體集成電路封裝上的半導(dǎo)體集成電路，以便確定該半導(dǎo)體集成 電路的1/0端子位置，其中設(shè)計安裝基片的步驟用于考慮最少的半導(dǎo)體集成電路設(shè)計限制來進 行設(shè)計。
31. —種用于設(shè)計半導(dǎo)體集成電路系統(tǒng)的設(shè)備，包括安裝基片設(shè)計部分，用于基于系統(tǒng)規(guī)范信息設(shè)計構(gòu)成該系統(tǒng)的安裝基片； 封裝設(shè)計部分，用于基于由該安裝基片設(shè)計部分獲得的設(shè)計結(jié)果，來設(shè)計包括要安裝在該安裝基片上的封裝基片的半導(dǎo)體集成電路封裝；和半導(dǎo)體集成電路設(shè)計部分，用于基于由該封裝設(shè)計部分獲得的設(shè)計結(jié)果，設(shè)計安裝在該半導(dǎo)體集成電路封裝上的半導(dǎo)體集成電路，以便確定該半導(dǎo)體集成電路的I/0端子位置。
32. 如權(quán)利要求31所述的用于設(shè)計半導(dǎo)體集成電路系統(tǒng)的設(shè)備，其中該 半導(dǎo)體集成電路封裝具有其中外部連接端被布置為類似網(wǎng)格形狀的網(wǎng)格陣列 端子結(jié)構(gòu)。
33. 如權(quán)利要求31所述的用于設(shè)計半導(dǎo)體集成電路系統(tǒng)的設(shè)備， 其中該安裝基片設(shè)計部分包括區(qū)域劃分部分，用于將包括要作為設(shè)計目標(biāo)的該半導(dǎo)體集成電路和預(yù)先設(shè)計在其周圍的裝置的區(qū)域劃分為多個區(qū)域； 和布線控制部分，用于以在由該區(qū)域劃分部分劃分的區(qū)域內(nèi)完成布線的方 式來控制布線。
34. —種用于設(shè)計半導(dǎo)體集成電路安裝基片的設(shè)備，其中該安裝基片安 裝裝載半導(dǎo)體集成電路芯片的封裝基片，并且構(gòu)成所期望的系統(tǒng)，包括安裝基片設(shè)計部分，用于通過設(shè)置系統(tǒng)規(guī)范作為輸入數(shù)據(jù)來設(shè)計半導(dǎo)體 集成電路安裝基片。
35. 如權(quán)利要求34所述的用于設(shè)計半導(dǎo)體集成電路安裝基片的設(shè)備，其 中該安裝基片設(shè)計部分被構(gòu)成來使用不包含半導(dǎo)體集成電路芯片的設(shè)計信息 的系統(tǒng)規(guī)范信息來作為輸入數(shù)據(jù)。
36. 如權(quán)利要求34或35所述的用于設(shè)計半導(dǎo)體集成電路安裝基片的設(shè) 備，其中該安裝基片設(shè)計部分包括設(shè)計部分，用于確定遠離該封裝基片的外 邊緣預(yù)定距離的位置中的虛擬布線引導(dǎo)點，并且以該布線圖案通過該布線引 導(dǎo)點的方式執(zhí)行設(shè)計。
37. 如權(quán)利要求34到36中任意一個所述的用于設(shè)計半導(dǎo)體集成電路安 裝基片的設(shè)備，其中該安裝基片設(shè)計部分包括劃分部分，用于劃分包含要作為設(shè)計目標(biāo)裝置的半導(dǎo)體集成電路和預(yù)先 在其周圍設(shè)計的裝置的區(qū)域；和控制部分，用于執(zhí)行控制來完成在該劃分區(qū)域中的布線。
38. 如權(quán)利要求36所述的用于設(shè)計半導(dǎo)體集成電路安裝基片的設(shè)備，其 中該安裝基片設(shè)計部分包括交叉控制部分，用于按以下方式設(shè)計布線引導(dǎo)點 連接要作為設(shè)計目標(biāo)裝置的半導(dǎo)體集成電路的輸入/輸出墊； 要連接到該輸入/輸出塾的該封裝基片的用于連接到該輸入/輸出墊的內(nèi) 部連接端；要連接到該封裝基片的該安裝基片的外部連接端的線；和 該布線引導(dǎo)點不具有交叉區(qū)域的方式設(shè)計布線引導(dǎo)點。
39. —種用于設(shè)計裝載半導(dǎo)體集成電路芯片并在半導(dǎo)體集成電路安裝基 片上構(gòu)成所期望的系統(tǒng)的封裝基片的設(shè)備，其中該封裝基片設(shè)計設(shè)備的輸入數(shù)據(jù)包括該半導(dǎo)體集成電路安裝基片設(shè) 計部分的設(shè)計結(jié)果。
40. 如權(quán)利要求39所述的用于設(shè)計封裝基片的設(shè)備，還包括劃分控制部 分，用于以在根據(jù)其中布置部件的該半導(dǎo)體集成電路安裝基片上的位置在劃 分的區(qū)域中放置構(gòu)成與部件對應(yīng)的信號組的布線的方式，執(zhí)行每一信號組的 劃分。
41. 如權(quán)利要求40所述的用于設(shè)計封裝基片的設(shè)備，其中該封裝基片包 括至少一個電源面，和該電源面包括電源面劃分部分，用于針對每個電源單元執(zhí)行分為多個區(qū) 域的劃分，以便對應(yīng)于安裝基片上的功率劃分。
42. 如權(quán)利要求41所述的用于設(shè)計封裝基片的設(shè)備，還包括電源控制部 分，其中位于安裝半導(dǎo)體集成電路的表面層上的任意多個導(dǎo)電層包括功率環(huán)， 并且該封裝基片中的布線通過功率環(huán)連接到電源面，以便不具有交叉區(qū)域。
43. 如權(quán)利要求41所述的用于設(shè)計封裝基片的設(shè)備，還包括布線控制部 分，用于基于從要作為目標(biāo)的半導(dǎo)體集成電路到該半導(dǎo)體集成電路的外圍部 件的連接信息，以該封裝基片中的布線不具有交叉區(qū)域的方式執(zhí)行連接。
44. 如權(quán)利要求40所述的用于設(shè)計封裝基片的設(shè)備，其中該劃分控制部 分執(zhí)行設(shè)計，以將該封裝基片的平面劃分為N個區(qū)域，并且針對每個區(qū)域完 成信號布線。
45. 如權(quán)利要求44所述的用于設(shè)計封裝基片的設(shè)備，其中該劃分控制部 分以該封裝基片的外部連接端構(gòu)成球網(wǎng)格陣列，并且將外部連接端形成平面 劃分為N個區(qū)域，并且針對每個區(qū)域完成信號布線的方式來執(zhí)行設(shè)計。
46. 如權(quán)利要求45所述的用于設(shè)計封裝基片的設(shè)備，其中該劃分控制部 分執(zhí)行設(shè)計，以將該外部連接端形成平面劃分為N個區(qū)域，并且針對與該半 導(dǎo)體集成電路安裝基片上的部件的布置對應(yīng)的每個區(qū)域完成信號布線。
47. 如權(quán)利要求44所述的用于設(shè)計封裝基片的設(shè)備，其中N是4。
48. 如權(quán)利要求44所述的用于設(shè)計封裝基片的設(shè)備，其中N是8。
49. 如權(quán)利要求40所述的用于設(shè)計封裝基片的設(shè)備，其中該劃分控制部 分具有這樣的結(jié)構(gòu)與該外部連接端的陣列對應(yīng)地執(zhí)行編組，并且信號布線 4十對每一組相鄰。
50. 如權(quán)利要求49所述的用于設(shè)計封裝基片的設(shè)備，其中該劃分控制部 分具有這樣的結(jié)構(gòu)該外部連接端的線連接到要裝載到該封裝基片上的該半 導(dǎo)體集成電路的相鄰輸入/輸出墊。
51. 如權(quán)利要求45或49所述的用于設(shè)計封裝基片的設(shè)備，其中該封裝 基片包括表面層布線。電源面層和最低層布線的至少三個導(dǎo)電層，和該表面層布線和最低層布線包括布線控制部分，用于執(zhí)行控制以具有形 成禁止區(qū)域。
52. 如權(quán)利要求51所述的用于設(shè)計封裝基片的設(shè)備，其中布線控制部分 用于以該表面層布線和該最低層布線具有形成禁止區(qū)域的方式執(zhí)行控制，其 中該形成禁止區(qū)域具有從所劃分的區(qū)域一端的預(yù)定寬度。
53. —種用于設(shè)計在封裝基片上安裝半導(dǎo)體集成電路并在半導(dǎo)體集成電 路安裝基片上構(gòu)成期望系統(tǒng)的半導(dǎo)體集成電路的設(shè)備，包括數(shù)據(jù)輸入部分，用于通過設(shè)置半導(dǎo)體集成電路安裝基片的設(shè)計結(jié)果作為 輸入數(shù)據(jù)，以確定輸入/輸出墊布置。
54. 如權(quán)利要求53所述的用于設(shè)計半導(dǎo)體集成電路的設(shè)備，還包括 內(nèi)部條件考慮部分，用于通過設(shè)置該半導(dǎo)體集成電路安裝基片的該設(shè)計結(jié)果作為輸入數(shù)據(jù)來確定輸入/輸出墊布置，并且考慮該半導(dǎo)體集成電路的內(nèi) 部條件執(zhí)行修改；和校正部分，用于通過設(shè)置該修改部分的輸出作為輸入數(shù)據(jù)來校正該輸入/ 輸出墊布置。
55. 如權(quán)利要求53或54所述的用于設(shè)計半導(dǎo)體集成電路的設(shè)備，還包 括輸入/輸出墊布置部分，用于與該封裝基片的外部連接端的布置對應(yīng)地設(shè) 計該半導(dǎo)體集成電路的該輸入/輸出墊的布置。
56. 如權(quán)利要求53到55中任意一個所述的用于設(shè)計半導(dǎo)體集成電路的 設(shè)備，還包括輸入/輸出墊布置部分，用于與該半導(dǎo)體集成電路安裝基片的 部件的布置對應(yīng)地設(shè)計該半導(dǎo)體集成電路的該輸入/輸出墊的布置。
57. 如權(quán)利要求53所述的用于設(shè)計半導(dǎo)體集成電路的設(shè)備，還包括輸 入/輸出單元設(shè)計部分，用于確定要連接到與該半導(dǎo)體集成電路安裝基片的部 件的布置對應(yīng)的該半導(dǎo)體集成電路的該輸入/輸出墊的輸入/輸出單元的驅(qū)動 能力。
58. —種用于設(shè)計半導(dǎo)體集成電路系統(tǒng)的設(shè)備，包括 安裝基片設(shè)計部分，用于基于系統(tǒng)規(guī)范信息設(shè)計構(gòu)成系統(tǒng)的安裝基片；括要安裝在該安裝基片上^封裝基片的^導(dǎo)體集i電路封裝；和半導(dǎo)體集成電路設(shè)計部分，用于基于由該半導(dǎo)體集成電路封裝設(shè)計部分獲得的設(shè)計結(jié)果設(shè)計要安裝在該半導(dǎo)體集成電路封裝上的半導(dǎo)體集成電路，以便確定該半導(dǎo)體集成電路的I/O端子位置，其中該安裝基片設(shè)計部分具有這樣的結(jié)構(gòu)用于考慮最少的半導(dǎo)體集成電路設(shè)計限制來進行設(shè)計。
59. —種半導(dǎo)體集成電路系統(tǒng)，其中將安裝在封裝基片上的半導(dǎo)體集成 電路裝載在安裝基片上，而該安裝基片具有在其上與電子部件一同形成的布 線，并因此執(zhí)行電路連接，其中構(gòu)成要從布線連接到該安裝基片上的布線的封裝基片的外部連接端 和通過該封裝基片的布線到達該半導(dǎo)體集成電路的輸入/輸出墊的導(dǎo)電路徑， 以便不具有交叉區(qū)域。
60. —種半導(dǎo)體集成電路系統(tǒng)，其中將安裝在封裝基片上的半導(dǎo)體集成 電路裝載在安裝基片上，而該安裝基片具有在其上與電子部件一同形成的布 線，并因此執(zhí)行電路連接，其中以在具有離該半導(dǎo)體集成電路的該封裝基片的外邊緣的預(yù)定寬度的 區(qū)域中幾乎所有相互間隔幾乎恒定的方式，安裝基片上的布線保持直線和平 行，并且在區(qū)域外不規(guī)則放置。
61. —種半導(dǎo)體集成電路安裝基片，該安裝基片包括與電子部件一同安 裝并連接裝載到封裝基片上的半導(dǎo)體集成電路的布線圖案，其中該布線圖案通過實質(zhì)上形成在遠離該封裝基片的外邊緣預(yù)定距離的 位置上布線引導(dǎo)點。
62. 如權(quán)利要求61所示的半導(dǎo)體集成電路安裝基片，其中將該布線圖案 放置在通過劃分包含要作為設(shè)計目標(biāo)裝置的半導(dǎo)體集成電路和預(yù)先在其周圍 設(shè)計的裝置的區(qū)域分別形成的經(jīng)劃分的區(qū)域中。
63. 如權(quán)利要求61所示的半導(dǎo)體集成電路安裝基片，其中按以下方式執(zhí) 行所連接的布線連接要作為設(shè)計目標(biāo)裝置的半導(dǎo)體集成電路的輸入/輸出墊； 要連接到該輸入/輸出墊的該封裝基片的用于連接到該輸入/輸出墊的內(nèi) 部連接端；要連接到該封裝基片的該安裝基片的外部連接端的線；和 該布線引導(dǎo)點不具有交叉區(qū)域的方式。
64. —種安裝半導(dǎo)體集成電路的封裝基片，該封裝基片連接到包含布線 圖案以及電子部件并構(gòu)成半導(dǎo)體集成電路系統(tǒng)的半導(dǎo)體集成電路安裝基片，其中在根據(jù)其中放置部件的該半導(dǎo)體集成電路安裝基片上的位置劃分的 區(qū)域中布置構(gòu)成與部件對應(yīng)的信號組的布線。
65. 如權(quán)利要求64所述的封裝基片，其中該封裝基片包括至少一個電源 面3 和針對每個電源單元將該電源面劃分為多個區(qū)域，以便與該安裝基片上的 功率劃分對應(yīng)。
66. 如權(quán)利要求64所述的封裝基片，其中該封裝基片包括多個導(dǎo)電層，和位于安裝半導(dǎo)體集成電路的表面層上的任意導(dǎo)電層包括功率環(huán)，并且該封裝基片中的布線通過該功率環(huán)連接到該電源面，以便不具有交叉區(qū)域。
67. 如權(quán)利要求64所述的封裝基片，其中該封裝基片具有這樣的結(jié)構(gòu) 基于從要作為目標(biāo)的半導(dǎo)體集成電路到該半導(dǎo)體集成電路的外圍部件的連接 信息，該封裝基片中的布線不具有交叉區(qū)域。
68. 如權(quán)利要求64所述的封裝基片，其中將該封裝基片的平面分為N 個區(qū)域，并且形成要針對每個區(qū)域完成的信號布線。
69. 如權(quán)利要求64所述的封裝基片，其中該封裝基片的外部連接端構(gòu)成 球網(wǎng)格陣列，并且將外部連接端形成平面分為N個區(qū)域，并且針對每個區(qū)域完成信號布線。
70. 如權(quán)利要求68或69所述的封裝基片，其中N是4。
71. 如權(quán)利要求68或69所述的封裝基片，其中N是8。
72. 如權(quán)利要求64所述的封裝基片，其中以與該外部連接端的陣列對應(yīng) 地執(zhí)行編組，并且信號布線在每一組中相鄰的方式設(shè)計該封裝基片。
73. 如權(quán)利要求72所述的封裝基片，其中以該外部連接端的線連接到要 裝載到該封裝基片上的該半導(dǎo)體集成電路的相鄰輸入/輸出墊的方式設(shè)計該 封裝基片。
74. 如權(quán)利要求64所述的封裝基片，其中該封裝基片包括表面層布線、 電源面層和最低層布線的至少三個導(dǎo)電層，和形成該表面層布線和該最低層布線，以遠離具有距離所劃分的區(qū)域的一 端預(yù)定寬度的區(qū)域，并且該電源面層在具有離所劃分的區(qū)域的一端預(yù)定寬度 的區(qū)域中保留電流路徑。
75. 如權(quán)利要求64所述的封裝基片，其中最低層布線構(gòu)成要作為外部連 接端的球，并且表面層布線被提供有焊接指狀元件，該焊接指狀元件包括沿 半導(dǎo)體集成電路的外圍邊緣形成的帶狀焊接部分，以及擴展到要從該焊接部 分連接的該外部連接端正上方的位置的指狀元件部分，該指狀元件部分的頂 端通過通3各連接到對應(yīng)的外部連接端。
76. 如權(quán)利要求75所述的封裝基片，其中將該焊接指狀元件形成在兩條 線中，并且將指狀元件的擴展方向設(shè)置為遠離焊接部分，并且使用最低層布 線通過繞線相互連接該外部連接端和該半導(dǎo)體集成電路。
77. —種安裝在封裝基片上并在半導(dǎo)體集成電路安裝基片上構(gòu)成所期望 的系統(tǒng)的半導(dǎo)體集成電路，其中針對每一組布置輸入/輸出墊，以便將其放置在該封裝基片的外部連 接端的最近處，并且將并列的至少兩個輸入/輸出墊布置為連接到以并列方向 的正交方向并列的該外部連接端。
全文摘要
提供設(shè)計具有高可用性并且LSI的規(guī)模增大且集成度提高的半導(dǎo)體集成電路，以及設(shè)計不必要的輻射降低且熱特性極佳的半導(dǎo)體集成電路系統(tǒng)的方法，實現(xiàn)與現(xiàn)有技術(shù)相反的設(shè)計流程，并且首先設(shè)計諸如印刷板之類的安裝基片，并且基于安裝基片的設(shè)計結(jié)果設(shè)計用于安裝LSI的封裝基片，然后執(zhí)行要安裝在封裝基片上的LSI的布局設(shè)計。
文檔編號G06F17/50GK101127055SQ200710126358
公開日2008年2月20日 申請日期2007年6月29日 優(yōu)先權(quán)日2006年6月29日
發(fā)明者伊藤光實, 巖西信房, 德永真也, 瀬古公一, 田中廣行, 藤本和彥, 西村佑一, 鈴木宏明 申請人:松下電器產(chǎn)業(yè)株式會社