專利名稱：合并來自多個(gè)源的集成電路設(shè)計(jì)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及合并集成電路的多個(gè)設(shè)計(jì)從而代表該多個(gè)設(shè)計(jì)的合并設(shè)計(jì)的方法，其中該多個(gè)設(shè)計(jì)來自多個(gè)源，并且來自每個(gè)源的設(shè)計(jì)的知識產(chǎn)權(quán)得到保護(hù)。
背景技術(shù)：
集成電路設(shè)計(jì)和制作在本領(lǐng)域中是眾所周知的。在設(shè)計(jì)集成電路時(shí)，設(shè)計(jì)者通常以軟件產(chǎn)生集成電路的設(shè)計(jì)。軟件形式的設(shè)計(jì)考慮到對最終形成的集成電路的電和工藝(掩模層)接口要求。此外，一旦設(shè)計(jì)完成，該設(shè)計(jì)可以被傳遞給掩模制造者，該掩模制造者將制造將被用于制作集成電路的一個(gè)或多個(gè)掩模。
由于集成電路的設(shè)計(jì)變得更加復(fù)雜，所以對于集成電路的設(shè)計(jì)者來說常常更容易且成本更低的是，僅僅設(shè)計(jì)集成電路的一部分并且從其他源“購買”或者以別的方式獲得設(shè)計(jì)的其他部分的權(quán)利。這種理論類似于“為什么要重復(fù)發(fā)明輪子”的理論。因此，新穎的集成電路的設(shè)計(jì)者可以選擇僅設(shè)計(jì)專有的而且新穎的第一部分，而許可或獲得在行業(yè)中已經(jīng)被廣泛使用的第二部分的權(quán)利。對于第二部分的設(shè)計(jì)者來說，問題變?yōu)槿绾伪Ｗo(hù)該第二部分內(nèi)的知識產(chǎn)權(quán)，以便該設(shè)計(jì)可以被“許可”或者以別的方式被轉(zhuǎn)讓以獲得報(bào)酬，而不必?fù)?dān)心該設(shè)計(jì)隨后將被“泄密”給公眾。盡管第二部分的設(shè)計(jì)可能最終被結(jié)合到產(chǎn)品中，而且從理論角度來看可以對該第二部分進(jìn)行“逆向工程”，但是一旦該第二部分為產(chǎn)品的形式，對該第二部分進(jìn)行逆向工程的經(jīng)濟(jì)挑戰(zhàn)就使逆向工程的任務(wù)變得遠(yuǎn)遠(yuǎn)不可能。當(dāng)設(shè)計(jì)仍是軟件形式時(shí)，存在于第二部分內(nèi)的知識產(chǎn)權(quán)丟失或以別的方式被盜取的風(fēng)險(xiǎn)更大。
當(dāng)然，對于集成電路的第一部分的設(shè)計(jì)而言，這個(gè)問題是相反的，因?yàn)樵O(shè)計(jì)者不希望公開第一部分(除了必需構(gòu)造必要的掩模以制作集成電路管芯)。
在現(xiàn)有技術(shù)中已知的是，產(chǎn)生掩模布局，并且然后在由一方傳送給另一方時(shí)阻擋掩模的部分以便與掩模面接。

發(fā)明內(nèi)容
因此，在本發(fā)明中公開了一種用于合并來自第一源與第二源的集成電路的設(shè)計(jì)以促進(jìn)集成電路的合并設(shè)計(jì)的制作的方法。第一集成電路的物理布局和電特性的外圍接口信息從第一源提供給第二源。第二集成電路的物理布局和電特性的外圍接口信息從第二源提供給第一源。使來自第一源的外圍接口信息與來自第二源的外圍接口信息匹配，以驗(yàn)證合并第一集成電路和第二集成電路的兼容性。在驗(yàn)證了匹配時(shí)，構(gòu)造用于集成電路的一個(gè)或多個(gè)掩模，該集成電路具有代表第一集成電路和第二集成電路的設(shè)計(jì)的合并的設(shè)計(jì)，這種集成電路另外被稱為嵌入式集成電路。


圖1為將集成電路的一個(gè)設(shè)計(jì)合并到集成電路的另一個(gè)設(shè)計(jì)中以形成嵌入式集成電路的合并設(shè)計(jì)的平面圖。
圖2為將集成電路的一個(gè)設(shè)計(jì)合并到集成電路的另一個(gè)設(shè)計(jì)中以形成嵌入式集成電路的合并設(shè)計(jì)的透視圖。
圖3為使來自一個(gè)設(shè)計(jì)者的外圍接口信息與來自另一個(gè)設(shè)計(jì)者的外圍接口信息匹配以驗(yàn)證兩個(gè)設(shè)計(jì)的合并的兼容性的平面圖。
圖4為本發(fā)明方法的一個(gè)實(shí)施例的流程圖。
圖5為兩個(gè)集成電路設(shè)計(jì)的設(shè)計(jì)者之間、到掩模部門、以及隨后返回到集成電路設(shè)計(jì)的原始設(shè)計(jì)者以便驗(yàn)證的數(shù)據(jù)庫信息流的圖示。
具體實(shí)施例方式
參考圖1和2，分別示出了將例如來自Silicon StorageTechnology，Inc.of Sunnyvale，California的非易失性存儲單元陣列的集成電路的一個(gè)設(shè)計(jì)10合并到例如微控制器的集成電路的另一個(gè)設(shè)計(jì)20中以形成具有用于存儲程序代碼和/或數(shù)據(jù)的嵌入式非易失性存儲單元陣列的集成電路的合并設(shè)計(jì)的平面圖和透視圖。應(yīng)注意的是，利用本發(fā)明方法，本發(fā)明適用于將任何類型的集成電路與執(zhí)行任何類型的功能的另一種集成電路(包括但不限于存儲器電路、邏輯電路、控制器電路、或者甚至模擬電路)合并以形成合并或嵌入式集成電路。
如前所述，設(shè)計(jì)10和20的各設(shè)計(jì)者都希望向另一設(shè)計(jì)者隱瞞其專有設(shè)計(jì)。然而問題在于，設(shè)計(jì)10和20中的每一個(gè)都必須以與另一個(gè)設(shè)計(jì)20或10兼容的方式被合并，視情況而定，使得合成設(shè)計(jì)可以作為單一的集成電路裝置或者嵌入式集成電路或者嵌入式IC起作用。
本發(fā)明提供前述問題的解決方案。具體而言，在設(shè)計(jì)10或20期間，視情況而定，外圍環(huán)12或22被添加到設(shè)計(jì)10或20中。在本發(fā)明的優(yōu)選實(shí)施例中，盡管可以理解，只要當(dāng)設(shè)計(jì)10和20被合并時(shí)，外圍環(huán)之一、例如較大的環(huán)22嚴(yán)密地外接另一個(gè)環(huán)、例如較小的環(huán)12，環(huán)12和22中的每一個(gè)就都可以是任何形狀、例如任何類型的多邊形，但外圍環(huán)12和22基本上成矩形形狀。因此，視情況而定，外圍環(huán)12或22包含關(guān)于設(shè)計(jì)10或20的布局信息。這種布局信息包括設(shè)計(jì)10(包括環(huán)12)或設(shè)計(jì)20(包括環(huán)22)的尺寸、位置、形狀和定位。環(huán)12和22的寬度這樣來選擇，使得IP內(nèi)的層將不會違反有關(guān)完成的芯片內(nèi)的層的設(shè)計(jì)規(guī)則。
參考圖3，更詳細(xì)地示出了環(huán)12和22的范例。每個(gè)環(huán)12或22包含一個(gè)或多個(gè)第一標(biāo)記、例如14(a-m)和24(a-m)，該標(biāo)記基本上呈具有延伸穿過環(huán)12或22的寬度的條的形狀，以指示設(shè)計(jì)10和20之間的電連接。由于第一標(biāo)記14(a-m)和24(a-m)中的每一個(gè)可以位于不同的金屬化或?qū)щ妼由?，所以第一?biāo)記14和24中的每一個(gè)都被構(gòu)圖成在視覺上相互不同。因此，例如，第一標(biāo)記14a被構(gòu)圖成“磚塊”圖案，該圖案不同于第一標(biāo)記14b的圖案。然而，第一標(biāo)記14a的圖案與也具有“磚塊”圖案的第一標(biāo)記24a的圖案相同，從而指示它們是相同的掩模層。因此，當(dāng)存在第一標(biāo)記14a和24a之間的匹配時(shí)，具有相同圖案的連續(xù)的成矩形形狀的條從環(huán)22的一側(cè)延伸到環(huán)12的另一側(cè)。此外，第一標(biāo)記14(a-m)和24(a-m)中的每一個(gè)都具有與來自另一個(gè)設(shè)計(jì)的相應(yīng)第一標(biāo)記的寬度匹配的寬度。
每個(gè)環(huán)12或22還具有彼此對應(yīng)的多個(gè)第二標(biāo)記、例如16(a-p)和26(a-p)。這些第二標(biāo)記沿著環(huán)12和22中的每一個(gè)環(huán)的外圍被定位，并且這樣被設(shè)置，使得它們相互毗鄰和連接。在該優(yōu)選實(shí)施例中，由于環(huán)成矩形形狀，所以第二標(biāo)記16(a-p)和26(a-p)沿成矩形形狀的環(huán)12和22中的每一個(gè)環(huán)的所有四個(gè)邊分布。在該優(yōu)選實(shí)施例中，第二標(biāo)記中的每一個(gè)的形狀為半方形，盡管這不是唯一可能的形狀。因此，當(dāng)環(huán)12和22匹配時(shí)，如果存在設(shè)計(jì)10到設(shè)計(jì)20的合并的匹配，則各個(gè)第二標(biāo)記16(a-p)和26(a-p)形成方形。第二標(biāo)記16和26中的每一個(gè)與被用于制作設(shè)計(jì)10或20的集成電路的掩模層相關(guān)。由于每個(gè)掩模層的數(shù)據(jù)可以是正的或負(fù)的，所以第二標(biāo)記16或26的透明度或顏色被用于指示掩模極性是正的還是負(fù)的。在該優(yōu)選實(shí)施例中，如果掩模的數(shù)據(jù)為負(fù)極性，則第二標(biāo)記16或26是透明的，而如果掩模的數(shù)據(jù)為正極性，則第二標(biāo)記16或26是不透明的。在設(shè)計(jì)10與設(shè)計(jì)20合并時(shí)，在每層上掩模的數(shù)據(jù)的極性必須匹配。因此，如果存在設(shè)計(jì)10和設(shè)計(jì)20之間的掩模的極性的匹配，則第二標(biāo)記16和26將形成具有所需透明度的完整方形、即完整的不透明的方形或完整的透明的方形。
第二標(biāo)記16(e)和26(e)是一種特殊情形。如果一方、例如16(e)的層極性不同于另一方、例如26(e)的層極性，則第二標(biāo)記16(e)被繪制成方形，而26(e)被繪制成U形多邊形。因此，在掩模部門中，層之一被變換極性以匹配層定義(數(shù)字化數(shù)據(jù)的極性)，且在變換極性之后，這些層在被合并時(shí)將形成完整方形(或矩形)，例如16(a)/26(a)。
在本發(fā)明方法中，視情況而定，為設(shè)計(jì)10和20的設(shè)計(jì)者的每一方構(gòu)造其集成電路設(shè)計(jì)及其相關(guān)環(huán)12或22。隨后與另一方交換環(huán)12或22。每一方隨后嘗試使其設(shè)計(jì)及其相關(guān)環(huán)(12或22，視情況而定)與從另一方接收的環(huán)(22或12)匹配。在嘗試匹配設(shè)計(jì)時(shí)，所述方審閱信息、例如環(huán)12和22之間的電連接(該電連接的定位和尺寸)的特性以及包括要使用的掩模的極性的合并設(shè)計(jì)的尺寸和定位。
如果不存在匹配，則每一方將通知另一方不匹配的原因并相應(yīng)地調(diào)整其設(shè)計(jì)直至存在匹配。匹配包括環(huán)12和22的尺寸和定位導(dǎo)致環(huán)12和22相互直接相鄰且連續(xù)；如通過第一標(biāo)記14和24所代表的電連接所確定的那樣，設(shè)計(jì)10和20的電特性匹配；以及如通過第二標(biāo)記16和26所確定的那樣，掩模的數(shù)據(jù)的極性匹配。如果匹配，則每一方將把包括相關(guān)環(huán)12或22的設(shè)計(jì)傳遞給掩模部門。這些設(shè)計(jì)隨后由掩模部門進(jìn)行合并。
為了最終驗(yàn)證，掩模部門產(chǎn)生最終的合并設(shè)計(jì)數(shù)據(jù)，但是省略來自一方的供另一方審閱的IC設(shè)計(jì)。因此，為了最終驗(yàn)證，掩模部門將為設(shè)計(jì)20的設(shè)計(jì)者產(chǎn)生設(shè)計(jì)20以及環(huán)22和12的“作業(yè)視圖(jobview)”。除了“作業(yè)視圖”顯示關(guān)于最后的掩模將看起來如何的的數(shù)據(jù)之外，“作業(yè)視圖”類似于文檔的打印預(yù)覽。類似地，掩模部門將為設(shè)計(jì)10的設(shè)計(jì)者產(chǎn)生設(shè)計(jì)10以及環(huán)22和12的作業(yè)視圖以供最終審閱。一旦雙方都完成了其審閱并且都同意實(shí)現(xiàn)了恰當(dāng)?shù)暮喜?，則掩模部門將產(chǎn)生合并設(shè)計(jì)數(shù)據(jù)的掩模。這些掩模隨后被用于在合適的晶片上制作具有設(shè)計(jì)10和20(包括環(huán)12和22)的嵌入式集成電路裝置，該晶片隨后被分離成管芯。最后，這些管芯被封裝和分配。
存在至少兩種可能的可以實(shí)踐本發(fā)明方法的方式。參考圖4，示出了將來自第一源(例如Silicon Storage Technology Inc.ofSunnyvale，Ca.或SST)的設(shè)計(jì)10(例如非易失性存儲器陣列)合并到由第二源使用代工方的設(shè)計(jì)庫產(chǎn)生的設(shè)計(jì)(例如嵌入式控制器)中的流程圖。第一方60產(chǎn)生其基于IP的環(huán)62，該IP包含設(shè)計(jì)10及其相關(guān)環(huán)12。環(huán)12被供應(yīng)給代工廠，其中該代工廠的客戶基于由第一方60供應(yīng)的環(huán)12產(chǎn)生其環(huán)22。來自代工廠的客戶的環(huán)22被返回給第一方60以驗(yàn)證存在與由第一方提供給代工廠的環(huán)12的匹配。該代工廠的客戶和第一方60繼續(xù)處理彼此的環(huán)，直至存在雙方的匹配。第一方60將具有其環(huán)12的其IP組合到數(shù)據(jù)庫70中。
OPC(光學(xué)近似校正)的GDS數(shù)據(jù)庫隨后被供應(yīng)給代工廠，其中產(chǎn)生OPC并且隨后GDS II OPC數(shù)據(jù)庫被發(fā)送到掩模部門90。來自第一方60的設(shè)計(jì)10及其環(huán)12的GDS II非OPC數(shù)據(jù)庫也被供應(yīng)給掩模部門90。設(shè)計(jì)20及其相關(guān)環(huán)22的數(shù)據(jù)庫也由代工廠的客戶或代工廠供應(yīng)給掩模部門90。設(shè)計(jì)10和20及其相關(guān)環(huán)12和22的數(shù)據(jù)庫被掩模部門90合并。掩模部門90產(chǎn)生作業(yè)視圖，該作業(yè)視圖向第一方60顯示設(shè)計(jì)10、環(huán)12以及環(huán)22，并且向代工廠的客戶顯示設(shè)計(jì)20、環(huán)22以及環(huán)12。一旦各方、即代工廠的客戶以及第一方60核實(shí)存在匹配，掩模部門90就構(gòu)造掩模。代工廠采用由掩模部門90產(chǎn)生的掩模來生產(chǎn)為設(shè)計(jì)10和20的合并的集成電路裝置。
實(shí)踐本發(fā)明方法的第二種方式是第一方、即設(shè)計(jì)10的設(shè)計(jì)者和第二方、即設(shè)計(jì)20的設(shè)計(jì)者直接相互交涉。借助這種方法，第一方60產(chǎn)生其基于IP的環(huán)62，該IP包含設(shè)計(jì)10及其相關(guān)環(huán)12。環(huán)12被供應(yīng)給第二方，該第二方基于由第一方60供應(yīng)的環(huán)12產(chǎn)生其環(huán)22。來自第二方的環(huán)22被返回到第一方60，以驗(yàn)證是否存在與由第一方提供給代工廠的環(huán)12的匹配。第二方和第一方60繼續(xù)處理彼此的環(huán)直至存在雙方的匹配。在GDS II數(shù)據(jù)庫內(nèi)產(chǎn)生每一方的設(shè)計(jì)10或20(視情況而定)以及其相關(guān)環(huán)12或22(視情況而定)。該數(shù)據(jù)庫被供應(yīng)給掩模部門90，該掩模部門合并這兩個(gè)數(shù)據(jù)庫。在合并之后，掩模部門90為第一方準(zhǔn)備除了設(shè)計(jì)20之外的合并數(shù)據(jù)庫的作業(yè)視圖以及為第二方準(zhǔn)備除了第一設(shè)計(jì)10之外的合并數(shù)據(jù)庫的作業(yè)視圖。然后雙方檢查返回的設(shè)計(jì)，并且如果存在匹配，則掩模部門90被授權(quán)制造用于合并設(shè)計(jì)數(shù)據(jù)的掩模。
存在本發(fā)明的許多優(yōu)點(diǎn)。首先，每一方的知識產(chǎn)權(quán)或IP得到保護(hù)，同時(shí)各方交換接口信息而無需向另一方公開其IP，其中該接口信息允許各方使用和產(chǎn)生來自雙方的集成電路裝置的合并設(shè)計(jì)。第二，盡管最終在掩模中產(chǎn)生具有外圍環(huán)12或22的性質(zhì)的物理帶，由此暗示本發(fā)明“浪費(fèi)”芯片中的寶貴的“使用面積(real estate)”，但是外圍環(huán)12和22用于使設(shè)計(jì)相互隔離。因此，了解到至少存在外圍環(huán)12和22的寬度與設(shè)計(jì)20內(nèi)的任何電連接器的間隔，設(shè)計(jì)10的設(shè)計(jì)者可以大膽地在設(shè)計(jì)10的邊界內(nèi)沿外圍環(huán)12的邊緣路由電信號或連接器，而不違反任何設(shè)計(jì)規(guī)則。第三，如由第二標(biāo)記16和26所證明的掩模中數(shù)據(jù)的極性也用作用于指示注入?yún)^(qū)域的數(shù)據(jù)的極性，由此保證注入?yún)^(qū)域?yàn)轭A(yù)定區(qū)域且不具有相反極性。第四，許多設(shè)計(jì)者還期望保護(hù)其專有的OPC(光學(xué)近似校正)算法，該算法“校正”不同掩模層內(nèi)的光損耗。利用本發(fā)明方法，設(shè)計(jì)者可以確定不僅其電路設(shè)計(jì)得到保護(hù)，而且專有的OPC算法也得到保護(hù)。第五，例如接地或Vdd的電連接的標(biāo)志可以被應(yīng)用于第二標(biāo)記16和26，以便第二標(biāo)記16和26的功能也被傳送給其他設(shè)計(jì)者。最后，可以僅僅基于從外圍環(huán)12和22供應(yīng)的數(shù)據(jù)來進(jìn)行布局對原理圖(LVS)檢查。
從前述內(nèi)容可以看出，本發(fā)明方法存在許多優(yōu)點(diǎn)，包括但不限于保護(hù)每個(gè)設(shè)計(jì)者的知識產(chǎn)權(quán)。
權(quán)利要求
1.一種合并來自第一源和第二源的集成電路的設(shè)計(jì)以促進(jìn)集成電路的合并設(shè)計(jì)的制作的方法，所述方法包括從所述第一源提供第一集成電路的物理布局和電特性的外圍接口信息給所述第二源；從所述第二源提供第二集成電路的物理布局和電特性的外圍接口信息給所述第一源；使來自所述第一源的所述外圍接口信息與所述第二源匹配，以驗(yàn)證合并所述第一集成電路和所述第二集成電路的兼容性；以及在驗(yàn)證了匹配時(shí)，產(chǎn)生用于集成電路的一個(gè)或多個(gè)掩模，該集成電路具有代表所述第一集成電路和所述第二集成電路的設(shè)計(jì)的合并的設(shè)計(jì)。
2.根據(jù)權(quán)利要求1所述的方法，其中來自所述第一源的第一集成電路的外圍接口信息的物理布局部分在成多邊形形狀的第一環(huán)中。
3.根據(jù)權(quán)利要求2所述的方法，其中來自所述第二源的第二集成電路的外圍接口信息的物理布局部分在外接所述第一環(huán)的基本上類似地成多邊形形狀的第二環(huán)中。
4.根據(jù)權(quán)利要求3所述的方法，其中所述多邊形基本上成矩形形狀。
5.根據(jù)權(quán)利要求1所述的方法，其中所述外圍接口信息此外包含指示要由此構(gòu)造的掩模的極性的標(biāo)記。
6.根據(jù)權(quán)利要求5所述的方法，此外包括由所述一個(gè)或多個(gè)掩模制作一個(gè)或多個(gè)集成電路管芯。
7.根據(jù)權(quán)利要求6所述的方法，此外包括將所制作的一個(gè)或多個(gè)集成電路管芯組裝到封裝集成電路裝置內(nèi)。
8.一種根據(jù)來自第一源的第一設(shè)計(jì)和來自第二源的第二設(shè)計(jì)合并集成電路的設(shè)計(jì)以促進(jìn)該集成電路的合并設(shè)計(jì)的制作的方法，所述方法包括從所述第一源提供所述第一設(shè)計(jì)的物理布局和電特性的外圍接口信息給所述第二源；由所述第一源從所述第二源接收所述第二設(shè)計(jì)的物理布局和電特性的外圍接口信息；由所述第一源使來自所述第一源的外圍接口信息與所述第二源匹配，以驗(yàn)證合并所述第一設(shè)計(jì)和所述第二設(shè)計(jì)的兼容性；以及在驗(yàn)證了匹配時(shí)由所述第一源通知掩模制造者產(chǎn)生一個(gè)或多個(gè)掩模。
9.根據(jù)權(quán)利要求8所述的方法，其中來自所述第一源的第一設(shè)計(jì)的外圍接口信息的物理布局部分在基本上成多邊形形狀的第一環(huán)中。
10.根據(jù)權(quán)利要求9所述的方法，其中來自所述第二源的第二設(shè)計(jì)的外圍接口信息的物理布局部分在外接所述第一環(huán)的基本上類似地成多邊形形狀的第二環(huán)中。
11.根據(jù)權(quán)利要求10所述的方法，其中所述多邊形基本上成矩形形狀。
12.根據(jù)權(quán)利要求11所述的方法，其中所述外圍接口信息此外包含指示要由此構(gòu)造的掩模的極性的標(biāo)記。
13.根據(jù)權(quán)利要求12所述的方法，此外包括由所述一個(gè)或多個(gè)掩模制作一個(gè)或多個(gè)集成電路管芯。
14.根據(jù)權(quán)利要求13所述的方法，此外包括將所制作的一個(gè)或多個(gè)集成電路管芯組裝到封裝集成電路裝置內(nèi)。
全文摘要
本發(fā)明公開了一種方法，其中第一方提供第一集成電路的第一設(shè)計(jì)給具有第二集成電路的第二設(shè)計(jì)的第二方，其中第一設(shè)計(jì)應(yīng)被集成在第二設(shè)計(jì)內(nèi)。該方法提供保護(hù)第一方的第一設(shè)計(jì)的知識產(chǎn)權(quán)和第二方的第二設(shè)計(jì)的知識產(chǎn)權(quán)免受另一方侵犯并確保能夠?qū)崿F(xiàn)第一設(shè)計(jì)和第二設(shè)計(jì)的集成的機(jī)制。具體地，第一設(shè)計(jì)的物理布局和電特性的外圍接口信息由第一方提供給第二方。第二設(shè)計(jì)的物理布局和電特性的外圍接口信息又由第二方提供給第一方。第一方使來自第一設(shè)計(jì)的外圍接口信息與第二方提供的外圍接口信息匹配以驗(yàn)證合并第一設(shè)計(jì)與第二設(shè)計(jì)的兼容性。如果存在匹配，則掩模制造者被告知基于由第一方和第二方提供的第一設(shè)計(jì)和第二設(shè)計(jì)的合并設(shè)計(jì)產(chǎn)生一個(gè)或多個(gè)掩模。
文檔編號G06F17/50GK101089860SQ20071010990
公開日2007年12月19日 申請日期2007年6月11日 優(yōu)先權(quán)日2006年6月12日
發(fā)明者S·馬赫什沃拉, A·萊維, E·奎瓦斯 申請人:硅存儲技術(shù)公司