專利名稱：存儲器件以及半導體器件的制作方法
技術領域：
本發(fā)明涉及使用存儲元件的存儲器件以及具備存儲器件的半導體器件。本發(fā)明特別涉及將有機材料使用于存儲元件的器件等。
背景技術：
近年來，正在對使用有機材料如有機晶體管、有機存儲器等的電子元件進行積極的研究開發(fā)。使用有機材料的電子元件是具有柔性的元件并且其作為廉價的元件被看好。例如，在專利文件1中記載了利用有機二極管的掩模ROM。專利文件1的存儲元件在制造時以外不能寫入(可紀錄)數(shù)據(jù)，所以在使用上不方便。
此外，通過提供天線以能夠非接觸地發(fā)送/接收數(shù)據(jù)的小型的半導體器件已經(jīng)實用化了，該半導體器件被稱為IC(集成電路)芯片。這種半導體器件除了IC芯片以外還被稱為無線芯片、ID標簽、IC標簽、RF(射頻)標簽、無線標簽、無線IC標簽、電子標簽、RFID(射頻識別技術)標簽。
可以通過在IC芯片中提供將大量數(shù)據(jù)存儲的存儲器件，實現(xiàn)高功能化、高附加價值化。為了使IC芯片的利用范圍擴大，有必要實現(xiàn)IC芯片的廉價化。于是，期待通過將有機存儲器使用于存儲器件，以實現(xiàn)IC芯片的廉價化。然而，在專利文件1中并沒有闡述到將有機存儲器與用于控制存儲元件的寫入以及讀出等的電路合并，以有效地利用有機存儲器的優(yōu)點。
專利公開2001-516964號公報發(fā)明內(nèi)容鑒于上述問題，本發(fā)明的目的之一為如下提供一種使用有機材料的存儲器件，其在制造時以外也可以寫入數(shù)據(jù)。此外，本發(fā)明的目的之一是謀求實現(xiàn)存儲器件的大容量化。
本發(fā)明的目的之一為如下通過采用簡單方便的方法來將使用有機材料的元件安裝到使用以硅為典型的半導體材料的電路，以提供高功能、高附加價值的存儲器件及半導體器件。
本發(fā)明的存儲器件包括具有多個存儲單元的存儲單元陣列。再者，本發(fā)明的存儲器件還包括用于將數(shù)據(jù)寫入到存儲單元陣列的電路，以及從存儲單元陣列讀出數(shù)據(jù)的電路。存儲單元包括包括接合了的n型雜質(zhì)區(qū)域和p型雜質(zhì)區(qū)域的半導體膜；形成在半導體膜上方并連接到n型雜質(zhì)區(qū)域及p型雜質(zhì)區(qū)域的任何一方的第一導電膜；第一導電膜上方的第二導電膜；以及夾在第一導電膜和第二導電膜之間的有機化合物層。就是說，存儲單元具有在pn結二極管上層疊有使用有機化合物層的有機存儲器的結構。
此外，本發(fā)明的存儲器件包括用于數(shù)據(jù)的讀出/寫入的邏輯電路；n溝道型薄膜晶體管；以及p溝道型薄膜晶體管。在本發(fā)明中，存儲單元的半導體膜和薄膜晶體管的半導體膜形成在同一絕緣表面上。
在本發(fā)明中，在同一半導體膜中的同一絕緣表面上排列地形成p型雜質(zhì)區(qū)域和n型雜質(zhì)區(qū)域，而不采用層疊p型半導體膜和n型半導體膜的雙層結構，以便在存儲單元的半導體膜中形成pn結。存儲單元的pn結合面形成為與絕緣表面正交，而不是相互平行。就是說，pn結合面形成為與薄膜晶體管的溝道形成區(qū)域和雜質(zhì)區(qū)域的接合面平行。因此，可以在在薄膜晶體管的半導體膜中形成雜質(zhì)區(qū)域的一系列工序中，在存儲單元的半導體膜中形成pn結。
在存儲單元的半導體膜中，構成pn結的雜質(zhì)區(qū)域的至少一方以與形成在薄膜晶體管的半導體膜中的雜質(zhì)區(qū)域相同的濃度來包含n型或p型的雜質(zhì)。此外，構成pn結的雜質(zhì)區(qū)域的至少一方在與形成在薄膜晶體管的半導體膜中的雜質(zhì)區(qū)域相同的雜質(zhì)添加工序中被添加雜質(zhì)。因此，存儲單元和薄膜晶體管有可能具有薄層電阻值相同的雜質(zhì)區(qū)域。
注意，根據(jù)制造裝置的精度，在采用相同工序來形成的兩個雜質(zhì)區(qū)域中不可避免地產(chǎn)出濃度、濃度分布、電阻值的偏差。因此，在本發(fā)明中所指的在兩個雜質(zhì)區(qū)域中的濃度相同的情況包括如下除了濃度完全相同的情況以外，還包括因制造裝置而產(chǎn)生的誤差的范圍。此外，可以根據(jù)濃度分布(濃度輪廓)的峰值濃度來決定半導體膜的雜質(zhì)的濃度。
本發(fā)明的存儲器件適合于通過天線能夠非接觸地輸出/輸入數(shù)據(jù)的半導體器件的存儲部。在這種半導體器件中，為了非接觸地進行通訊，諧振電路連接到天線。諧振電路包括電容器?？梢酝ㄟ^使該電容器為MIS結構，來同時形成存儲單元的二極管、薄膜晶體管及電容器。因此，可以在相同的雜質(zhì)添加工序中制造存儲單元的雜質(zhì)區(qū)域和電容器的任何一個雜質(zhì)區(qū)域。
通過在存儲單元中提供有pn結，可以在制造時以外也將數(shù)據(jù)寫入到使用有機材料的存儲單元。因此，通過使用本發(fā)明的存儲器件，可以實現(xiàn)高附加價值的半導體器件如無線芯片的廉價化。
此外，本發(fā)明的存儲單元的pn結不僅可以與控制存儲單元的邏輯電路的薄膜晶體管同時形成，而且可以在薄膜晶體管的制造工序中不用追加特殊工序地進行制造。因此，可以直接使用用于制造薄膜晶體管的現(xiàn)有資產(chǎn)，這在工業(yè)上是非常有利的。


圖1A是表示存儲器件的一部分的截面結構的圖并是在圖1B中的x-x’的截面圖，圖1B是存儲單元MC的俯視圖，圖1C是圖1B的存儲單元的等效電路圖(實施方式1)；圖2A是表示用于說明存儲器件的制造方法的存儲器件的一部分的截面結構的圖，圖2B是表示用作說明存儲器件的制造方法的存儲單元的俯視結構的圖(實施方式1)，圖3A是表示用于說明存儲器件的制造方法的存儲器件的一部分的截面結構的圖，圖3B是表示用于說明存儲器件的制造方法的存儲單元的俯視結構的圖(實施方式1)；圖4A是表示用于說明存儲器件的制造方法的存儲器件的一部分的截面結構的圖，圖4B是表示用于說明存儲器件的制造方法的存儲單元的俯視結構的圖(實施方式1)；圖5A是表示用于說明存儲器件的制造方法的存儲器件的一部分的截面結構的圖，圖5B是表示用于說明存儲器件的制造方法的存儲單元的俯視結構的圖(實施方式1)；圖6A是表示用于說明存儲器件的制造方法的存儲器件的一部分的截面結構的圖，圖6B是表示用于說明存儲器件的制造方法的存儲單元的俯視結構的圖(實施方式1)；圖7A是表示用于說明存儲器件的制造方法的存儲器件的一部分的截面結構的圖，圖7B是表示用于說明存儲器件的制造方法的存儲單元的俯視結構的圖(實施方式1)；圖8A是表示用于說明存儲器件的制造方法的存儲器件的一部分的截面結構的圖，圖8B是表示用于說明存儲器件的制造方法的存儲單元的俯視結構的圖(實施方式1)；圖9A是表示用于說明存儲器件的制造方法的存儲器件的一部分的截面結構的圖，圖9B是表示用于說明存儲器件的制造方法的存儲單元的俯視結構的圖(實施方式1)；圖10A是表示用于說明存儲器件的制造方法的存儲器件的一部分的截面結構的圖，圖10B是表示用于說明存儲器件的制造方法的存儲單元的俯視結構的圖(實施方式1)；圖11是表示存儲器件的結構的方塊圖(實施方式1)；圖12是存儲單元陣列的等效電路圖(實施方式1)；圖13是表示存儲元件的截面結構的圖(實施方式1)；圖14A是表示存儲器件的一部分的截面結構的圖并是在圖14B中的x-x’的截面圖，圖14B是存儲單元MC的俯視圖，圖14C是圖14B的存儲單元的等效電路圖(實施方式2)；圖15A是表示用于說明存儲器件的制造方法的存儲器件的一部分的截面結構的圖，圖15B是表示用于說明存儲器件的制造方法的存儲單元的截面結構的圖(實施方式2)；圖16A是表示用于說明存儲器件的制造方法的存儲器件的一部分的截面結構的圖，圖16B是表示用于說明存儲器件的制造方法的存儲單元的截面結構的圖(實施方式2)；圖17A是表示用于說明存儲器件的制造方法的存儲器件的一部分的截面結構的圖，圖17B是表示用于說明存儲器件的制造方法的存儲單元的截面結構的圖(實施方式2)；圖18A是表示用于說明存儲器件的制造方法的存儲器件的一部分的截面結構的圖，圖18B是表示用于說明存儲器件的制造方法的存儲單元的截面結構的圖(實施方式2)；圖19A是表示用于說明存儲器件的制造方法的存儲器件的一部分的截面結構的圖，圖19B是表示用于說明存儲器件的制造方法的存儲單元的截面結構的圖(實施方式2)；圖20A是表示用于說明存儲器件的制造方法的存儲器件的一部分的截面結構的圖，圖20B是表示用于說明存儲器件的制造方法的存儲單元的截面結構的圖(實施方式2)；圖21A是表示用于說明存儲器件的制造方法的存儲器件的一部分的截面結構的圖，圖21B是表示用于說明存儲器件的制造方法的存儲單元的截面結構的圖(實施方式2)；圖22A至22C是表示本發(fā)明的存儲單元的設計實例的圖(實施方式4)；圖23是表示本發(fā)明的存儲單元的設計實例的圖(實施方式4)；圖24A是表示比較實例的存儲單元的尺寸的設計實例的圖，圖24B是使圖23為與圖24A相同的縮尺的俯視圖(實施方式4)；圖25是表示半導體器件的結構實例的方塊圖(實施例1)；圖26A是用于說明半導體器件的俯視結構的圖，圖26B是用于說明截面結構的圖(實施例1)；圖27是半導體器件的元件形成層的截面圖(實施例1)；圖28A至28E是用于說明半導體器件的元件形成層的制造工序的截面圖(實施例1)；圖29A至29D是用于說明半導體器件的元件形成層的制造工序的截面圖(實施例1)；圖30A至30D是用于說明半導體器件的元件形成層的制造工序的截面圖(實施例1)；圖31A至31D是用于說明半導體器件的元件形成層的制造工序的截面圖(實施例1)；圖32A至32C是用于說明半導體器件的元件形成層的制造工序的截面圖(實施例1)；圖33A至33F是用于說明半導體器件的使用方法的圖，圖33A是證書類的實例，圖33B是記錄媒體的實例，圖33C是包裝用的容器類的實例，圖33D是交通工具的實例，圖33E是個人用品的實例，圖33F是包裹運輸?shù)臉撕灥膶嵗?實施例2)。
具體實施例方式
下面，對于本發(fā)明的實施方式參照附圖給予說明。此外，相同要素使用相同的符號，并省略其重復說明。此外，本發(fā)明可以通過多種不同的方式來實施，所屬領域的普通人員很容易地了解一個事實就是其方式和詳細內(nèi)容可以被變換為各種各樣的形式，而不脫離本發(fā)明的宗旨及其范圍。因此，本發(fā)明不應該被解釋為僅限定在本實施方式所記載的內(nèi)容中。
實施方式1在本實施方式中，作為包括本發(fā)明的存儲元件的半導體器件，對于存儲器件進行說明。
圖11示出存儲器件的結構實例。存儲器件在襯底10上包括將存儲單元配置為矩陣狀態(tài)的存儲單元陣列11；包括譯碼器等的字線驅(qū)動電路12；以及包括譯碼器、選擇器、讀出電路及寫入電路等的位線驅(qū)動電路13。存儲單元陣列11配置有n行×m列的存儲單元。字線驅(qū)動電路12通過n條字線Wh(h＝1，2，...，n)連接到存儲單元陣列11，而位線驅(qū)動電路13通過m條位線Bk(k＝1，2，...，m)連接到存儲單元11。注意，圖11所示的存儲器件的結構只是一個實例，存儲器件還可以在襯底10上包括讀出放大器、輸出電路、緩沖器等的其他電路。通過控制字線驅(qū)動電路12及位線驅(qū)動電路13，將數(shù)據(jù)寫入到存儲單元陣列11中的任意的存儲元件ME，或者讀出寫入了的數(shù)據(jù)。
圖12示出配置在存儲單元陣列11的存儲單元MC的等效電路圖的一個實例。圖12記載有3行×3列的存儲單元MC。每個存儲單元MC包括存儲元件ME和串聯(lián)連接到存儲元件ME的二極管DI。存儲元件ME連接到位線Bk，而二極管DI連接到字線Wh。注意，在圖12中，二極管DI在從存儲元件ME向字線Wh的方向上連接，但是本實施方式不局限于此，也可以將二極管DI在從字線Wh向存儲元件ME的方向上連接。此外，位線B和字線W的關系可以互相調(diào)換。
圖13示出存儲元件ME的截面圖。存儲元件ME在一對導電膜21和導電膜22之間包括有機化合物層23。在存儲單元MC中，導電膜21、22的一方連接到位線B，而另一方連接到二極管DI。
使用于有機化合物層23的有機化合物是通過施加電壓使結晶狀態(tài)、導電性、形狀變化的有機化合物。有機化合物層23既可以為單層，又可以為多層，所述多層由層疊不同的有機化合物形成的層而形成。有機化合物層23除了有機化合物以外還可以包含無機材料。在一對導電膜21、22之間，除了有機化合物層23以外還可以提供半導體膜、絕緣層等。
有機化合物層23可以由具有空穴傳輸性或電子傳輸性的有機化合物形成。作為具有空穴傳輸性的有機化合物，可以舉出如下如2，7-二(N-咔唑基)-螺環(huán)-9，9′-二芴(縮寫SFDCz)、4，4′-雙[N-(1-萘基)-N-苯基氨基]聯(lián)苯(縮寫NPB)、4，4′-雙[N-(3-甲基苯基)-N-苯基-氨基]-聯(lián)苯(縮寫TPD)、4，4′，4″-三(N，N-二苯基-氨基)-三苯胺(縮寫TDATA)、4，4′，4″-三[N-(3-三甲基苯基)-N-苯基-氨基]-三苯胺(縮寫MTDATA)、4，4′-二(N-(4-(N，N-二-m-甲苯基氨基)苯基)-N-苯基氨基)聯(lián)苯(縮寫DNTPD)等的芳香胺類(即，具有苯環(huán)-氮氣鍵)的化合物以及如酞菁(縮寫H2PC)、酞菁銅(縮寫CuPC)、釩氧酞菁(縮寫VOPC)的酞菁化合物等。
如上所述，例示為具有空穴傳輸性的有機化合物的物質(zhì)主要是具有10-6cm2/Vs或更高至10-2cm2/Vs或更低的空穴遷移率的物質(zhì)。
作為具有電子傳輸性的有機化合物，可以使用由三(8-喹啉醇合)鋁(縮寫Alq)、三(4-甲基-8-喹啉醇合)鋁(縮寫Almq3)、雙(10-羥基苯并[h]-喹啉)鈹(縮寫B(tài)eBq2)、雙(2-甲基-8-喹啉醇合)-4-苯基苯酚-鋁(縮寫B(tài)Alq)等具有喹啉骨架或苯并喹啉骨架的金屬配合物等構成的材料。此外，除了上述材料以外還可以使用雙[2-(2-羥基苯基)苯并惡唑]鋅(縮寫ZN(BOX)2)、雙[2-(2-羥基苯基)苯并噻唑]鋅(縮寫ZN(BTZ)2)等的具有惡唑類、噻唑類配位體的金屬配合物等的材料。
再者，除了金屬配合物以外，作為具有電子傳輸性的有機化合物，可以舉出如下2-(4-聯(lián)苯基)-5-(4-tert-丁基苯基)-1，3，4-惡二唑(縮寫PBD)、1，3-雙[5-(p-tert-丁基苯基)-1，3，4-惡二唑-2-某基]苯(縮寫OXD-7)、3-(4-tert-丁基苯基)-4-苯基-5-(4-聯(lián)苯基)-1，2，4-三唑(縮寫TAZ)、3-(4-tert-丁基苯基)-4-(4-乙基苯基)-5-(4-聯(lián)苯)-1，2，4-三唑(縮寫p-EtTAZ)、紅菲繞啉(縮寫B(tài)Phen)、浴銅靈(縮寫B(tài)CP)等。例示為具有電子傳輸性的有機化合物的物質(zhì)主要是具有10-6cm2/Vs或更高至10-2cm2/Vs或更低的電子遷移率的物質(zhì)。
本實施方式的存儲器件在襯底10上使用薄膜晶體管(下面，縮寫為“TFT”)作為構成字線驅(qū)動電路12及位線驅(qū)動電路13的晶體管。在制造TFT的同時，在襯底10上還制造存儲單元MC的二極管DI。
圖1A示出本實施方式的存儲器件的示意性的截面結構。圖1A的左邊示出一個存儲單元MC的截面圖作為存儲單元11的一部分的截面圖。此外，圖1A的右邊示出存儲單元11以外的電路(字線驅(qū)動電路12及位線驅(qū)動電路13，以下，將這些電路記為“邏輯電路”。)的截面圖的一部分。因為將多個n溝道型TFT、p溝道型TFT使用于邏輯電路，使用n溝道型TFT和p溝道型TFT的截面圖來示出邏輯電路的截面的一部分。
圖1B示出存儲單元MC的俯視圖。圖1A的截面圖對應于圖1B的虛線x-x’截面。圖1C示出存儲單元MC的等效電路圖。
覆蓋襯底10的表面地形成有基底膜31?？梢允褂貌Ａбr底、石英襯底、硅襯底、金屬襯底、不銹鋼襯底作為襯底10。襯底10可以為與當制造存儲器件時使用的襯底不同的襯底，除了柔性襯底以外還可以使用由纖維材料構成的紙等。柔性襯底是指能夠卷繞、折彎的襯底，例如，可以舉出由聚碳酸酯、聚芳酯、聚醚砜等構成的塑料襯底等。此外，還可以使用薄膜(由聚丙烯、聚酯、乙烯基、聚氟化乙烯、氯乙烯等構成)。
可以根據(jù)使用的襯底來形成基底膜31。在使用玻璃襯底、柔性襯底、由纖維材料構成的襯底的情況下，優(yōu)選提供基底膜31，以便防止來自襯底的污染。然而當使用石英襯底時可以不形成基底膜31，這是因為沒有來自襯底的污染的問題的緣故。此外，當使用硅襯底、金屬襯底、不銹鋼襯底時，基底膜31起到使TFT成為SOI結構的絕緣層的作用。使用由選自氧化硅、氮化硅、氮氧化硅(SiOxNy)、類金剛石碳、氮化鋁(AlN)等中的材料構成的單層膜或多層膜來形成基底膜31?？梢圆捎肅VD法及濺射法形成這些膜。
在基底膜31上形成有半導體膜32、33、34。半導體膜32是存儲單元MC的二極管的半導體膜，其中形成有導電型不同的兩個雜質(zhì)區(qū)域32p、32n。在本實施方式中，雜質(zhì)區(qū)域32p為p型雜質(zhì)區(qū)域，而雜質(zhì)區(qū)域32n為n型雜質(zhì)區(qū)域。因為p型雜質(zhì)區(qū)域32p和n型雜質(zhì)區(qū)域32n在半導體膜32中形成pn結，所以半導體膜32起到pn結型二極管的作用。
半導體膜33、34分別是p溝道型TFT、n溝道型TFT的半導體膜。在半導體膜33中形成有兩個p型高濃度雜質(zhì)區(qū)域33a、33b、以及溝道形成區(qū)域33c。在半導體膜34中形成有兩個n型高濃度雜質(zhì)區(qū)域34a、34b、以及溝道形成區(qū)域34c。p型高濃度雜質(zhì)區(qū)域33a、33b、n型高濃度雜質(zhì)區(qū)域34a、34b分別是用作晶體管的源極或漏極的區(qū)域。
如下所述那樣，二極管的p型雜質(zhì)區(qū)域32p和p溝道型TFT的p型高濃度雜質(zhì)區(qū)域33a、33b的添加賦予p型的導電型的雜質(zhì)(以下，稱為“p型雜質(zhì)”)的工序相同。因此，p型雜質(zhì)區(qū)域32p的p型雜質(zhì)的濃度與p型高濃度雜質(zhì)區(qū)域33a、33b的p型雜質(zhì)的濃度相同。另外，關于n型雜質(zhì)的濃度，p型雜質(zhì)區(qū)域32p的n型雜質(zhì)的濃度高于p型高濃度區(qū)域33a、33b的n型雜質(zhì)的濃度，而與n型雜質(zhì)區(qū)域32n相同。這是因為在將n型雜質(zhì)添加到n型雜質(zhì)區(qū)域32n的工序中，p型雜質(zhì)區(qū)域32p也添加有n型雜質(zhì)的緣故。
覆蓋半導體膜32至34地形成有絕緣膜35。絕緣膜35起到TFT的柵絕緣膜的作用。因此，絕緣膜35可以不形成在存儲單元部分。在邏輯電路中，在半導體膜33、34上中間夾絕緣膜35提供有第一導電膜37、38。第一導電膜37、38起到TFT的柵電極或柵布線的作用。
覆蓋半導體膜32至34、第一導電膜37、38地形成有第一層間絕緣膜39。在第一層間絕緣膜39上形成有第二導電膜46至51。第二導電膜46是字線W，該字線W在形成在絕緣膜35及第一層間絕緣膜39中的接觸孔40中連接到p型雜質(zhì)區(qū)域32p。第二導電膜47是用于將二極管DI連接到存儲元件的電極，并且在形成在絕緣膜35以及第一層間絕緣膜39中的接觸孔41中連接到半導體膜32的n型雜質(zhì)區(qū)域32n。第二導電膜48至51在形成在絕緣膜35及第一層間絕緣膜39中的接觸孔中分別緊連到TFT的高濃度雜質(zhì)區(qū)域33a、33b、34a、34b。第二導電膜48至51是在邏輯電路中成為布線、電極的導電膜。
在第二導電膜46至51上形成有第二層間絕緣膜53。在存儲單元MC中，第二層間絕緣膜53上形成有第三導電膜55。第三導電膜55構成存儲元件的一方的導電膜(電極)且在每個存儲單元MC中分別形成。第三導電膜55在形成在第二層間絕緣膜53的接觸孔54中緊連到第二導電膜47。半導體膜32(二極管DI)由第二導電膜47串聯(lián)連接到存儲元件ME。
在第三導電膜55上形成有第三層間絕緣膜56。在邏輯電路中也形成有第三層間絕緣膜56。在存儲單元MC中，第三層間絕緣膜56中形成有開口部57，以便形成存儲元件ME。
在存儲單元MC中，在第三層間絕緣膜56上形成有有機化合物層58。將有機化合物層58整體地形成，而不是在每個存儲單元MC中分別形成，即在存儲單元陣列中連續(xù)地形成且構成一個層。
在存儲單元MC中，在有機化合物層58上形成有第四導電膜59。第四導電膜59相當于位線B。第四導電膜59在每個列(位線方向)中整體地，即連續(xù)地形成且以存儲單元陣列為單元形成為條形、線形。通過在第三層間絕緣膜56的開口部57上層疊第三導電膜55、有機化合物層58、第四導電膜59，形成存儲元件ME。此外，在邏輯電路中也可以形成由第四導電膜59構成的電極及布線。
存儲單元MC的二極管與構成邏輯電路的TFT在相同的絕緣表面上(在本實施方式中為基底膜31上)同時被制造。以下，參照圖2A至圖10B說明圖1A和1B所示的存儲器件的制造方法。注意，與圖1A和1B相同，在圖2A至圖10B中的A示出存儲器件的截面圖，而B示出存儲單元MC的俯視圖。
如圖2A所示，覆蓋襯底10的表面地形成基底膜31。在基底膜31上形成結晶半導體膜，在結晶半導體膜上形成抗蝕劑，并且通過蝕刻形成半導體膜32至34(圖2B)。因為要在邏輯電路中形成電場效應遷移率高的TFT，所以在基底膜31上形成結晶半導體膜。
半導體膜32至34由硅、鍺、硅和鍺的化合物(硅鍺)構成。為了形成結晶半導體膜，形成非晶半導體膜且對非晶半導體膜賦予光能及熱能來使非晶半導體膜晶化。
為了形成非晶硅，可以使用以氫氣對硅烷(SiH4)氣體進行稀釋的原料氣體并采用CVD法形成非晶硅膜。此外，也可以使用由硅構成的靶子并采用濺射法來形成非晶硅。為了形成非晶鍺，可以使用以氫氣對鍺烷(GeH4)氣體進行稀釋的原料氣體并采用CVD法來形成非晶鍺膜。此外，也可以使用由鍺構成的靶子并采用濺射法來形成非晶鍺膜。為了形成非晶硅鍺，以預定的比率混合硅烷(SiH4)氣體和鍺烷(GeH4)氣體，可以使用以氫氣進行稀釋的原料氣體并采用CVD法形成非晶硅鍺膜。此外，也可以使用硅和鍺的兩個靶子并采用濺射法形成非晶硅鍺膜。在采用CVD法形成非晶半導體膜的情況下，可以使用SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等作為原料氣體。此外，除了氫氣氣體以外，也可以將氦氣氣體、氟氣氣體、Ar、Kr、Ne等的稀有氣體添加到原料氣體。
此外，可以通過使用上述原料氣體并采用等離子體CVD法，在基底膜31上直接形成結晶半導體膜。
作為使非晶半導體膜晶化的方法，可以舉出如下方法照射激光束的方法；照射紅外線等的方法；使用電爐進行加熱的方法；添加促進半導體的晶化的元素并進行加熱來晶化的方法等。
作為用于晶化的激光器，可以使用連續(xù)振蕩激光器(CW激光器)、脈沖振蕩激光器(脈沖激光器)的任何一種。例如，作為優(yōu)選用于晶化的激光器，可以舉出氣體激光器如Ar激光器、Kr激光器、受激準分子激光器等。此外，作為優(yōu)選用于晶化的固體激光器，例如可以舉出如下激光器將以添加有Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta中的一種或多種作為摻雜物的YAG、YVO、YAlO3、GdVO4的單晶或多晶(陶瓷)用作介質(zhì)的激光器；玻璃激光器；紅寶石激光器；變石激光器；Ti藍寶石激光器等。此外，還可以使用銅蒸汽激光器及金蒸汽激光器。除了從這種激光器振蕩的激光束的基波以外，還可以照射基波的第二至第四高次諧波的激光束。例如，可以使用Nd:YVO4激光束(基波1064nm)的第二高次諧波(532nm)或第三高次諧波(355nm)。激光束的能密度需要為0.01MW/cm2至100MW/cm2左右，優(yōu)選需要為0.1MW/cm2至10MW/cm2左右。激光束的掃描速度為10cm/sec至2000cm/sec左右。
將上述結晶用作介質(zhì)的固體激光器、Ar離子體激光器、以及Ti藍寶石激光器可以連續(xù)地振蕩。這種激光器可以通過進行Q開關工作及模式同步等，以10MHz或更高的振蕩頻率來進行脈沖振蕩。當以10MHz或更高的振蕩頻率使激光束振蕩時，在半導體膜從被激光束熔化到固化的期間內(nèi)，下一個脈沖照射到半導體膜上。與使用低振蕩頻率的脈沖激光器的情況不同，因為通過掃描激光束可以使由照射激光束來產(chǎn)生出的固液界面連續(xù)地移動，所以能夠獲得沿著掃描方向成長得長的晶粒。
此外，可以通過照射紅外光、可見光或紫外光，使非晶半導體膜晶化。在此情況下，可以使用紅外光、可見光或紫外光的任何一種或這些光的組合。典型地使用從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈射出的光。使燈光源點燈1秒至60秒，優(yōu)選點燈30秒至60秒，并且反復該點燈一次至十次，優(yōu)選反復兩次至六次。雖然燈光源的發(fā)光強度是任意的，但是要將燈光源的發(fā)光強度設定為能使半導體膜瞬間地被加熱到600℃至1000℃左右。
當使非晶硅膜晶化時，使用促進非晶半導體膜的晶化的元素進行晶化的方法是優(yōu)選的?？梢酝ㄟ^對非晶硅膜引入促進晶化的元素并進行激光束的照射或500℃至600℃的加熱處理，以做出在晶界中的晶粒的連續(xù)性高的結晶硅。作為促進硅的晶化的元素，可以使用如下元素選自鐵(Fe)、鎳(Ni)、鈷(Co)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)、鉑(Pt)、銅(Cu)、金(Au)中的一種或多種的元素。
將這種元素引入到非晶硅的方法只要是使元素在非晶硅的表面上或其內(nèi)部存在的方法，就并沒有特別的限定。例如，可以采用濺射法、CVD法、等離子體處理法(包括等離子體CVD法)、吸附法、涂敷金屬鹽溶液的方法。在上述方法中，使用溶液的方法簡單方便，并且容易調(diào)節(jié)引入到非晶硅的元素的濃度。當涂敷溶液時，優(yōu)選改善非晶硅表面的可濕性，以便將溶液擴展到非晶硅的整個表面上。當改善可濕性時，優(yōu)選通過在氧氣氣氛中的UV光照射、熱氧化法、使用包含羥基的臭氧水或過氧化氫的處理等，在非晶硅表面上形成10nm或更薄的非常薄的氧化膜。
因為用于晶化的元素使晶體管及二極管的特性退化，所以在晶化了之后優(yōu)選從硅膜除去引入了的元素。以下說明其方法。
首先，通過使用含臭氧水溶液(典型的是臭氧水)對結晶硅膜的表面進行處理，在結晶半導體膜的表面上形成由氧化膜(被稱為化學氧化物)構成的阻擋層，該阻擋層的厚度為1nm至10nm。在后面的選擇性地只除去吸雜層的工序中，阻擋層起到蝕刻停止層的作用。
接著，在阻擋層上形成包含稀有氣體元素的吸雜層作為吸雜位置。在此，通過CVD法或濺射法，形成包含稀有氣體元素的半導體膜作為吸雜層。當形成吸雜層時，適當?shù)卣{(diào)節(jié)濺射條件，以使稀有元素被添加到吸雜層。作為稀有氣體元素，可以使用選自氦(He)、氖(Ne)、氬(Ar)、氪(Kr)、氙(Xe)中的一種或多種元素。注意，在使用包含作為雜質(zhì)元素的磷的原料氣體的情況或使用包含磷的靶子來形成吸雜層的情況下，除了使用稀有氣體元素來吸雜以外，還可以利用磷的庫侖力進行吸雜。此外，當進行吸雜時，因為金屬元素(例如鎳)具有移動到氧氣濃度高的區(qū)域中的傾向，所以包含在吸雜層的氧氣濃度優(yōu)選例如為5×1018atoms/cm3或更高。
接著，對結晶硅膜、阻擋層及吸雜層進行熱處理(例如加熱處理或照射強光的處理)以進行對引入了的元素(例如鎳)的吸雜，從而從結晶硅膜除去元素以使其濃度降低。
在形成結晶半導體膜之后，將結晶半導體膜加工為預定的形狀來形成二極管的半導體膜32、TFT的半導體膜33、34。接下來，如圖2A所示那樣，在襯底10的表面上形成絕緣膜35。絕緣膜35是構成TFT的柵絕緣膜的膜。絕緣膜35由氧化硅、氮氧化硅(SiOxNy)的單層膜、多層膜構成，其厚度為10nm或更厚至60nm或更薄?？梢圆捎肅VD法或濺射法來形成這種絕緣膜。
在絕緣膜35上形成導電膜。通過光刻法在形成了的導電膜上形成由抗蝕劑構成的掩模。通過使用掩模來對導電膜進行蝕刻，形成用作TFT的柵電極、柵布線的第一導電膜37、38(參照圖3A)。注意，根據(jù)需要，在形成第一導電膜37、38之前，為了控制TFT的閾值電壓而進行如下工序，即將在n型的雜質(zhì)、p型的雜質(zhì)中的一方或雙方添加到半導體膜33、34。
第一導電膜37、38可以是單層的導電膜或多層的導電膜。作為構成第一導電膜37、38的導電膜，可以使用如下膜，即由選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)中的金屬、以選自這些元素中的元素為主要成分的合金(例如，Al和Ti的合金)、這些元素的氮化物構成的膜。例如，可以使用第一層是鉭的氮化物(TaN)、而第二層是鎢(W)的多層膜來形成第一導電膜37、38。可以采用濺射法、氣相沉積法、CVD法等來形成這些導電膜。
接著，如圖3A所示那樣，形成覆蓋TFT的半導體膜33、34的抗蝕劑R1，以便將n型雜質(zhì)只添加到二極管的半導體膜32。將賦予n型導電性的雜質(zhì)(下面，稱為“n型雜質(zhì)”)添加到半導體膜32的整體中，以便形成二極管的n型雜質(zhì)區(qū)域?？梢允褂昧?P)、砷(As)作為n型雜質(zhì)。可以采用離子摻雜法、離子注入法等作為添加方法。通過上述工序，半導體膜32整體成為n型雜質(zhì)區(qū)域61(參照圖3A及圖3B)。由上述工序決定在半導體膜32中最后形成的n型雜質(zhì)區(qū)域32n的n型雜質(zhì)的濃度。n型雜質(zhì)區(qū)域61的n型雜質(zhì)的濃度可以為1×1018atoms/cm3或更高，其最高限度可以為5×1021atoms/cm3左右。注意，也可以在形成第一導電膜37、38之前形成n型雜質(zhì)區(qū)域61。
接著，在半導體膜32、33中形成p型的雜質(zhì)區(qū)域。如圖4A和4B所示，通過光刻法形成部分地覆蓋半導體膜32的抗蝕劑R2、覆蓋半導體膜34整體的抗蝕劑R3。抗蝕劑R2覆蓋成為n型雜質(zhì)區(qū)域32n的部分。將p型雜質(zhì)添加到半導體膜32、33。使用硼(B)作為p型雜質(zhì)。與n型雜質(zhì)同樣，可以采用離子摻雜法、離子注入法等作為p型雜質(zhì)的添加方法。
通過添加p型雜質(zhì)，在p溝道型TFT的半導體膜33中，第一導電膜37起到掩模的作用，而p型高濃度雜質(zhì)區(qū)域33a、33b自動調(diào)準(self-aligning)地形成。同時，沒有添加有p型雜質(zhì)的區(qū)域自動調(diào)準地確定作為溝道形成區(qū)域33c。在存儲單元MC的半導體膜32中，由抗蝕劑R2規(guī)定的區(qū)域中選擇性地添加有p型雜質(zhì)，以形成p型雜質(zhì)區(qū)域32p。由抗蝕劑R2覆蓋了的部分成為n型雜質(zhì)區(qū)域32(參照圖4A和4B)。
p型雜質(zhì)區(qū)域32p的p型雜質(zhì)的濃度可以為1×1018atoms/cm3或更高，可以為1×1018atoms/cm3或更高至5×1021atoms/cm3或更低。注意，因為預先使半導體膜32成為n型雜質(zhì)區(qū)域61，所以添加比預先添加了的n型雜質(zhì)多的p型雜質(zhì)，以使p型雜質(zhì)區(qū)域32p顯示p型的導電性。因此，p型雜質(zhì)區(qū)域32p的p型雜質(zhì)的濃度為n型雜質(zhì)區(qū)域61(n型雜質(zhì)區(qū)域32n)的n型雜質(zhì)的濃度的1.3倍或更高，更優(yōu)選地為2倍或更高。
在本實施方式中，因為在存儲單元MC和邏輯電路中，在相同的雜質(zhì)添加工序中形成p型雜質(zhì)區(qū)域，所以在存儲單元和邏輯電路的p型雜質(zhì)區(qū)域中p型雜質(zhì)區(qū)域的濃度或濃度梯度相同。而另一方的n型雜質(zhì)的濃度不同，存儲單元MC的p型雜質(zhì)區(qū)域32p的n型雜質(zhì)濃度高于邏輯電路的p型高濃度雜質(zhì)區(qū)域33a、33b的n型雜質(zhì)濃度。
如本實施方式那樣，通過添加雜質(zhì)以使二極管的半導體膜32整體預先顯示出一方的導電型，然后選擇性地添加賦予相反的導電型的雜質(zhì)，而在半導體膜32中更確實地形成pn結。
在除去抗蝕劑R2、R3之后，如圖5A和5B所示那樣，通過光刻法重新形成覆蓋半導體膜32、33整體的抗蝕劑R4、R5。而且，將n型雜質(zhì)添加到半導體膜34中。第一導電膜38成為掩模，而在半導體膜34中n型高濃度雜質(zhì)區(qū)域34a、34b自動調(diào)準地形成。同時，沒有添加有n型雜質(zhì)的區(qū)域自動調(diào)準地形成溝道形成區(qū)域34c。n型高濃度雜質(zhì)區(qū)域34a、34b是用作TFT的源區(qū)域或漏區(qū)域的區(qū)域。
在除去抗蝕劑R4、R5之后，通過對半導體膜32至34進行加熱處理或激光照射，使添加到半導體膜32至34的n型雜質(zhì)及p型雜質(zhì)激活。
本發(fā)明的特征在于如下為了當進行在邏輯電路的半導體膜中形成雜質(zhì)區(qū)域的一系列工序時在存儲單元的半導體膜中形成pn結，在一個半導體膜中形成p型雜質(zhì)區(qū)域32p和n型雜質(zhì)區(qū)域32n并將p型雜質(zhì)區(qū)域32p和n型雜質(zhì)區(qū)域32n在相同的絕緣表面上彼此排列，而不采用層疊p型半導體膜和n型半導體膜的雙層結構。結果，存儲單元MC(半導體膜32)的pn結合面與薄膜晶體管的溝道形成區(qū)域和雜質(zhì)區(qū)域的結合面平行地形成。
在襯底10的整個表面上形成第一層間絕緣膜39(參照圖6A和6B)。可以使用無機絕緣膜如氧化硅、氮化硅或氧氮化硅(SiOxNy)等作為第一層間絕緣膜39。此外，還可以使用有機樹脂膜如聚酰亞胺樹脂、丙烯樹脂等、包含硅氧烷的膜。有機樹脂既可以具有感光性，又可以具有非感光性。注意，硅氧烷是由硅(Si)和氧氣(O)的鍵構成其骨架結構的材料，使用有機基(例如烷基、芳基)作為取代基。此外，取代基可以包含氟基團。第一層間絕緣膜39可以采用由這些絕緣材料構成的單層結構或多層結構。例如，第一層可以為由氮化硅構成的無機絕緣材料，而第二層可以為聚酰亞胺等的有機樹脂膜。
采用光刻法形成抗蝕劑并使用抗蝕劑對第一層間絕緣膜39和絕緣膜35進行蝕刻，以如圖6A所示那樣形成達到各個雜質(zhì)區(qū)域32p、32n、33a、33b、34a、34b的接觸孔40至45。
在第一層間絕緣膜39上形成導電膜。將該導電膜通過光刻法和蝕刻法加工為預定的形狀，以如圖7A和7B所示那樣，形成第二導電膜46至51。第二導電膜46至51可以使用與第一導電膜37、38相同的材料來形成。在存儲單元MC中，第二導電膜46成為字線W。一個第二導電膜46在同一行的多個存儲單元MC中整體形成，以構成一條字線W。另一方，第二導電膜47在每個存儲單元MC中分別形成。
如圖8A和8B所示那樣，在襯底10的整個表面上形成第二層間絕緣膜53。此外，在第二層間絕緣膜53中，在每個存儲單元中分別形成達到第二導電膜47的接觸孔54。可以使用與第一導電膜39相同的絕緣膜的單層膜、多層膜作為第二導電膜53。當將感光樹脂用于第一層間絕緣膜39時，可以通過涂敷未固化樹脂，使用預定的掩模來感光，顯影并焙燒，以形成具有接觸孔54的樹脂膜。在采用非感光樹脂，并以CVD法、濺射法等的形成膜的方法來形成絕緣膜的情況下，在形成絕緣膜之后，可以通過光刻法及蝕刻法來形成接觸孔54。
接著，通過濺射法、氣相沉積法來在第二層間絕緣膜53上形成導電膜，并且通過光刻法、蝕刻法來將該導電膜加工為預定的形狀，以如圖9A和9B所示那樣形成第三導電膜55。第三導電膜55在每個存儲單元中分別形成。可以采用與第一、第二導電膜相同的材料和方法來形成第三導電膜55。此外，在邏輯電路中也可以由第三導電膜形成電極、布線等。
如圖10A所示那樣，在襯底10的整個表面上形成第三絕緣膜56。如圖10A和10B所示那樣，在第三層間絕緣膜56的每個存儲單元MC中形成有達到第三導電膜55的開口部57。第三層間絕緣膜56及開口部57的形成方法與第二層間絕緣膜53及接觸孔54相同?？梢酝ㄟ^提供第三層間絕緣膜56，防止相鄰的存儲單元MC之間產(chǎn)生的電場的影響。此外，通過覆蓋成為存儲元件的一方的電極的第三導電膜55和第二導電膜47的連接部分(接觸孔54)形成的臺階地提供第三層間絕緣膜56，可以防止后面形成的有機化合物層58的臺階狀。形成有開口部57的第三層間絕緣膜56的側面相對于第三導電膜55的表面優(yōu)選具有10°或更大至60°或更小的傾斜角度，優(yōu)選具有25 °或更大至45°或更小的傾斜角度，更優(yōu)選其側面彎曲，以便使有機化合物層58的臺階覆蓋性良好。
如圖1A所示那樣，在存儲單元MC中的第三層間絕緣膜56和導電膜55的露出了的部分上形成有機化合物層58。因為在有機化合物層58中的用作存儲元件ME的部分被開口部57規(guī)定，所以不需要在每個單元中分別形成有機化合物層58。在本實施方式中，有機化合物層58在存儲單元陣列中整體形成，并且作為一個膜而形成。注意，也可以在每個列、每個行中分別形成有機化合物層58。
可以采用液滴噴出法、旋轉(zhuǎn)涂敷法、氣相沉積法等形成有機化合物層58。根據(jù)使用的有機材料等的條件采用如下方法形成有機化合物層58當形成有機化合物層時，將有機化合物層形成為所希望的形狀；在形成有機化合物層之后，將有機化合物層加工為所希望的形狀。在使用的有機化合物層不耐熱、化學作用的情況下，優(yōu)選當形成有機化合物層時將有機化合物層形成為所希望的形狀。作為上述方法的實例，舉出如下方法使用金屬掩模，當形成有機化合物層時，將有機化合物層形成為所希望的形狀；不使用金屬掩模，通過液滴噴出法，當形成有機化合物層時將有機化合物層描畫為所希望的形狀。
金屬掩模是指以所希望的形狀來開孔的金屬板，可以通過當氣相沉積有機化合物時在材料和襯底之間配置該金屬板，以制造具有該金屬掩模形狀的膜。液滴噴出法是指如噴墨法、分配器法等噴出液滴來形成圖案的方式的總稱。液滴噴出法具有不浪費材料的優(yōu)點。
當有機化合物較耐熱、化學作用時，可以在形成有機化合物的膜之后將有機化合物的膜加工為預定的形狀。例如舉出如下方法在采用氣相沉積法、旋轉(zhuǎn)涂敷法等形成有機化合物的膜之后，通過光刻法將機化合物的膜加工為所希望的形狀。通過旋轉(zhuǎn)涂敷法可以非常容易形成膜，此是其優(yōu)點。
如圖1A和1B所示那樣，在形成有機化合物層58之后，形成成為位線B的第四導電膜59?？梢允褂门c第一導電膜、第二導電膜相同的材料形成構成第四導電膜59的導電膜。作為第四導電膜59的形成方法，優(yōu)選采用不損壞下層的有機化合物層58的方法，尤其優(yōu)選采用氣相沉積法。通過使用金屬掩模，采用氣相沉積法來將被加工為預定的形狀的第四導電膜59直接形成在有機化合物層58上。第四導電膜59構成一條的位線B，在每個存儲單元陣列的列中整體形成。就是說，第四導電膜59的形狀為條形或線形。
通過上述工序，可以制造使用有機化合物的存儲器件。通過在存儲單元MC中提供二極管作為開關元件，在制造時以外也可以將數(shù)據(jù)寫入到存儲單元陣列。
此外，通過在與TFT的半導體膜(激活層)同一的層中同時形成存儲單元MC的二極管的半導體膜，可以在同一襯底上同時制造存儲單元陣列和控制存儲單元陣列的電路(邏輯電路)。此外，當制造二極管時不需要在TFT制造工序中進行特殊改變及追加，因此不需要特殊原料和工序。所以，可以使用現(xiàn)有的薄膜晶體管的制造設備、制造材料來制造本發(fā)明的存儲器件，而不需要另外的設備投資。
在本實施方式中，雖然將半導體膜32的p型雜質(zhì)區(qū)域32p連接到字線，但是可以將n型雜質(zhì)區(qū)域32n連接到字線。此外，雖然先將n型雜質(zhì)添加到半導體膜32中，但是也可以先添加p型雜質(zhì)。在此情況下，當將n型雜質(zhì)添加到半導體膜34時(圖4A所示的工序)，可以將n型雜質(zhì)添加到半導體膜32。
此外，在本實施方式中示出了如下實例，即在不同的雜質(zhì)添加工序中制造n型雜質(zhì)區(qū)域32n和n溝道型TFT的n型高濃度雜質(zhì)區(qū)域34a、34b。但是，也可以與p型雜質(zhì)區(qū)域32p相同地，在與n溝道型TFT的n型高濃度雜質(zhì)區(qū)域34a、34b相同的添加工序中制造n型雜質(zhì)區(qū)域32n和n溝道型TFT的n型高濃度雜質(zhì)區(qū)域34a、34b。
在此情況下，省略圖3A所示的n型雜質(zhì)區(qū)域61的形成工序。而且，在圖5A所示的工序中，將n型雜質(zhì)添加到半導體膜32、34，使半導體膜32整體成為n型雜質(zhì)區(qū)域，并且在半導體膜34中形成n型高濃度雜質(zhì)區(qū)域33a、33b，而不形成抗蝕劑R4。再者，如圖4A所示那樣，形成抗蝕劑R2、R3，將p型雜質(zhì)添加到半導體膜32、33，并且形成p型雜質(zhì)區(qū)域32p、p型高濃度雜質(zhì)區(qū)域33a、33b。
實施方式2圖14A至14C示出本實施方式的存儲器件的一部分。圖14的示出方法與圖1相同。圖14A示出存儲器件的截面圖的一部分，圖14B示出存儲單元MC的俯視圖，而14C示出存儲單元的等效電路圖。在本實施方式中，將實施方式1的第二導電膜46、47改變?yōu)榈谝粚щ娔?6、第二導電膜77。其他與實施方式1相同。
如圖14A至圖14C所示那樣，在本實施方式中將字線W改變?yōu)樾纬稍谂c第一導電膜37、38相同的層上的第一導電膜76。此外，字線W(第一導電膜76)連接到n型雜質(zhì)區(qū)域32n，而第二導電膜77連接到p型雜質(zhì)區(qū)域32p。
下面，參照圖14A至21B說明本實施方式的存儲器件的制造方法。與實施方式1相同，在襯底10上同時制造存儲單元陣列和邏輯電路。注意，與圖14A及14B相同，在圖15A至圖21B中的圖A分別示出存儲器件的截面的一部分，而圖B分別示出存儲單元MC的俯視圖。
首先，通過進行與實施方式1相同的工序，如圖2A所示那樣在襯底10上形成基底膜31。在基底膜31上，形成二極管的半導體膜32、p溝道型TFT的半導體膜33、n溝道型TFT的半導體膜34。
如圖15A及15B所示那樣，在形成第一導電膜之前，使半導體膜32整體成為n型雜質(zhì)。如圖15所示那樣，形成覆蓋半導體膜33、34的抗蝕劑R11，將n型雜質(zhì)添加到半導體膜32，以形成n型雜質(zhì)區(qū)域71。
除去抗蝕劑R11，如圖16A及16B所示那樣，在絕緣膜35上形成第一導電膜76、37、38。將第一導電膜76形成為覆蓋成為n型雜質(zhì)區(qū)域32n的部分的形狀，以便使第一導電膜76在下述p型雜質(zhì)添加工序中起到掩模的作用。此外，第一導電膜76構成一條字線并在存儲單元陣列的每個列中分別形成一條字線。
接著，形成覆蓋半導體膜34的抗蝕劑R12，將p型雜質(zhì)添加到半導體膜32、33。在半導體膜32中，當?shù)谝粚щ娔び米餮谀碜詣诱{(diào)準地形成p型雜質(zhì)區(qū)域32p的同時，確定n型雜質(zhì)區(qū)域32n。此外，第一導電膜37用作掩模來也在半導體膜33中自動調(diào)準地形成p型高濃度雜質(zhì)區(qū)域33a、33b、溝道形成區(qū)域33c。
除去抗蝕劑R12。如圖17A及17B所示那樣，形成覆蓋半導體膜32的抗蝕劑R13、覆蓋半導體膜33的抗蝕劑R14。在半導體膜34中添加n型雜質(zhì)。在半導體膜34中，使用第一導電膜38作為掩模來自動調(diào)準地形成n型高濃度雜質(zhì)區(qū)域34a、34b、溝道形成區(qū)域34c。
如圖18A及圖18B所示那樣，形成第一層間絕緣膜39。當在第一層間絕緣膜39中形成接觸孔之后，形成第二導電膜77、48至51。在每個存儲單元中分別形成一個第二導電膜77。
如圖19A及19B所示那樣，形成具有達到第一導電膜77的接觸孔54的第二層間絕緣膜53。如圖20A及20B所示那樣，形成第三導電膜55。在每個存儲單元中分別形成一個第三導電膜55。如圖21A及21B所示那樣，形成具有開口部57的第三層間絕緣膜56。如圖14A及14B所示那樣，形成有機化合物層58、成為位線的第四導電膜59。通過上述工序，在襯底10上同時制造存儲單元陣列和邏輯電路。
實施方式3在本實施方式中，對實施方式1、2所示的存儲器件的數(shù)據(jù)寫入及數(shù)據(jù)讀出的方法進行說明。
參照圖11和圖12說明當進行數(shù)據(jù)寫入時的工作。通過對存儲元件ME的有機化合物層給予電作用，進行數(shù)據(jù)寫入。在本實施方式中說明如下實例通過利用如下情況，即對有機化合物層施加電壓以使電阻值變低，以進行數(shù)據(jù)寫入。將存儲單元的起始狀態(tài)(有機化合物層的電阻值高的狀態(tài))設為數(shù)據(jù)“0”，并將有機化合物層的電阻值變低的狀態(tài)設為“1”。
假設將數(shù)據(jù)“1”寫入到配置在(Wh、Bk)的存儲單元MC。由字線驅(qū)動電路12及位線驅(qū)動電路13選擇存儲單元MC。由字線驅(qū)動電路12將預定的電壓V2施加到連接到存儲單元MC的字線Wh。此外，在位線驅(qū)動電路13中，選擇連接到存儲單元MC的位線Bk并將選擇了的位線Bk連接到寫入電路。而且，從寫入電路將寫入電壓V1輸出到選擇了的位線Bk中。像這樣，在構成存儲元件ME的一對導電膜之間施加寫入電壓Vw＝V1-V2。通過適當?shù)剡x擇電壓Vw，提供在一對導電膜之間的有機化合物層發(fā)生物理或電氣變化，以減少其電阻值。因此進行數(shù)據(jù)“1”的寫入。
使處于數(shù)據(jù)“1”狀態(tài)的第一導電膜和第二導電膜之間的電阻大幅度地小于起始狀態(tài)(數(shù)據(jù)“0”的狀態(tài))地決定各個電壓V1、V2、Vw。例如可以設為V1＝0V、5V≤V2≤15V。此外，在二極管的方向與圖12相反的情況下，可以設為3V≤V1≤5V、-12V≤V2≤-2V。此外，根據(jù)二極管的方向，電壓Vw可以被設為5V≤Vw≤15V或-5V≤Vw≤-15V。
可以通過將預定的電壓(例如(V1+V2)/2)施加到非選擇的字線及非選擇的位線，以控制得不將數(shù)據(jù)“1”寫入到非選擇的存儲單元MC。就是說，在制造時以外也可以將數(shù)據(jù)寫入到存儲單元MC中。此外，由于二極管串聯(lián)連接到存儲元件ME，因此寫入數(shù)據(jù)的存儲元件ME的選擇性優(yōu)良。
在將數(shù)據(jù)“0”寫入到存儲單元MC時，對存儲單元MC不給予電作用即可。作為電路的工作，例如與寫入“1”的情況相同由字線驅(qū)動電路12及位線驅(qū)動電路13進行預定的字線Wh、位線Bk的選擇。在位線驅(qū)動電路13中，將從寫入電路輸出到位線Bk的電位設定為與被選擇了的字線Wh的電位或非選擇字線的電位相同的程度，并且將不使存儲元件ME的電阻值改變的程度的電壓(例如，-5V或更高至5V或更低)施加到構成存儲元件ME的第一導電膜和第二導電膜之間。在讀出存儲單元MC的數(shù)據(jù)的情況下，由字線驅(qū)動電路12選擇行。另外，在位線驅(qū)動電路13中，由選擇器選擇列，被選擇了的列的位線連接到讀出電路。由于二極管串聯(lián)連接到存儲元件ME，從而可以選擇任意的存儲元件ME并從該存儲元件ME讀出數(shù)據(jù)。而且，可以通過從在被選擇了的列的位線中流過的電流值檢測在存儲單元MC中流過的電流值，來判斷寫入到存儲單元MC中的數(shù)據(jù)是“0”或“1”。
實施方式4可以通過如實施方式1及2所示那樣在存儲單元MC中提供二極管，實現(xiàn)高集成化。在本實施方式中說明如下情況，即通過對提供有TFT的存儲單元的尺寸與提供有本發(fā)明的二極管的存儲單元的尺寸進行比較，說明根據(jù)本發(fā)明可以實現(xiàn)存儲器件的高集成化。
參照圖22A至圖23說明存儲單元的設計實例。圖22A至圖23所示的值是考慮到制造裝置的余地來設計的值。將用于對準襯底位置的余地(對準余地)設定為1μm，而將曝光裝置的余地設定為3μm。假設曝光裝置為一般用于生產(chǎn)液晶顯示器件的鏡面掩模對準儀(縮寫MPA)。
圖22A對應于圖6B。如圖22A所示那樣，半導體膜32為3μm×8μm的矩形。接觸孔40、41的尺寸(在底面上的尺寸)為1μm×1μm，而接觸孔40和接觸孔41之間的間隔為4μm。從半導體膜32的端部到接觸孔40、41的距離為1μm。
圖22B對應于圖8B。如圖22B所示那樣，構成字線的第二導電膜46的寬度為3μm。因為根據(jù)第三導電膜55的尺寸決定最后的存儲單元的尺寸，所以第二導電膜46的寬度不影響到存儲單元的尺寸。因此，考慮到電阻值，可以使第二導電膜46的寬度為比3μm寬。從第二導電膜46的端部到接觸孔40的距離為1μm。
第二導電膜47為9μm×9μm。接觸孔54為3μm×3μm，從第二導電膜47的端部到接觸孔54的距離為3μm，而到接觸孔41的距離為1μm。第二導電膜46和第二導電膜47的之間的間隔為2μm。
圖22C對應于圖9B的俯視圖。如圖22C所示那樣，構成存儲元件的一方電極的第三導電膜55的尺寸為16μm×22μm。從第三導電膜55的端部到接觸孔54的距離為3μm。此外，假設從第三導電膜55的端部有1μm的余地，從而存儲單元MC的尺寸為18μm×24μm。
圖23對應于圖1B的俯視圖。決定存儲元件的尺寸的開口部57為10μm×10μm。從第三導電膜55的端部到開口部57的距離為3μm。接觸孔54和開口部57之間的間隔為3μm。
注意，在本實施方式中說明實施方式1的存儲單元作為本發(fā)明的存儲單元，但是實施方式2的存儲單元的尺寸也為16μm×22μm。
圖24A示出比較實例的存儲單元的俯視圖。在比較實例中，在存儲單元中替代二極管地提供有TFT。TFT的截面結構與圖1所示的TFT相同。與二極管的情況相同，將用于對準襯底位置的余地(對準余地)設定為1μm且將曝光裝置的余地假設為3μm來設計。
TFT的溝道長度(柵極長度)L＝6μm，而溝道寬度W＝20μm。成為柵布線的第一導電膜81的寬度為3μm。成為字線的第二導電膜82的寬度也為3μm。第二導電膜83是用作連接存儲元件和TFT的電極。第一導電膜81和第二導電膜82、83之間的間隔為1μm。為了將第二導電膜82、83連接到TFT，提供在第一層間絕緣膜39和絕緣膜35中的接觸孔84至87的尺寸為3μm×3μm。
成為存儲元件的一方電極的第三導電膜88的尺寸30μm×30μm。根據(jù)第三導電膜88的尺寸來決定存儲單元的尺寸。形成在第二層間絕緣膜53中的接觸孔89、90的尺寸為3μm，以便將第三導電膜88與第二導電膜93連接。接觸孔84、85之間的間隔以及在接觸孔86、87、89、90之間的間隔為4μm。
在圖24B中以與圖24A相同的縮尺來示出圖23的俯視圖。比較圖24A和24B來可以知道一個情況，即雖然圖24A和24B的存儲元件的面積(開口部的面積)都為10μm×10μm，但是本發(fā)明的存儲單元的面積為18μm×24μm＝432μm2。另外，比較實例的面積30μm×30μm＝900μm2，本發(fā)明的存儲單元的尺寸為比較實例的存儲單元的一半以下的48％。
因為需要使存儲單元的開關元件的TFT的溝道長度及溝道寬度為較大，以便確實地將寫入電壓施加到存儲元件。因此，柵極長度變寬并需要形成多個接觸孔，這樣就使TFT占有部分的面積變大。
另外，二極管沒有柵電極，是兩個端子的元件。因此，如圖22A所示那樣只要考慮如下余地，即能夠形成將二極管連接到字線的接觸孔40、41的余地，即可。結果，在存儲單元中的二極管的占有面積變小，從而可以使存儲單元的尺寸變小，而不改變存儲元件的尺寸。像這樣，可以通過在存儲單元中提供二極管，實現(xiàn)大容量化。
實施例1在本實施例中說明一個實例，其中將本發(fā)明的存儲器件適用于能夠非接觸地進行數(shù)據(jù)的輸出入的半導體器件。能夠非接觸地進行數(shù)據(jù)的輸出入的半導體器件根據(jù)其利用方式也被稱為RFID標簽、ID標簽、IC標簽、IC芯片、RF標簽、無線標簽、電子標簽或無線芯片。
圖25是示出本實施例的半導體器件200的結構實例的方塊圖。半導體器件200包括用作非接觸地發(fā)送/接收數(shù)據(jù)的天線210。再者，半導體器件200還包括諧振電路212、電源電路213、復位電路214、時鐘發(fā)生電路215、數(shù)據(jù)解調(diào)電路216、數(shù)據(jù)調(diào)制電路217、控制其他電路的控制電路220、以及存儲部230作為信號處理電路，該信號處理電路處理由天線接收了的信號并將要發(fā)送的信號供給給天線。
諧振電路212是這樣一種電路，其中電容器和線圈并聯(lián)連接，并且從天線210接收信號并從天線210輸出由數(shù)據(jù)調(diào)制電路217接收的信號。電源電路213是由接收信號生成電源電位的電路。復位電路214是生成復位信號的電路。時鐘發(fā)生電路215是根據(jù)從天線210輸入的接收信號來生成各種時鐘信號的電路。數(shù)據(jù)解調(diào)電路216是將接收信號解調(diào)并輸出到控制電路220的電路。數(shù)據(jù)調(diào)制電路217是調(diào)制從控制電路220接收的信號的電路。
存儲器230的結構與實施方式1、2同樣。就是說，如圖11所示那樣，存儲器230由存儲單元陣列和邏輯電路構成。此外，如圖12所示那樣，存儲單元由二極管和存儲元件直接被連接的存儲單元構成。
例如提供有代碼抽出電路221、代碼判定電路222、CRC判定電路223、以及輸出單元電路224作為控制電路220。注意，代碼抽出電路221是這樣一種電路，其將發(fā)送到控制電路220的指令所包括的多個代碼的分別抽出。代碼判定電路222是這樣一種電路，其將抽出了的代碼和相當于參考值的代碼比較來判定指令內(nèi)容。CRC判定電路223是這樣一種電路，其根據(jù)判定了的代碼來檢測有或沒有發(fā)送錯誤等。
接著，對于半導體器件200的工作的一個實例進行說明。當由天線210接收無線信號時，無線信號經(jīng)過諧振電路212發(fā)送到電源電路213且高電源電位(下面，記為VDD)被生成。VDD被供給給半導體器件200所包括的各個電路。此外，經(jīng)過諧振電路212發(fā)送到數(shù)據(jù)解調(diào)電路216的信號被解調(diào)(下面，將被解調(diào)的信號稱為解調(diào)信號)。再者，將經(jīng)過諧振電路212經(jīng)由復位電路214及時鐘發(fā)生電路215的信號、以及解調(diào)信號發(fā)送到控制電路220。發(fā)送到控制電路220的信號由代碼抽出電路221、代碼判定電路222及CRC判定電路223等分析。而且，根據(jù)被分析了的信號，輸出在存儲部230中存儲有的半導體器件的信息。輸出了的半導體器件的信息經(jīng)由輸出單元電路224被編碼。再者，被編碼了的半導體器件200的信息經(jīng)由數(shù)據(jù)調(diào)制電路217并由天線210作為無線信號被發(fā)送。注意，在構成半導體器件200的多個電路中，低電源電位(下面，記為VSS)是通用的，VSS可以為GND。此外，可以將上述實施方式所示的存儲電路適用于存儲部230。
像這樣，可以通過從讀取寫入器將信號發(fā)送到半導體器件200并將從該半導體器件200發(fā)送的信號由讀取寫入器接收，來讀取半導體器件的數(shù)據(jù)。
半導體器件200可以利用電磁波將電源電壓供給給各個電路，而不安裝電源(電池)。也可以采用如下結構，即安裝電源(電池)，并且利用電磁波和電源(電池)來將電源電壓供給給各個電路。
接著，參照

上述半導體器件結構的一個實例。在圖26A中示出半導體器件200的俯視結構的一個實例。此外，在圖26B中示出截面結構的一個實例。
如圖26A所示，半導體器件200提供有存儲部230、集成電路部240、天線210。注意，集成電路部240相當于在圖25中示出的天線210及存儲部230以外的電路。
注意，可以重疊于存儲部230地提供天線210，也可以在存儲部230的周圍提供天線210，而不重疊于存儲部230。此外，當重疊于存儲部230時，既可以整個表面重疊，又可以表面的一部分重疊。
作為半導體器件200的利用無線的信號的傳送方式，采用電磁耦合方式、電磁感應方式或微波方式等。實施者可以考慮使用用途來適當?shù)剡x擇傳送方式，并根據(jù)傳送方式來提供最合適的天線。
在采用電磁耦合方式或電磁感應方式(例如13.56MHz帶)的情況下，因為利用磁場密度變化所導致的電磁感應，所以將用作天線的導電膜形成為環(huán)狀(例如，環(huán)形天線)、螺旋狀(例如，螺旋天線)。
此外，在采用微波方式(例如，UHF帶(860MHz至960MHz)、2.45GHz帶等)的情況下，可以考慮用于信號的傳送的電磁波的波長來適當?shù)卦O定用作天線的導電膜的長度等的形狀。例如，可以將用作天線的導電膜形成為線狀(例如，偶極天線)、平整的形狀(例如，貼片天線)、或者蝴蝶結的形狀。用作天線的導電膜的形狀不局限于線狀，可以考慮電磁波的波長來將用作天線的導電層的形狀提供為曲線狀、曲折形狀或這些形狀的組合。
本實施例的半導體器件200是能夠折彎、卷繞的具有柔性的器件。在半導體器件200中，在其他柔性襯底上固定有天線和電路，而不在當制造圖25所示的電路時使用的襯底上固定天線和電路。如圖26B所示那樣，基底絕緣層249、形成在基底絕緣層249上的元件形成層250被柔性襯底251和柔性襯底252密封。元件形成層250相當于天線210、存儲部230及集成電路部240。在元件形成層250的一個表面(相當于當制造時的襯底的上方一側的表面)上提供有用作保護天線210的保護絕緣層253。
優(yōu)選使用樹脂材料作為保護絕緣層253。這是因為如下緣故可以以低溫形成；以及保護絕緣層253是為緩和天線210的凹凸而形成的層，可以通過涂敷法來涂敷組成物，進行干燥、焙燒以形成。作為保護絕緣層253，使用環(huán)氧樹脂來形成。柔性襯底251使用粘合材料255固定到絕緣層249。柔性襯底252使用粘合材料256固定到保護絕緣層253。
像下述那樣，在元件形成層250中形成存儲部230、構成集成電路部240的二極管、TFT、電容器、電阻元件等。如下述那樣，這些元件在同一襯底上形成。
在圖27中示出元件形成層250的示意性的截面結構。截面結構的示出方法與圖1A相同。圖27的中間部分示出存儲部230的存儲單元的截面。在存儲單元中，在二極管上層疊有存儲元件。此外，在附圖中的左邊一側示出p溝道型TFT(也記為“pch-TFT”)、n溝道型TFT(也記為“Nch-TFT”)的截面圖作為存儲部230的邏輯電路的截面的一部分。在附圖的右邊一側與天線210的一部分的截面一起示出諧振電路212的電容器、電源電路213的高耐壓型n溝道型TFT作為集成電路部240的截面的一部分。注意，不用說，在集成電路部240中，除了高耐壓型TFT以外還形成與附圖的左邊一側的邏輯電路相同的p溝道型TFT和n溝道型TFT。此外，不用說，存儲部230及集成電路部240包括多個圖27所示的TFT和電容器。
襯底260是當制造元件形成層250時使用的襯底。在本實施例中使用玻璃襯底。在襯底260上形成有用作從元件形成層250除去襯底260的剝離層261。在襯底260上形成剝離層261，然后形成基底絕緣層249并在基底絕緣層249上形成由TFT等構成的元件形成層250。下面，參照在圖28A至圖32C以及圖27中所示的截面圖說明元件形成層250的形成方法。
使用玻璃襯底作為襯底260。如圖28A所示那樣，在襯底260上形成由261a至261c的三層構成的剝離層261。作為第一層261a，通過采用平行平板型等離子體CVD裝置并使用SiH4、N2O作為原料氣體來形成100nm厚的氧氮化硅膜(SiOxNy、x＞y)。作為第二層261b，使用濺射裝置來形成30nm厚的鎢膜。作為第三層261c，使用濺射裝置來形成200nm厚的氧化硅膜。
通過形成第三層261c(氧化硅)，使第二層261b(鎢)的表面氧化并在界面上形成鎢的氧化物。通過形成鎢的氧化物，當后面將元件形成層250轉(zhuǎn)置到其他襯底時，容易將襯底260分離。第一層261a是用作在制造元件形成層250期間維持第二層261b的緊密性的層。
作為第二層261b，除了鎢(W)以外優(yōu)選使用如下膜鉬(Mo)、Ti(鈦)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)等的金屬膜或這些金屬的化合物膜。此外，第二層261b的厚度可以為20nm或更厚至40nm或更薄。
如圖28B所示那樣，在剝離層261上形成雙層結構的基底絕緣層249。作為第一層249a，通過采用等離子體CVD裝置，使用SiH4、N2O、NH3、H2作為原料氣體來形成50nm厚的氧氮化硅膜(SiOxNy、x＜y)。使第一層249a的氮的組成比率為40％或更高，以提高阻擋性。作為第二層249b，通過采用等離子體CVD裝置，使用SiH4、N2O作為原料氣體來形成100nm厚的氧氮化硅(SiOxNy、x＞y)。第二層249b的氮的組成比率為0.5％或更低。
如圖28C所示那樣，在基底絕緣層249上形成結晶硅膜271。采用如下方法來制造結晶硅膜271。通過采用等離子體CVD裝置，使用SiH4、H2作為原料氣體來形成66nm厚的非晶硅膜。通過對非晶硅膜照射激光來使其晶化，而使該非晶硅膜成為結晶硅膜271。以下將示出激光照射方法的一個實例。照射LD激發(fā)的YVO4激光器的第二高次諧波(波長為532nm)。雖然并不需要限定于第二高次諧波，但是在能源效率上，第二高次諧波比第三或更高的高次諧波優(yōu)越。在照射表面上，通過光學系統(tǒng)，使激光束的形成為線狀，其中長度為500μm、寬度為20μm左右，此外強度為10W至20W。此外，以10cm/sec至50cm/sec的速度對襯底相對地移動激光束。
如圖28D所示那樣，將p型雜質(zhì)添加到結晶硅膜271中。在此，在離子體摻雜裝置中，使用以氫進行稀釋的乙硼烷(B2H6)作為摻雜氣體而將硼添加到結晶硅膜271整體中。因為使非晶硅晶化了的結晶硅具有懸空鍵，所以顯示出弱的n型導電性，而不是理想的本征硅。因此，通過添加微量的p型雜質(zhì)，具有使結晶硅膜271成為本征硅的效果?？梢愿鶕?jù)需要進行圖28D的工序。
如圖28E所示那樣，將結晶硅膜271以每個元件為單位地進行分割來形成半導體膜272至276。在半導體膜272中形成存儲單元的二極管。半導體膜273至275分別形成TFT的溝道形成區(qū)域、源區(qū)域及漏區(qū)域。半導體膜276構成MIS型電容器的電極。以下將示出加工結晶硅膜271的方法的一個實例。通過如下步驟以形成預定的形狀的半導體膜272至276采用光刻工序在結晶硅膜271上形成抗蝕劑，使用抗蝕劑作為掩模并采用干蝕刻裝置，使用SF6、O2作為蝕刻氣體而對結晶半導體膜271進行蝕刻。
如圖29A所示那樣，通過采用光刻工序以形成抗蝕劑R31，并將微量的p型雜質(zhì)添加到n溝道型TFT的半導體膜274及275。在此，使用以氫氣進行稀釋的乙硼烷(B2H6)作為摻雜氣體，通過采用離子體摻雜裝置將硼摻雜到半導體膜274、275。在摻雜結束之后，除去抗蝕劑R31。
圖29A的工序的目的在于不使n溝道型TFT的閾值電壓成為負電壓?？梢砸?×1015atoms/cm3或更高至1×1017atoms/cm3或更低的濃度來將硼添加到n溝道型TFT的半導體膜274、275中?？梢愿鶕?jù)需要進行圖29A的工序。此外，也可以將p型雜質(zhì)添加到存儲單元的半導體膜272。
如圖29B所示那樣，在襯底260整體上形成絕緣膜277。絕緣膜277成為TFT的柵絕緣膜、電容器的電介質(zhì)。在此，通過采用等離子體CVD裝置，使用原料氣體SiH4、N2O形成20nm至40nm厚的氧氮化硅膜(SiOxNy、x＞y)。
如圖29C所示那樣，通過光刻工序形成抗蝕劑R32，將n型雜質(zhì)添加到存儲單元的半導體膜272及電容器的半導體膜276中。根據(jù)該工序來決定半導體膜272的n型雜質(zhì)區(qū)域的n型雜質(zhì)濃度以及起到電容器的一方電極的作用的n型雜質(zhì)區(qū)域的n型雜質(zhì)區(qū)域濃度。使用以氫氣進行稀釋的磷化氫(PH3)作為摻雜氣體并采用離子體摻雜裝置將磷摻雜到半導體膜272、276中。因此，半導體膜272整體成為n型雜質(zhì)區(qū)域278，而半導體膜276整體成為n型雜質(zhì)區(qū)域279。在摻雜工序結束之后，除去抗蝕劑R32。
如圖29D所示那樣，在絕緣膜277上形成281。導電膜281構成TFT的柵電極等。在此，導電膜281采用雙層的多層結構。第一層為30nm厚的鉭的氮化物(TaN)、第二層為370nm厚的鎢(W)。采用濺射裝置來分別形成鉭的氮化物的膜、鎢的膜。
通過光刻工序，在導電膜281上形成抗蝕劑，采用蝕刻裝置對導電膜導電膜281進行蝕刻，以如圖30A那樣在半導體膜273至276上形成第一導電膜283至286。第一導電膜283至286成為TFT的柵電極或柵布線。在高耐壓型的n型TFT中形成使柵極寬度(溝道長度)比其他TFT寬的導電膜285。第一導電膜286構成電容器的一方電極。
通過干蝕刻法，對導電膜281進行蝕刻。使用ICP(InductivelyCoupled Plasma電感耦合型等離子體)蝕刻裝置法作為蝕刻裝置。作為蝕刻氣體，首先使用Cl2、SF6、O2的混合氣體對鎢進行蝕刻，接著，將導入到處理室的蝕刻氣體改變?yōu)橹挥蠧l2氣體，對鉭的氮化物進行蝕刻。
如圖30B所示那樣，通過光刻工序形成抗蝕劑R33。將n型雜質(zhì)添加到n溝道型TFT的半導體膜274、275中。第一導電膜284成為掩模以在半導體膜274中自動調(diào)準地形成n型低濃度雜質(zhì)區(qū)域288、289，而第一導電膜285成為掩模以在半導體膜275中自動調(diào)準地形成n型低濃度雜質(zhì)區(qū)域290、291。在本實施例中，使用以氫氣進行稀釋的磷化氫(PH3)作為摻雜氣體并采用離子體摻雜裝置將磷添加到半導體膜274、275中。圖30B的工序是為將LDD區(qū)域形成在n溝道型TFT中而進行的工序。使n型低濃度雜質(zhì)區(qū)域288、289所包含的n型雜質(zhì)的濃度為在1×1016atoms/cm3或更高至5×1018atoms/cm3或更低的范圍內(nèi)。
如30C所示那樣，通過光刻工序形成抗蝕劑R34。將p型雜質(zhì)添加到存儲單元的半導體膜272以及p溝道型TFT的半導體膜273中。因為在半導體膜272中作為n型雜質(zhì)區(qū)域272n而留下的部分由抗蝕劑R34覆蓋，所以露出的區(qū)域272p成為p型雜質(zhì)區(qū)域。通過該雜質(zhì)添加工序，在半導體膜272中形成構成pn結的n型雜質(zhì)區(qū)域272n和p型雜質(zhì)區(qū)域272p。因為使半導體膜272預先成為n型雜質(zhì)區(qū)域278，所以以高于預先添加了的n型雜質(zhì)的濃度添加p型雜質(zhì)，以使區(qū)域272p顯示p型導電性。
第一導電膜283成為掩模以在半導體膜273中自動調(diào)準地形成p型高濃度雜質(zhì)區(qū)域273a、273b。此外，作為溝道形成區(qū)域，由第一導電膜283覆蓋的區(qū)域273c自動調(diào)準地形成。
使用以氫氣進行稀釋的乙硼烷(B2H6)作為摻雜氣體并采用離子體摻雜裝置來將硼摻雜到半導體膜274、275中，以進行p型雜質(zhì)區(qū)域的添加。在摻雜結束之后，除去抗蝕劑R34。
如圖30D所示那樣，在第一導電膜283至286的周圍形成絕緣層293至296。絕緣層293至296是被稱為側壁的層。首先，使用SiH4、N2O作為原料氣體并采用等離子體CVD裝置形成100nm厚的氧氮化硅膜(SiOxNy、x＞y)。再者，使用SiH4、N2O作為原料氣體并采用LPCVD裝置形成200nm厚的氧化硅膜。接著，通過對氧化硅膜和氧氮化硅膜進行干蝕刻(回蝕)，以形成絕緣層293至296。在該一系列工序中，由氧氮化硅構成的絕緣膜277被蝕刻，只有第一導電膜283至286以及絕緣層293至296之下面的絕緣膜277留下。
如圖31A所示那樣，通過光刻工序形成抗蝕劑R35。將n型雜質(zhì)添加到n溝道型TFT的半導體膜274、275以及電容器的半導體膜276中，以形成n型高濃度雜質(zhì)區(qū)域。在半導體膜274中，第一導電膜284、絕緣層294成為掩模來將n型雜質(zhì)再添加到n型高濃度雜質(zhì)區(qū)域288、289(參照圖30B)，以自動調(diào)準地形成n型高濃度雜質(zhì)區(qū)域274a、274b。由重疊于第一導電膜284的區(qū)域274c自動調(diào)準地確定溝道形成區(qū)域。此外，在n型低濃度雜質(zhì)區(qū)域288、289中重疊于絕緣層294的區(qū)域依舊被確定為n型低濃度雜質(zhì)區(qū)域274e、274d。
與半導體膜274相同，在半導體膜275中形成n型高濃度雜質(zhì)區(qū)域275a、275b、溝道形成區(qū)域275c、n型低濃度雜質(zhì)區(qū)域275e、275d。
此時，在半導體膜276整體中形成有n型雜質(zhì)區(qū)域279(參照圖29C)。第一導電膜286及絕緣層296成為掩模來將n型雜質(zhì)再添加到n型雜質(zhì)區(qū)域279中，以自動調(diào)準地形成n型高濃度雜質(zhì)區(qū)域276a、276b。將重疊于半導體膜276的第一導電膜286及絕緣層296的區(qū)域確定為n型雜質(zhì)區(qū)域276c。
如上所述那樣，在n型雜質(zhì)的添加工序中可以采用離子體摻雜裝置并使用以氫氣進行稀釋的磷化氫(PH3)作為摻雜氣體。使用磷對n溝道型TFT的n型高濃度雜質(zhì)區(qū)域274a、274b、275a、275b進行摻雜，該磷的濃度為在1×1020atoms/cm3或更高至2×1021atoms/cm3或更低的范圍內(nèi)。
如上所述那樣，在本實施例中，在對薄膜晶體管及電容器的半導體膜添加雜質(zhì)的一系列工序中，形成存儲單元的n型雜質(zhì)區(qū)域272n、p型雜質(zhì)區(qū)域272p。在本實施例中，n型雜質(zhì)區(qū)域272n和電容器的n型高濃度雜質(zhì)區(qū)域276a、276b具有相同濃度的n型雜質(zhì)和p型雜質(zhì)，從而顯示出相同的薄層電阻。在p型雜質(zhì)區(qū)域272p中，其p型雜質(zhì)的濃度與p溝道型薄膜晶體管的p型高濃度雜質(zhì)區(qū)域273a、273b相同，但是其n型雜質(zhì)的濃度高于p溝道型薄膜晶體管的p型高濃度雜質(zhì)區(qū)域273a、273b。此外，在p型雜質(zhì)區(qū)域272p中，其n型雜質(zhì)的濃度與電容器的n型雜質(zhì)區(qū)域276c相同。
除去抗蝕劑R35，然后如圖31B所示那樣形成蓋層絕緣膜(capinsulating film)298。作為蓋層絕緣膜298，采用等離子體CVD裝置來形成50nm厚的氧氮化硅膜(SiOxNy、x＞y)。使用SiH4、N2O作為氧氮化硅膜的原料氣體。在形成蓋層絕緣膜298之后，在氮氣氣氛中進行550℃的加熱處理，以使添加到半導體膜272至276的n型雜質(zhì)及p型雜質(zhì)激活。
如圖31C所示那樣，形成第一層間絕緣膜299、300。作為第一層的第一層間絕緣膜299，采用等離子體CVD裝置并使用SiH4、N2O作為原料氣體，以形成100nm厚的氧氮化硅(SiOxNy、x＜y)。作為第二層的第一層間絕緣膜300，采用等離子體CVD裝置并使用SiH4、N2O、NH3、H2作為原料氣體，形成600nm厚的氧氮化硅(SiOxNy、x＞y)。
通過光刻工序和干蝕刻工序，除去第一層間絕緣膜299、300以及蓋層絕緣膜298來形成接觸孔。在第一層間絕緣膜300上形成導電膜。在此，導電膜采用四層結構。從下面按順序?qū)盈B60nm的Ti、40nm的TiN、500nm的純鋁、100nm的Ti。采用濺射裝置形成各個層。通過光刻工序和干蝕刻工序來將導電膜形成為預定的形狀，以形成第二導電膜301至314。
注意，為了說明第二導電膜和第一導電膜是連接著的，在附圖中示出第二導電膜和第一導電膜在半導體膜上為連接狀。但是，實際上第二導電膜和第一導電膜的接觸部分可以與半導體膜不重疊地形成。
存儲單元的第二導電膜301形成字線。第二導電膜302是用作使二極管和存儲元件連接的電極，并且在每個存儲單元中分別形成。通過第二導電膜312，n型高濃度雜質(zhì)區(qū)域276a和276b連接。因此，形成具有由n型雜質(zhì)區(qū)域276c、絕緣膜277、第一導電膜286構成的疊層結構的MIS型電容器。第二導電膜314是集成電路部240的端子并與天線210連接。
如圖31D所示那樣形成第二層間絕緣膜316。在第二層間絕緣膜316中形成達到第二導電膜302、316的接觸孔317、318。以下示出一個實例，其中使用感光聚酰亞胺來形成第二層間絕緣膜316。使用旋轉(zhuǎn)器來以1.5μm的厚度涂敷聚酰亞胺。通過采用光刻工序來曝光聚酰亞胺并顯影，形成形成有接觸孔317、318的聚酰亞胺。在顯影之后，對聚酰亞胺進行焙燒。
如圖32A所示那樣，在第二層間絕緣膜316上形成導電膜。通過光刻工序和蝕刻工序來將該導電膜加工為預定的形狀，以形成第三導電膜319、320。作為構成第三導電膜319、320的導電膜，采用濺射裝置形成100nm厚的Ti膜。第三導電膜319是存儲元件ME的下部電極，其在每個存儲單元中分別形成。第三導電膜320是天線的凸塊，該凸塊用作將天線210連接到集成電路部240的端子(第二導電膜314)。
如圖32B所示那樣形成形成有開口部322、323的第三層間絕緣膜321。在此，通過采用與第二層間絕緣膜316相同的形成方法，使用感光聚酰亞胺來形成第三層間絕緣膜321。根據(jù)開口部322來決定存儲元件的位置、面積、形狀。將開口部323形成在形成天線210的區(qū)域中。
如圖32C所示那樣，在開口部323中形成用作天線210的導電膜326。通過采用氣相沉積裝置，使用金屬掩模來將鋁氣相沉積，以在開口部323中形成預定的形狀的導電膜326。
如圖27所示那樣，在開口部322中形成有機化合物層327、第四導電膜328，以形成存儲元件。通過采用氣相沉積裝置，對有機化合物層327、第四導電膜328都使用金屬掩模來氣相沉積。第四導電膜328構成存儲單元的位線。通過在圖28A至32C以及圖27中所示的工序，在襯底260上形成元件形成層250。
注意，雖然在此將電容器的半導體膜276的雜質(zhì)區(qū)域設定為n型，但是也可以將其設定為p型。在這種情況下，在圖29C的工序中添加p型雜質(zhì)。在圖29C的工序中使存儲單元的半導體膜272整體成為p型雜質(zhì)區(qū)域。因此，在圖30C的工序中，不將p型雜質(zhì)添加到半導體膜272中。而且在圖31A的工序中，將n型雜質(zhì)添加到半導體膜272的預定的區(qū)域。
接著，對于如圖26B所示那樣在柔性襯底251和252之中密封元件形成層250的工序進行說明。
形成天線210、用作保護存儲元件的保護絕緣層253。通過進行光刻工序和蝕刻工序或者照射激光束，除去與保護絕緣層253一起層疊在元件形成層250上的絕緣膜，以形成達到剝離層261的開口部。在襯底260上，除了一個半導體器件200的元件形成層250以外，還形成有多個相同的元件形成層250。形成開口部，以便分割每個元件形成層250。
接著，當將轉(zhuǎn)置用的襯底暫時固定到保護絕緣層253上面之后，剝離襯底260。由于剝離層261的第二層261b和第三層261c的界面的接合變?nèi)?，因此通過施加物理力量從開口部的端部進行剝離，以可以將襯底260從元件形成層250剝離。使用粘合劑255來將柔性襯底251固定到襯底260被剝離了的基底絕緣層249上。而且，折卸轉(zhuǎn)置用的襯底。使用粘合劑256來將另一方的柔性襯底252固定到保護絕緣層253上。而且，通過當從襯底251和襯底252的外側施加壓力的同時進行加熱處理，使用柔性襯底251和柔性襯底252密封元件形成層250。
在本實施例中說明了與集成電路部240一起形成天線210的實例。但是，可以省略天線210的形成。在此情況下，可以在柔性襯底上形成天線，并且使該天線與元件形成層250的集成電路部240電連接地進行貼合。
此外，在本實施例中示出了將制造時使用的襯底260從元件形成層250剝離的實例。但是，可以將制造時使用的襯底留下。在此情況下，通過對襯底進行研磨或磨削來使襯底變薄，以使襯底可以彎曲。
本實施例的半導體器件200起到無線芯片的作用，其尺寸小、厚度薄、重量輕，而且具有柔性。因此，如果將半導體器件200安裝到物品中，可以不影響到物品的外觀、美觀、品質(zhì)。在實施例2中說明半導體器件200的使用方法。
實施例2參照圖33A至33F說明用作在實施例1中所說明的無線芯片的半導體器件200的使用方法。無線芯片可以被廣泛地應用，例如可以通過提供在鈔票、硬幣、有價證券類、無記名債券類、證書類(駕駛執(zhí)照、居民卡等，參照圖33A)、包裝用的容器類(包裝紙、瓶子等，參照圖33C)、記錄媒體(DVD軟件、錄像磁帶等，參照圖33B)、交通工具類(自行車等，參照圖33D)、個人用品(包、眼鏡等)、食品類、植物類、動物類、人體、衣服類、生活用品類、電子器具等的商品或包裹運輸?shù)臉撕?參照圖33E和33F)等的物品中來使用。所述電子器具是指液晶顯示器件、EL顯示器件、電視裝置(也簡單記為電視、電視機或者電視接收機)、手機等。
本發(fā)明的半導體器件200包括本發(fā)明的存儲元件，并且以安裝在印刷襯底上、附著到表面上、或者嵌入等的方式固定到物品上。例如，將半導體器件嵌入到書本的紙張里，或者嵌入到由有機樹脂構成的包裝的該有機樹脂里以在每個物體中被固定。根據(jù)本發(fā)明的半導體器件200因為實現(xiàn)了尺寸小、厚度薄以及重量輕，所以即使在被固定到上述物品中以后也不會損壞所述物品本身的外觀設計性。此外，通過在鈔票、硬幣、有價證券類、無記名債券類和證書類等中提供本發(fā)明的半導體器件200，可以提供認證功能，而且通過利用所述認證功能可以防止對其的偽造。此外，通過在包裝用的容器類、記錄媒體、個人用品、食品類、衣服類、生活用品類和電子器具等中提供本發(fā)明的半導體器件200，可以謀求提高檢查系統(tǒng)等系統(tǒng)的效率。
本說明書根據(jù)2006年4月28日在日本專利局受理的日本專利申請編號2006-127087而制作，所述申請內(nèi)容包括在本說明書中。
權利要求
1.一種存儲器件，包括薄膜晶體管；以及具有存儲單元的存儲單元陣列，其中，所述存儲單元包括具有彼此鄰接的n型雜質(zhì)區(qū)域和p型雜質(zhì)區(qū)域的第一半導體膜；形成在所述第一半導體膜上并連接到所述n型雜質(zhì)區(qū)域及所述p型雜質(zhì)區(qū)域中的任何一方的第一導電膜；形成在所述第一導電膜上的第二導電膜；以及夾在所述第一導電膜和所述第二導電膜之間的有機化合物層，并且，所述存儲單元的所述第一半導體膜與所述薄膜晶體管的第二半導體膜形成在相同的絕緣表面上。
2.一種存儲器件，包括n溝道型薄膜晶體管；p溝道型薄膜晶體管；以及具有存儲單元的存儲單元陣列，其中，所述存儲單元包括具有彼此鄰接的n型雜質(zhì)區(qū)域和p型雜質(zhì)區(qū)域的第一半導體膜；形成在所述第一半導體膜上并連接到所述n型雜質(zhì)區(qū)域及所述p型雜質(zhì)區(qū)域中的任何一方的第一導電膜；形成在所述第一導電膜上的第二導電膜；以及夾在所述第一導電膜和所述第二導電膜之間的有機化合物層，并且，所述存儲單元的所述第一半導體膜與所述n溝道型薄膜晶體管的第二半導體膜及所述p溝道型薄膜晶體管的第三半導體膜形成在相同的絕緣表面上。
3.根據(jù)權利要求2所述的存儲器件，其中在所述存儲單元的所述第一半導體膜的n型雜質(zhì)區(qū)域中的n型雜質(zhì)的濃度等于形成在所述n溝道型薄膜晶體管的所述第二半導體膜的n型雜質(zhì)區(qū)域中的n型雜質(zhì)的濃度。
4.根據(jù)權利要求2所述的存儲器件，其中在所述存儲單元的所述第一半導體膜的p型雜質(zhì)區(qū)域中的p型雜質(zhì)的濃度等于形成在所述p溝道型薄膜晶體管的所述第三半導體膜的p型雜質(zhì)區(qū)域中的p型雜質(zhì)的濃度。
5.一種半導體器件，包括具有存儲單元的存儲單元陣列；用于將數(shù)據(jù)寫入到所述存儲單元陣列及將數(shù)據(jù)從所述存儲單元陣列讀出的電路；天線；以及處理由所述天線接收的信號并將信號供給給所述天線的信號處理電路，其中，所述存儲單元包括具有彼此鄰接的n型雜質(zhì)區(qū)域和p型雜質(zhì)區(qū)域的第一半導體膜；形成在所述第一半導體膜上并連接到所述n型雜質(zhì)區(qū)域及所述p型雜質(zhì)區(qū)域中的任何一方的第一導電膜；形成在所述第一導電膜的上方的第二導電膜；以及夾在所述第一導電膜和所述第二導電膜之間的有機化合物層，并且，所述信號處理電路包括n溝道型薄膜晶體管、p溝道型薄膜晶體管及電容器，并且，所述存儲單元的所述第一半導體膜與所述n溝道型薄膜晶體管的第二半導體膜、所述p溝道型晶體管的第三半導體膜及所述電容器的第四半導體膜形成在相同的絕緣表面上。
6.根據(jù)權利要求5所述的半導體器件，其中在所述存儲單元的所述第一半導體膜的n型雜質(zhì)區(qū)域中的n型雜質(zhì)的濃度等于形成在所述n溝道型薄膜晶體管的所述第二半導體膜的n型雜質(zhì)區(qū)域中的n型雜質(zhì)的濃度。
7.根據(jù)權利要求5所述的半導體器件，其中在所述存儲單元的所述第一半導體膜的p型雜質(zhì)區(qū)域中的p型雜質(zhì)的濃度等于形成在所述p溝道型薄膜晶體管的所述第三半導體膜的p型雜質(zhì)區(qū)域中的p型雜質(zhì)的濃度。
全文摘要
本發(fā)明的目的在于提供一種存儲器件，該存儲器件包括使用了有機材料的存儲元件，在制造時以外也可以寫入數(shù)據(jù)。本發(fā)明的存儲器件的特征在于在存儲單元中，在提供有n型雜質(zhì)區(qū)域和p型雜質(zhì)區(qū)域的半導體膜上層疊有第三導電膜、有機化合物、第四導電膜，并且pn結二極管和存儲元件串聯(lián)連接?？刂拼鎯卧倪壿嬰娐酚杀∧ぞw管構成。將存儲單元和邏輯電路同時形成在同一襯底上。與形成薄膜晶體管的雜質(zhì)區(qū)域同時制造存儲單元的n型雜質(zhì)區(qū)域和p型雜質(zhì)區(qū)域。
文檔編號G06K19/07GK101064333SQ20071010094
公開日2007年10月31日 申請日期2007年4月28日 優(yōu)先權日2006年4月28日
發(fā)明者德永肇, 加藤清 申請人:株式會社半導體能源研究所