專(zhuān)利名稱(chēng)：無(wú)等待動(dòng)態(tài)優(yōu)先級(jí)的pci總線仲裁擴(kuò)展器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)系統(tǒng)中PCI總線的仲裁擴(kuò)展技術(shù)，具體是一種不增加仲裁潛伏時(shí)間(Arbitration Latency)、基于動(dòng)態(tài)優(yōu)先級(jí)實(shí)現(xiàn)公平的仲裁擴(kuò)展的PCI總線仲裁擴(kuò)展器。
背景技術(shù)：
對(duì)PCI總線上的所有主設(shè)備(Master)而言，在某一段時(shí)間內(nèi)只能有一個(gè)主設(shè)備使用總線。PCI總線 規(guī)格規(guī)定，由系統(tǒng)中的中央仲裁器，根據(jù)各個(gè)主設(shè)備的優(yōu)先級(jí)別和當(dāng)前它們發(fā)出請(qǐng)求的情況，決定下一時(shí) 刻由哪一個(gè)主設(shè)備來(lái)使用總線，這個(gè)過(guò)程就是PCI總線仲裁。中央仲裁器為每一個(gè)主設(shè)備各自提供了一對(duì)仲裁信號(hào)REQ# /GNT#。當(dāng)某個(gè)主設(shè)備需要使用PCI總線 時(shí)，先向仲裁器發(fā)出總線請(qǐng)求信號(hào)REQ弁；當(dāng)仲裁器允許其使用PCI總線時(shí)，就向該主設(shè)備發(fā)出總線允許 信號(hào)GNTtf,該主設(shè)備就可以使用PCI總線傳輸數(shù)據(jù)。沒(méi)有獲得GNTtf信號(hào)的主設(shè)備不能使用PCI總線， 任何時(shí)間只可能有一個(gè)GNTtf信號(hào)有效。中心仲裁器一般被集成在CPU芯片或配套芯片組的內(nèi)部，它能提供的仲裁信號(hào)REQ# /GNT弁的數(shù)量往 往是有限的，換言之，它能支持的主設(shè)備的數(shù)量是有限的。為了能支持更多的主設(shè)備，就必須對(duì)PCI總線仲裁進(jìn)行擴(kuò)展。 一般的方法是采用PCI橋接芯片，將主 級(jí)PCI總線全部的地址、數(shù)據(jù)和控制信號(hào)(包括仲裁信號(hào))擴(kuò)展為次級(jí)PCI總線。這種方法的主要不足之 處如下(1 )PCI橋接芯片會(huì)增加固有的傳輸延遲和仲裁潛伏時(shí)間；(2) PCI橋接芯片只使用主級(jí)PCI總線的1對(duì)仲裁信號(hào)REQ# /GNT#,當(dāng)它處理主級(jí)PCI總線上的"斷開(kāi)(Disconnect)"或"重試(Retry)"操作時(shí)，必須撤除REQ射言號(hào)若干個(gè)始終周期，這 段時(shí)間內(nèi)次級(jí)PCI總線上的所有總線請(qǐng)求都被屏蔽，將帶來(lái)更長(zhǎng)的仲裁潛伏時(shí)間；(3) 系統(tǒng)結(jié)構(gòu)復(fù)雜、成本高。發(fā)明內(nèi)容為了克服采用PCI橋接芯片實(shí)現(xiàn)PCI總線仲裁擴(kuò)展的現(xiàn)有方法的不足，本發(fā)明提供一種無(wú)等待動(dòng)態(tài)優(yōu) 先級(jí)的PCI總線仲裁擴(kuò)展器，對(duì)于任意的i^m (m、 n為正整數(shù))，完成從主級(jí)PCI總線的m對(duì)仲裁信號(hào) (pREQ#[l..m]， pGNT#[l..m])到次級(jí)PCI總線的n對(duì)仲裁信號(hào)(sREQ#[l..n]， sGNT#[l..n])的擴(kuò)展，此 擴(kuò)展具備無(wú)等待和動(dòng)態(tài)優(yōu)先級(jí)的特性，不增加總線傳輸延遲和仲裁潛伏時(shí)間，實(shí)現(xiàn)公平的仲裁擴(kuò)展，提高 了次級(jí)PCI總線上的主設(shè)備傳輸數(shù)據(jù)時(shí)的性能；同時(shí)簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)、降低了成本和增加了設(shè)計(jì)靈活性。本發(fā)明的技術(shù)方案如下無(wú)等待動(dòng)態(tài)優(yōu)先級(jí)的PCI總線仲裁擴(kuò)展器，包括請(qǐng)求分配邏輯(101)、請(qǐng)求輸出邏輯(102)、總線狀 態(tài)控制邏輯(103)、動(dòng)態(tài)優(yōu)先級(jí)產(chǎn)生邏輯(104)以及比較判別邏輯(105)。.次級(jí)PCI總線請(qǐng)求信號(hào)sREQ弁 輸入到請(qǐng)求分配邏輯(101)，請(qǐng)求分配邏輯(101)的輸出連接到請(qǐng)求輸出邏輯(102)的輸入端，由請(qǐng)求 輸出邏輯(102)輸出主級(jí)PCI總線請(qǐng)求信號(hào)pREQ弁；動(dòng)態(tài)優(yōu)先級(jí)產(chǎn)生邏輯(104)的輸出和次級(jí)PCI總線 請(qǐng)求信號(hào)sREQtf—同輸入到比較判別邏輯(105)，由比較判別邏輯(105)輸出次級(jí)PCI總線允許信號(hào)sGNT弁， 并反饋到動(dòng)態(tài)優(yōu)先級(jí),產(chǎn)生邏輯；主級(jí)PCI接口控制信號(hào)和總線允許信號(hào)pGNT存一同輸入到總線狀態(tài)控制邏 輯(103)，由總線狀態(tài)控制邏輯(103)控制請(qǐng)求輸出邏輯(102)、動(dòng)態(tài)優(yōu)先級(jí)產(chǎn)生邏輯(104)和比較判 別邏輯(105)。所述請(qǐng)求分配邏輯(101)和請(qǐng)求輸出邏輯(102)在sREQ存有效的時(shí)鐘周期內(nèi)即可產(chǎn)生相應(yīng)的pREQ#, 無(wú)需額外的等待時(shí)間。所述比較判別邏輯(105)在pGNTtf有效的時(shí)鐘周期內(nèi)即可產(chǎn)生相應(yīng)的sGNT#，無(wú)需額外的等待時(shí)間。 所述動(dòng)態(tài)優(yōu)先級(jí)產(chǎn)生邏輯(104)在pGNTtf有效之前，完成仲裁擴(kuò)展所需的優(yōu)先級(jí)排序，無(wú)需額外的 等待時(shí)間。所述動(dòng)態(tài)優(yōu)先級(jí)產(chǎn)生邏輯(104)采用公平輪循調(diào)度算法，所產(chǎn)生的優(yōu)先級(jí)排序是實(shí)時(shí)動(dòng)態(tài)的而且具 備公平性，即次級(jí)PCI總線上的每一個(gè)主設(shè)備發(fā)出總線請(qǐng)求信號(hào)sRE(^后，獲得總線允許信號(hào)sGNTtf的機(jī) 會(huì)是均等的。所述無(wú)等待動(dòng)態(tài)優(yōu)先級(jí)的PCI總線仲裁擴(kuò)展器，所采用的主級(jí)PCI接口控制信號(hào)，必須有而且只有 FRAME#、 IRDYtf和STOP存("接口控制信號(hào)"依據(jù)PCI總線規(guī)格的定義)。所述無(wú)等待動(dòng)態(tài)優(yōu)先級(jí)的PCI總線仲裁擴(kuò)展器，由復(fù)雜可編程邏輯器件(CPLD)實(shí)現(xiàn)。 所述復(fù)雜可編程邏輯器件可由現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)替代。


圖1為本發(fā)明所述無(wú)等待動(dòng)態(tài)優(yōu)先級(jí)的PCI總線仲裁擴(kuò)展器的組成結(jié)構(gòu)框圖。 圖2為本發(fā)明所述無(wú)等待動(dòng)態(tài)優(yōu)先級(jí)的PCI總線仲裁擴(kuò)展器的應(yīng)用示意圖。
具體實(shí)施方式
以下結(jié)合附圖1,對(duì)本發(fā)明的典型實(shí)施例進(jìn)行說(shuō)明。本發(fā)明所述無(wú)等待動(dòng)態(tài)優(yōu)先級(jí)的PCI總線仲裁擴(kuò)展器，由復(fù)雜可編程邏輯器件或現(xiàn)場(chǎng)可編程門(mén)陣列實(shí) 現(xiàn)，其內(nèi)部包括請(qǐng)求分配邏輯(101)、請(qǐng)求輸出邏輯(102)、總線狀態(tài)控制邏輯(103)、動(dòng)態(tài)優(yōu)先級(jí)產(chǎn)生 邏輯(104)以及比較判別邏輯(105)。各邏輯模塊之間的連接關(guān)系如圖l所示。為表述上的方便，以從m=2到n=7的擴(kuò)展，即從主級(jí)PCI總線的2對(duì)仲裁信號(hào)(pREQ#[1..2]， pGNT辨1..2])到次級(jí)PCI總線的7對(duì)仲裁信號(hào)(sREQ#[1..7]， sGNT#[1..7])的擴(kuò)展為例，分部分進(jìn)行詳 細(xì)說(shuō)明。(一) 總線請(qǐng)求信號(hào)的處理次級(jí)PCI總線請(qǐng)求信號(hào)3虹0#[1..7]輸入到請(qǐng)求分配邏輯(101 )，由該邏輯模塊分配成兩組:sREQ#[1..4] 組對(duì)應(yīng)主級(jí)PCI總線請(qǐng)求信號(hào)pREQ#l ， 511￡(^#[5..7]組對(duì)應(yīng)pREQ#2,簡(jiǎn)稱(chēng)為[4, 3]分組；換言之，pREQ#l 代理sREQtf[1..4], pRE(^2代理sREQ辨5..7]。這兩組對(duì)應(yīng)關(guān)系之間是相互獨(dú)立、無(wú)交叉的，這種分配方法 的優(yōu)點(diǎn)是(1) 可以大大簡(jiǎn)化和復(fù)用邏輯設(shè)計(jì)(對(duì)以下各部分同樣適用)；(2) 根據(jù)PCI總線規(guī)格的規(guī)定，在pREQtfl獲得總線使用權(quán)的時(shí)間內(nèi)(pGNTSl有效)，若當(dāng)前從 設(shè)備(Target)發(fā)出STOPtf信號(hào)產(chǎn)生"斷開(kāi)(Disconnect)"或"重試(Retry)"操作，則必須 撤除pREQ#l若干個(gè)時(shí)鐘周期；獨(dú)立分組使得pREQ#2在此時(shí)不受影響，繼續(xù)代理sREQ#[5..7] 請(qǐng)求總線使用權(quán)，反之亦然。這樣可以縮短總的仲裁潛伏時(shí)間。上述對(duì)？虹0#[1..2]的控制，由請(qǐng)求輸出邏輯(102)來(lái)實(shí)現(xiàn)，該邏輯模塊決定請(qǐng)求分配邏輯(101) 輸出的內(nèi)部分組信號(hào)是允許輸出到？虹(3#[1..2]還是暫時(shí)撤除。允許輸出時(shí)，在sRE(^有效的時(shí)鐘周期內(nèi) 即可產(chǎn)生相應(yīng)的pREQ#，無(wú)需額外的等待時(shí)間。(二) 動(dòng)態(tài)優(yōu)先級(jí)排序的處理動(dòng)態(tài)優(yōu)先級(jí)產(chǎn)生邏輯(104)根據(jù)次級(jí)PCI總線使用權(quán)的歷史狀況，實(shí)時(shí)地為311￡0#[1..7]建立和維護(hù) 動(dòng)態(tài)優(yōu)先級(jí)排序，并將其輸出到比較判別邏輯(105);同時(shí)比較判別邏輯(105)的輸出反饋到動(dòng)態(tài)優(yōu)先 級(jí)產(chǎn)生邏輯(104)。與(一)中所述類(lèi)似，動(dòng)態(tài)優(yōu)先級(jí)產(chǎn)生邏輯(104)為5虹(2#[1..4]組和3旭0#[5..7]組分別產(chǎn)生動(dòng)態(tài)優(yōu) 先級(jí)排序。對(duì)sREQ辨l.,4]組而言，在pGNTtfl有效之前，本次仲裁擴(kuò)展所需的優(yōu)先級(jí)排序已經(jīng)完成，無(wú)需額外的 等待時(shí)間。對(duì)311￡(3#[1..4]組而言，在pGNTW有效期間，基于公平輪循調(diào)度算法，本次獲得總線使用權(quán)的那一個(gè) SREQ#x的優(yōu)先級(jí)被設(shè)置為新的最低，而原先比sREQ#x低一級(jí)的sREQ#y的優(yōu)先級(jí)被設(shè)置為新的最高； 在pGNT^有效期間，只要存在總線使用權(quán)的變更，優(yōu)先級(jí)將相應(yīng)地按上述規(guī)則進(jìn)行實(shí)時(shí)動(dòng)態(tài)排序，保證 了3肚()#[1..4俾內(nèi)請(qǐng)求信號(hào)獲取總線使用權(quán)的機(jī)會(huì)是均等的。5戰(zhàn)0#[5..7]組連同？01^#2,按照上述相同原理進(jìn)行優(yōu)先級(jí)排序。因?yàn)閜GNT#l和pGNT#2在任何時(shí)刻只可能有一個(gè)有效，所以這兩組動(dòng)態(tài)優(yōu)先級(jí)排序是獨(dú)立的。5值得提出的是，只有當(dāng)pREQ#l和pREQ#2具有公平優(yōu)先級(jí)時(shí)，上述的優(yōu)先級(jí)排序才能保證全體 SREQ#[1..7]請(qǐng)求信號(hào)獲取總線使用權(quán)的機(jī)會(huì)是均等的。這取決于系統(tǒng)中的中央仲裁器所采用的仲裁方案。 事實(shí)上，集成在CPU芯片或配套芯片組內(nèi)的中央仲裁器， 一般都已經(jīng)默認(rèn)(或至少可以被設(shè)置為)支持 公平優(yōu)先級(jí)仲裁。(三) 總線允許信號(hào)的處理動(dòng)態(tài)優(yōu)先級(jí)產(chǎn)生邏輯(104)將兩組動(dòng)態(tài)優(yōu)先級(jí)排序輸出到比較判別邏輯(105)。比較判別邏輯(105) 將兩組動(dòng)態(tài)優(yōu)先級(jí)排序各自與sREQ辨L4]組和3虹0#[5..7]組做比較判別，其結(jié)果是在有效的pGNTS所 對(duì)應(yīng)的那一組sRE(^信號(hào)中，提出了總線請(qǐng)求的最高優(yōu)先級(jí)的那一個(gè)sREQSx，本次將獲得次級(jí)PCI總線 使用權(quán)，即對(duì)應(yīng)的sGNTSx有效。此結(jié)果同時(shí)反饋到動(dòng)態(tài)優(yōu)先級(jí)產(chǎn)生邏輯(104)。由于pGNT#l和pGNT#2在任何時(shí)刻只可能有一個(gè)有效，所以不會(huì)出現(xiàn)sGNTS[l,.4]組內(nèi)某一信號(hào)和 sGNTS[5,.7]組內(nèi)某一信號(hào)同時(shí)有效的情況。比較判別邏輯(105)在pGNTtf有效的時(shí)鐘周期內(nèi)即可產(chǎn)生相應(yīng)的sGNTA無(wú)需額外的等待時(shí)間。(四) 總線狀態(tài)控制主級(jí)PCI接口控制信號(hào)和總線允許信號(hào)pGNT弁[1..2]， 一同輸入到總線狀態(tài)控制邏輯(103)?？偩€狀 態(tài)控制邏輯(103)由若干狀態(tài)機(jī)組成，完成對(duì)請(qǐng)求輸出邏輯(102)、動(dòng)態(tài)優(yōu)先級(jí)產(chǎn)生邏輯(104)和比較 判別邏輯(105)的控制，同時(shí)要處理各種PC1總線規(guī)格所規(guī)定的各種總線狀態(tài)，這些都需要主級(jí)PC1接 口控制信號(hào)的參與。根據(jù)PCI總線規(guī)格的規(guī)定，F(xiàn)RAME弁有效表示一次總線傳輸周期的開(kāi)始和持續(xù)時(shí)間;FRAMEfl和IRDY# 同時(shí)無(wú)效表示總線傳輸結(jié)束并進(jìn)入總線空閑狀態(tài)；STOP存有效表示從設(shè)備希望終止當(dāng)前的傳輸?？偩€狀態(tài) 控制邏輯(103)所采用的主級(jí)PCI接口控制信號(hào)，必須有而且只有FRAME#、 IRDY存和STOP#。以上是以m=2和n=7為例，說(shuō)明本發(fā)明所述無(wú)等待動(dòng)態(tài)優(yōu)先級(jí)的PCI總線仲裁擴(kuò)展器的具體實(shí)施方 式。就本例而言，[4, 3]分組方式不是唯一的，可以是任何可行的組合，如[l, 6]、 [2， 5]或[3， 4]等。由 此典型實(shí)施例可知，對(duì)于任意的n〉m (m、 n為正整數(shù))，所述原理和實(shí)施方式適用于從m到n的PCI總 線仲裁擴(kuò)展。本發(fā)明所述無(wú)等待動(dòng)態(tài)優(yōu)先級(jí)的PCI總線仲裁擴(kuò)展器的應(yīng)用示意圖請(qǐng)見(jiàn)圖2。應(yīng)當(dāng)說(shuō)明的是，以上僅是對(duì)本發(fā)明的一個(gè)典型實(shí)施例的詳細(xì)說(shuō)明，而非對(duì)本發(fā)明的限制。相關(guān)領(lǐng)域的 技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以作出各種變換或變化，因此所有等同的技術(shù)方 案也應(yīng)該屬于本發(fā)明專(zhuān)利申請(qǐng)書(shū)的保護(hù)范圍，此范圍以本發(fā)明所附權(quán)利要求書(shū)為準(zhǔn)。
權(quán)利要求
1、無(wú)等待動(dòng)態(tài)優(yōu)先級(jí)的PCI總線仲裁擴(kuò)展器，包括請(qǐng)求分配邏輯(101)、請(qǐng)求輸出邏輯(102)、總線狀態(tài)控制邏輯(103)、動(dòng)態(tài)優(yōu)先級(jí)產(chǎn)生邏輯(104)以及比較判別邏輯(105)，其特征在于次級(jí)PCI總線請(qǐng)求信號(hào)sREQ#輸入到請(qǐng)求分配邏輯(101)，請(qǐng)求分配邏輯(101)的輸出連接到請(qǐng)求輸出邏輯(102)的輸入端，由請(qǐng)求輸出邏輯(102)輸出主級(jí)PCI總線請(qǐng)求信號(hào)pREQ#；動(dòng)態(tài)優(yōu)先級(jí)產(chǎn)生邏輯(104)的輸出和次級(jí)PCI總線請(qǐng)求信號(hào)sREQ#一同輸入到比較判別邏輯(105)，由比較判別邏輯(105)輸出次級(jí)PCI總線允許信號(hào)sGNT#，并反饋到動(dòng)態(tài)優(yōu)先級(jí)產(chǎn)生邏輯；主級(jí)PCI接口控制信號(hào)和總線允許信號(hào)pGNT#一同輸入到總線狀態(tài)控制邏輯(103)，由總線狀態(tài)控制邏輯(103)控制請(qǐng)求輸出邏輯(102)、動(dòng)態(tài)優(yōu)先級(jí)產(chǎn)生邏輯(104)和比較判別邏輯(105)。
2、 根據(jù)權(quán)利要求1所述的無(wú)等待動(dòng)態(tài)優(yōu)先級(jí)的PCI總線仲裁擴(kuò)展器，其特征在于對(duì)于任意的n>m (m、 n為正整數(shù))，實(shí)現(xiàn)從主級(jí)PCI總線的m對(duì)仲裁信號(hào)(pREQ#[l..m]， pGNT#[l..m])到次級(jí)PCI總線 的n對(duì)仲裁信號(hào)(sREQ#[l..n]， sGNT#[l..n])的擴(kuò)展。
3、 根據(jù)權(quán)利要求1和2所述的無(wú)等待動(dòng)態(tài)優(yōu)先級(jí)的PCI總線仲裁擴(kuò)展器，其特征在于在sREQS有效的 時(shí)鐘周期內(nèi)即可產(chǎn)生相應(yīng)的pREQ仏無(wú)需額外的等待時(shí)間。
4、 根據(jù)權(quán)利要求1和2所述的無(wú)等待動(dòng)態(tài)優(yōu)先級(jí)的PCI總線仲裁擴(kuò)展器，其特征在于在pGNT弁有效的 時(shí)鐘周期內(nèi)即可產(chǎn)生相應(yīng)的sGNT#，無(wú)需額外的等待時(shí)間。
5、 根據(jù)權(quán)利要求1和2所述的無(wú)等待動(dòng)態(tài)優(yōu)先級(jí)的PCI總線仲裁擴(kuò)展器，其特征在于所述動(dòng)態(tài)優(yōu)先級(jí) 產(chǎn)生邏輯(104)在pGNTtf有效之前，完成仲裁擴(kuò)展所需的優(yōu)先級(jí)排序，無(wú)需額外的等待時(shí)間。
6、 根據(jù)權(quán)利要求1和2所述的無(wú)等待動(dòng)態(tài)優(yōu)先級(jí)的PCI總線仲裁擴(kuò)展器，其特征在于所述動(dòng)態(tài)優(yōu)先級(jí) 產(chǎn)生邏輯(104)采用公平輪循調(diào)度算法，所產(chǎn)生的優(yōu)先級(jí)排序是實(shí)時(shí)動(dòng)態(tài)的而且具備公平性。
7、 根據(jù)權(quán)利要求1和2所述的無(wú)等待動(dòng)態(tài)優(yōu)先級(jí)的PCI總線仲裁擴(kuò)展器,其特征在于:所采用的主級(jí)PCI 接口控制信號(hào)，必須有而且只有FRAME#、 IRDYtf和STOPS ("接口控制信號(hào)"依據(jù)PCI總線規(guī)格的 定義)。
8、 根據(jù)權(quán)利要求1和2所述的無(wú)等待動(dòng)態(tài)優(yōu)先級(jí)的PCI總線仲裁擴(kuò)展器，其特征在于無(wú)等待動(dòng)態(tài)優(yōu)先 級(jí)的PCI總線仲裁擴(kuò)展器由復(fù)雜可編程邏輯器件(CPLD)實(shí)現(xiàn)。
9、 根據(jù)權(quán)利要求8所述的無(wú)等待動(dòng)態(tài)優(yōu)先級(jí)的PCI總線仲裁擴(kuò)展器，其特征在于所述復(fù)雜可編程邏輯 器件可由現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)替代。
全文摘要
本發(fā)明的無(wú)等待動(dòng)態(tài)優(yōu)先級(jí)的PCI總線仲裁擴(kuò)展器，包括請(qǐng)求分配邏輯、請(qǐng)求輸出邏輯、總線狀態(tài)控制邏輯、動(dòng)態(tài)優(yōu)先級(jí)產(chǎn)生邏輯以及比較判別邏輯。次級(jí)PCI總線請(qǐng)求信號(hào)經(jīng)請(qǐng)求分配邏輯和請(qǐng)求輸出邏輯，產(chǎn)生主級(jí)PCI總線請(qǐng)求信號(hào)；動(dòng)態(tài)優(yōu)先級(jí)產(chǎn)生邏輯的輸出和次級(jí)PCI總線請(qǐng)求信號(hào)經(jīng)比較判別邏輯進(jìn)行判別，產(chǎn)生次級(jí)PCI總線允許信號(hào)，并反饋到動(dòng)態(tài)優(yōu)先級(jí)產(chǎn)生邏輯；主級(jí)PCI接口控制信號(hào)和總線允許信號(hào)一同輸入到總線狀態(tài)控制邏輯，完成對(duì)其它邏輯模塊的控制。本發(fā)明的作用在于，實(shí)現(xiàn)從主級(jí)PCI總線的m對(duì)仲裁信號(hào)到次級(jí)PCI總線的n對(duì)仲裁信號(hào)的擴(kuò)展，不增加總線傳輸延遲和仲裁潛伏時(shí)間，實(shí)現(xiàn)公平的仲裁擴(kuò)展，提高了次級(jí)PCI總線的性能；同時(shí)簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)、降低了成本。
文檔編號(hào)G06F13/364GK101324871SQ20071007493
公開(kāi)日2008年12月17日 申請(qǐng)日期2007年6月12日 優(yōu)先權(quán)日2007年6月12日
發(fā)明者張?jiān)浪?申請(qǐng)人:張?jiān)浪?br>