專利名稱：時(shí)鐘和數(shù)據(jù)恢復(fù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及輸入接收數(shù)據(jù)，提取與該接收數(shù)據(jù)同步了的時(shí)鐘信號(hào)及數(shù)據(jù)的時(shí)鐘和數(shù)據(jù)恢復(fù)電路。
背景技術(shù)：
圖5是表示從接收數(shù)據(jù)中提取與該接收數(shù)據(jù)同步了的時(shí)鐘信號(hào)及數(shù)據(jù)的時(shí)鐘和數(shù)據(jù)恢復(fù)電路的典型的構(gòu)成的一個(gè)例子的圖。參照?qǐng)D5，4相時(shí)鐘生成電路(簡(jiǎn)寫為「4相生成電路」)10接收由未圖示的PLL(Phase Locked Loop)電路等生成了的時(shí)鐘信號(hào)CLK，生成對(duì)時(shí)鐘信號(hào)CLK進(jìn)行分頻等而使相位互相按90度逐一分開的4相時(shí)鐘信號(hào)。
第1選擇器201輸入從4相生成電路10輸出的0度和180度的時(shí)鐘信號(hào)，基于0、180選擇信號(hào)，選擇、輸出0度和180度的時(shí)鐘信號(hào)中的一方。第2選擇器202輸入從4相生成電路10輸出的90度和270度的時(shí)鐘信號(hào)，基于90、270選擇信號(hào)，選擇、輸出90度和270度的時(shí)鐘信號(hào)的一方。第3選擇器203輸入從4相生成電路10輸出的0度和180度的時(shí)鐘信號(hào)，基于0、180選擇信號(hào)，選擇、輸出0度和180度的時(shí)鐘信號(hào)中的一方。第4選擇器204輸入從4相生成電路10輸出的90度和270度的時(shí)鐘信號(hào)，基于90、270選擇信號(hào)，選擇、輸出90度和270度的時(shí)鐘信號(hào)的一方。
第1插補(bǔ)器301輸入第1、第2選擇器201、202的輸出，把按照來自控制電路70′的插補(bǔ)控制信號(hào)對(duì)輸入了的2個(gè)信號(hào)的相位差進(jìn)行插補(bǔ)所得的相位的信號(hào)作為0、180數(shù)據(jù)鎖存用的時(shí)鐘信號(hào)(差動(dòng)時(shí)鐘信號(hào))而輸出。
第2插補(bǔ)器302輸入第3、第4選擇器203、204的輸出，把按照來自控制電路70′的插補(bǔ)控制信號(hào)對(duì)輸入了的2個(gè)信號(hào)的相位差進(jìn)行插補(bǔ)所得的相位的信號(hào)作為90、270脈沖沿(ェッジ)用的時(shí)鐘信號(hào)(差動(dòng)時(shí)鐘信號(hào))而輸出。
接收器40接收、輸出串行數(shù)據(jù)。
第1鎖存器501在來自第1插補(bǔ)器301的0數(shù)據(jù)鎖存用的時(shí)鐘信號(hào)的上升脈沖沿對(duì)接收串行數(shù)據(jù)進(jìn)行采樣，輸出數(shù)據(jù)(偶數(shù)據(jù))。
第2鎖存器502在來自第1插補(bǔ)器301的180數(shù)據(jù)鎖存用的時(shí)鐘信號(hào)(0脈沖沿鎖存用的反相時(shí)鐘信號(hào))的上升脈沖沿對(duì)接收串行數(shù)據(jù)進(jìn)行采樣，輸出數(shù)據(jù)(奇數(shù)據(jù))。
第3鎖存器503在來自第2插補(bǔ)器302的90脈沖沿鎖存用的上升脈沖沿對(duì)接收串行數(shù)據(jù)進(jìn)行采樣。
第4鎖存器504在來自第2插補(bǔ)器302的270脈沖沿鎖存用的時(shí)鐘信號(hào)(90脈沖沿鎖存用的反相時(shí)鐘信號(hào))的上升脈沖沿對(duì)接收串行數(shù)據(jù)進(jìn)行采樣。
數(shù)字濾波器60′被供給第1至第4鎖存器501至504的輸出，基于濾波處理的結(jié)果，輸出作為用于使相位超前、落后的控制信號(hào)的UP、DOWN信號(hào)。
控制電路70′基于UP、DOWN信號(hào)，輸出0、180選擇信號(hào)、90、270選擇信號(hào)、插補(bǔ)控制信號(hào)。另外，0、180選擇信號(hào)、90、270選擇信號(hào)在第1、第3選擇器201、203中選擇了來自4相生成電路10的0度時(shí)，在第2、第4選擇器202、204中選擇來自4相生成電路10的90度，在第1、第3選擇器201、203中選擇了來自4相生成電路10的180度時(shí)，在第2、第4選擇器202、204中選擇270度。即，在第1、第3選擇器201、203及第2、第4選擇器202、204中選擇了來自4相生成電路10的某相位的時(shí)鐘信號(hào)時(shí)，在控制電路70′中，按照UP、DOWN信號(hào)，在插補(bǔ)器301、302的相位差的內(nèi)分值(內(nèi)分x1-x的值x)成為x＞1或x＜0的場(chǎng)合(溢出或未滿)，根據(jù)0、180控制信號(hào)、90、270控制信號(hào)，在第1、第3選擇器201、203及第2、第4選擇器202、204中，進(jìn)行向4相生成電路10的其他相位的時(shí)鐘信號(hào)的切換。
圖6是說明圖5的電路的動(dòng)作的定時(shí)波形圖。圖6中例示了網(wǎng)眼圖形，偶(even)數(shù)據(jù)、奇(odd)數(shù)據(jù)的空白部分表示網(wǎng)眼開口。在發(fā)送側(cè)對(duì)偶數(shù)據(jù)和奇數(shù)據(jù)進(jìn)行多路復(fù)用所得的串行數(shù)據(jù)被輸入到接收器40，偶(even)數(shù)據(jù)在0度的時(shí)鐘信號(hào)的上升脈沖沿由鎖存器501來采樣，奇(odd)數(shù)據(jù)在180度的時(shí)鐘信號(hào)(與0度反相的時(shí)鐘信號(hào))的上升脈沖沿由鎖存器502來采樣。偶數(shù)據(jù)、奇數(shù)據(jù)間的脈沖沿在90度時(shí)鐘信號(hào)和270度時(shí)鐘信號(hào)的上升脈沖沿分別被采樣。
另外，作為具備插補(bǔ)器的時(shí)鐘和數(shù)據(jù)恢復(fù)電路，可以參照專利文獻(xiàn)1等的記載。插補(bǔ)器除了由CMOS電路(例如專利文獻(xiàn)1的圖4，圖6)構(gòu)成之外，例如也可以由圖7所示的差動(dòng)電路來構(gòu)成(參照專利文獻(xiàn)1)。參照?qǐng)D7，該插補(bǔ)器通過控制信號(hào)ict1[15:0]，使得共用負(fù)載電路的，從柵極輸入第1差動(dòng)輸入IN1、IN1B的第1差動(dòng)對(duì)(MN61，MN62)的共用源極及從柵極輸入第2差動(dòng)輸入IN2、IN2B的第2差動(dòng)對(duì)(MN63，MN64)的共用源極上分別連接的電流源CS1、CS2中流動(dòng)的電流可變，從而可變地控制差動(dòng)輸出信號(hào)OUT、OUTB的相位。
專利文獻(xiàn)1特開2002-190724號(hào)公報(bào)(圖4，圖6，圖15)發(fā)明內(nèi)容發(fā)明打算解決的課題然而，在參照?qǐng)D5說明了的現(xiàn)有時(shí)鐘和數(shù)據(jù)恢復(fù)電路中，作為數(shù)據(jù)鎖存用的時(shí)鐘信號(hào)，使用了由1個(gè)插補(bǔ)器301差動(dòng)輸出了的時(shí)鐘信號(hào)(0度數(shù)據(jù)鎖存用時(shí)鐘及其反相的180度數(shù)據(jù)鎖存用時(shí)鐘)。即，不是針對(duì)偶奇數(shù)據(jù)分別單獨(dú)地對(duì)數(shù)據(jù)鎖存用的時(shí)鐘信號(hào)進(jìn)行相位控制的構(gòu)成。
詳細(xì)而言，例如圖6所示，偶(even)和奇(odd)的數(shù)據(jù)的負(fù)荷(デュ一ティ)不同(奇數(shù)據(jù)一方比偶數(shù)據(jù)一方長(zhǎng))，奇(odd)數(shù)據(jù)的采樣在離偶(even)數(shù)據(jù)的采樣位置180度的相位進(jìn)行。即，奇(odd)數(shù)據(jù)的采樣·定時(shí)以依賴于偶(even)數(shù)據(jù)的采樣·定時(shí)的形式被控制。
這樣，在圖5所示的構(gòu)成的時(shí)鐘和數(shù)據(jù)恢復(fù)電路的場(chǎng)合，就不能按照負(fù)荷變差了的數(shù)據(jù)的偶奇的網(wǎng)眼開口，按偶奇獨(dú)立地控制數(shù)據(jù)鎖存用的時(shí)鐘信號(hào)的相位，這是其課題。
還有，在圖5所示的時(shí)鐘和數(shù)據(jù)恢復(fù)電路中，在要按偶奇單獨(dú)地控制數(shù)據(jù)鎖存用的時(shí)鐘信號(hào)的場(chǎng)合，由來自控制電路70′的控制信號(hào)對(duì)相位的移動(dòng)量進(jìn)行可變控制的插補(bǔ)器的個(gè)數(shù)就會(huì)增大，導(dǎo)致電路規(guī)模的增大。
用于解決課題的方案本申請(qǐng)所披露的發(fā)明，為了解決上述課題，大致構(gòu)成如下。
本發(fā)明的1個(gè)方面(側(cè)面)所涉及的時(shí)鐘和數(shù)據(jù)恢復(fù)電路，具備分別輸出對(duì)輸入了的2個(gè)時(shí)鐘信號(hào)的相位差進(jìn)行插補(bǔ)而成的時(shí)鐘信號(hào)的多個(gè)插補(bǔ)器；以及輸出對(duì)從上述多個(gè)插補(bǔ)器輸出的多個(gè)時(shí)鐘信號(hào)(稱為「第1組時(shí)鐘信號(hào)」)中的相鄰的相位的時(shí)鐘信號(hào)的相位進(jìn)行分割而成的多個(gè)時(shí)鐘信號(hào)(稱為「第2組時(shí)鐘信號(hào)」)的變換電路，把上述第1組時(shí)鐘信號(hào)用于上述輸入數(shù)據(jù)和脈沖沿的一方的檢出，把上述第2組時(shí)鐘信號(hào)用于上述輸入數(shù)據(jù)和脈沖沿的另一方的檢出。
本發(fā)明所涉及的時(shí)鐘和數(shù)據(jù)恢復(fù)電路，具備生成互相之間相位按(180/N)度分開而成的2N相時(shí)鐘信號(hào)的電路；以及分別輸入2N相時(shí)鐘信號(hào)中的相位按(360/N)度分開的2個(gè)時(shí)鐘信號(hào)，對(duì)相位進(jìn)行插補(bǔ)，分別輸出上述插補(bǔ)所得的信號(hào)及與上述插補(bǔ)所得的信號(hào)反相的信號(hào)的N個(gè)插補(bǔ)器，從上述N個(gè)插補(bǔ)器輸出插補(bǔ)相位所得的2N相時(shí)鐘信號(hào)，具備來自上述N個(gè)插補(bǔ)器的上述2N相時(shí)鐘信號(hào)原樣緩沖而輸出，輸出來自上述N個(gè)插補(bǔ)器的上述2N相時(shí)鐘信號(hào)中的相鄰的相位的2個(gè)時(shí)鐘信號(hào)的中間的相位的2N相時(shí)鐘信號(hào)，從而輸出共計(jì)4N相時(shí)鐘信號(hào)的2N相4N相變換電路，把來自上述2N相4N相變換電路的上述4N相時(shí)鐘信號(hào)中的1組2N相時(shí)鐘信號(hào)用于數(shù)據(jù)檢出，把剩余的2N相時(shí)鐘信號(hào)用于脈沖沿檢出。
在本發(fā)明中，上述1組2N相時(shí)鐘信號(hào)用于對(duì)偶數(shù)據(jù)和奇數(shù)據(jù)進(jìn)行多路復(fù)用所得的串行數(shù)據(jù)的數(shù)據(jù)檢出，其他2N相時(shí)鐘信號(hào)用于脈沖沿檢出。
在本發(fā)明中，優(yōu)選的是，具備生成互相之間相位按90度分開的4相時(shí)鐘信號(hào)的4相時(shí)鐘生成電路；輸入來自上述4相時(shí)鐘生成電路的4相時(shí)鐘中的相位分開180度的2個(gè)時(shí)鐘信號(hào)，對(duì)相位進(jìn)行插補(bǔ)，分別輸出上述插補(bǔ)所得的信號(hào)及與上述插補(bǔ)所得的信號(hào)反相的信號(hào)的第1及第2插補(bǔ)器；以及輸入來自上述第1及第2插補(bǔ)器的4相時(shí)鐘信號(hào)，來自上述第1及第2插補(bǔ)器的4相時(shí)鐘信號(hào)原樣緩沖而輸出，生成對(duì)來自上述第1及第2插補(bǔ)器的4相時(shí)鐘信號(hào)中的相位相鄰的2個(gè)時(shí)鐘信號(hào)進(jìn)行插補(bǔ)所得的4相時(shí)鐘信號(hào)，從而輸出8相時(shí)鐘信號(hào)的4相8相變換電路，來自上述4相8相變換電路的8相時(shí)鐘信號(hào)中的1組4相時(shí)鐘信號(hào)用于對(duì)偶數(shù)據(jù)和奇數(shù)據(jù)進(jìn)行多路復(fù)用、傳送的串行數(shù)據(jù)的數(shù)據(jù)檢出，剩余的4相時(shí)鐘信號(hào)用于脈沖沿檢出。
在本發(fā)明中，具備分別個(gè)別地控制上述第1及第2插補(bǔ)器的相位的插補(bǔ)量的控制電路，可與偶數(shù)據(jù)及奇數(shù)據(jù)的負(fù)荷變化對(duì)應(yīng)而個(gè)別地進(jìn)行負(fù)荷補(bǔ)正。
在本發(fā)明中，上述4相8相變換電路具備來自上述第1及第2插補(bǔ)器的4相時(shí)鐘信號(hào)原樣緩沖而分別輸出的第1至第4緩沖電路；以及分別生成對(duì)來自上述第1、第2插補(bǔ)器的4相時(shí)鐘信號(hào)中的相位相鄰的2個(gè)時(shí)鐘信號(hào)的定時(shí)差進(jìn)行2分割所得的時(shí)鐘信號(hào)的第1至第4定時(shí)分割電路。
在本發(fā)明中，來自上述第1及第2插補(bǔ)器的4相時(shí)鐘信號(hào)原樣緩沖而分別輸出的上述第1至第4緩沖電路也可以由對(duì)于來自上述第1及第2插補(bǔ)器的4相時(shí)鐘信號(hào)分別在2個(gè)輸入端共同輸入時(shí)鐘信號(hào)的第5至第8定時(shí)分割電路來構(gòu)成。
在本發(fā)明中也可以構(gòu)成為，具備輸入來自上述4相時(shí)鐘生成電路的4相時(shí)鐘信號(hào)中的第1相及第3相時(shí)鐘信號(hào)，基于第1選擇信號(hào)，選擇上述第1相及第3相時(shí)鐘信號(hào)的一方，向上述第1插補(bǔ)器的第1輸入供給的第1選擇器；輸入來自上述4相時(shí)鐘生成電路的上述4相時(shí)鐘信號(hào)中的第2相及第4相時(shí)鐘信號(hào)，基于第2選擇信號(hào)，選擇上述第2相及第4相時(shí)鐘信號(hào)的一方，向上述第1插補(bǔ)器的第2輸入供給的第2選擇器；輸入來自上述4相時(shí)鐘生成電路的4相時(shí)鐘信號(hào)中的上述第1相及第3相時(shí)鐘信號(hào)，基于上述第1選擇信號(hào)，選擇上述第1相及第3相時(shí)鐘信號(hào)的一方，向上述第2插補(bǔ)器的第1輸入供給的第3選擇器；以及輸入來自上述4相時(shí)鐘生成電路的4相時(shí)鐘信號(hào)中的上述第2相及第4相時(shí)鐘信號(hào)，基于上述第1選擇信號(hào)，選擇上述第2相及第4相時(shí)鐘信號(hào)的一方，向上述第2插補(bǔ)器的第2輸入供給的第4選擇器。
發(fā)明效果根據(jù)本發(fā)明，具備生成對(duì)由多個(gè)插補(bǔ)器插補(bǔ)所得的時(shí)鐘中的相位鄰接的2個(gè)時(shí)鐘的相位進(jìn)行分割所得的時(shí)鐘的電路，把上述由多個(gè)插補(bǔ)器插補(bǔ)所得的時(shí)鐘信號(hào)原樣用于輸入數(shù)據(jù)和脈沖沿的一方的檢出，把上述分割所得的時(shí)鐘用于輸入數(shù)據(jù)和脈沖沿的另一方的檢出，通過這樣的構(gòu)成，就能與偶數(shù)據(jù)及奇數(shù)據(jù)的負(fù)荷變化對(duì)應(yīng)，個(gè)別地進(jìn)行負(fù)荷補(bǔ)正。根據(jù)這種構(gòu)成的本發(fā)明，抑制了電路規(guī)模的增大。


圖1是表示本發(fā)明的一實(shí)施例的構(gòu)成的圖。
圖2是表示本發(fā)明的一實(shí)施例的動(dòng)作的一個(gè)例子的定時(shí)波形圖。
圖3是表示圖1的4相8相變換電路的構(gòu)成的一個(gè)例子的圖。
圖4是表示圖3的定時(shí)差分割電路的構(gòu)成的一個(gè)例子的圖。
圖5是表示現(xiàn)有時(shí)鐘和數(shù)據(jù)恢復(fù)電路的典型的構(gòu)成的一個(gè)例子的圖。
圖6是表示圖5的動(dòng)作的一個(gè)例子的定時(shí)波形圖。
圖7是表示插補(bǔ)器的一個(gè)例子的圖。
標(biāo)號(hào)說明10 4 相生成電路201～204選擇電路301、302插補(bǔ)器40 接收器501～508鎖存電路60、60′數(shù)字濾波器70、70′控制電路具體實(shí)施方式
為更加詳細(xì)述說上述本發(fā)明，以下參照附圖來說明。本發(fā)明，具備通過對(duì)互相之間相位按360度/2N分開的2N相時(shí)鐘信號(hào)的2時(shí)鐘信號(hào)的相位進(jìn)行插補(bǔ)而生成希望的相位的2N相時(shí)鐘信號(hào)的插補(bǔ)器；以及生成由對(duì)2N相時(shí)鐘信號(hào)的鄰接的相位的2個(gè)時(shí)鐘信號(hào)進(jìn)行插補(bǔ)所得的2N個(gè)時(shí)鐘信號(hào)和對(duì)來自插補(bǔ)器的2N相時(shí)鐘信號(hào)原樣緩沖所得的2N個(gè)時(shí)鐘信號(hào)組成的計(jì)4N個(gè)時(shí)鐘信號(hào)的2N相4N相變換電路。把從2N相4N相變換電路輸出的4N相時(shí)鐘信號(hào)中的2N相時(shí)鐘信號(hào)用于接收串行數(shù)據(jù)(偶數(shù)據(jù)、奇數(shù)據(jù)被多路復(fù)用、被傳送)的數(shù)據(jù)檢出，把剩余的2N相時(shí)鐘信號(hào)用于脈沖沿檢出。根據(jù)本發(fā)明，在對(duì)數(shù)據(jù)進(jìn)行鎖存的2N相時(shí)鐘信號(hào)的相位方面，能對(duì)每個(gè)偶、奇數(shù)據(jù)單獨(dú)進(jìn)行偏移調(diào)整。因此，能配合串行數(shù)據(jù)的負(fù)荷偏差而調(diào)整相位。以下，就實(shí)施例進(jìn)行說明。另外，以下說明在參照?qǐng)D3說明了的4相時(shí)鐘信號(hào)中適用了本發(fā)明的例子。
實(shí)施例1圖1是表示本發(fā)明的一實(shí)施例的構(gòu)成的圖。參照?qǐng)D1，在本實(shí)施例中，4相生成電路10接收由未圖示的PLL(Phase Locked Loop)電路等生成了的時(shí)鐘信號(hào)CLK，生成對(duì)該時(shí)鐘信號(hào)CLK進(jìn)行分頻等而使相位互相按90度逐一分開的4相時(shí)鐘信號(hào)。
第1選擇器201輸入從4相生成電路10輸出的0度和180度的時(shí)鐘信號(hào)，基于0、180選擇信號(hào)，選擇、輸出0度和180度的時(shí)鐘信號(hào)的一方。第2選擇器202輸入從4相生成電路10輸出的90度和270度的時(shí)鐘信號(hào)，基于90、270選擇信號(hào)，選擇、輸出90度和270度的時(shí)鐘信號(hào)的一方。第3選擇器203輸入從4相生成電路10輸出的0度和180度的時(shí)鐘信號(hào)，基于0、180選擇信號(hào)，選擇、輸出0度和180度的時(shí)鐘信號(hào)的一方。第4選擇器204輸入從4相生成電路10輸出的90度和270度的時(shí)鐘信號(hào)，基于90、270選擇信號(hào)，選擇、輸出90度和270度的時(shí)鐘信號(hào)的一方。
第1插補(bǔ)器301輸入第1、第2選擇器201、202的輸出，輸出把按照來自控制電路70的偶時(shí)鐘信號(hào)插補(bǔ)控制信號(hào)對(duì)輸入了的2個(gè)信號(hào)的相位差進(jìn)行插補(bǔ)所得的相位的相位0、180數(shù)據(jù)鎖存用的時(shí)鐘信號(hào)(差動(dòng)時(shí)鐘信號(hào))。
第2插補(bǔ)器302輸入第3、第4選擇器203、204的輸出，輸出把按照來自控制電路70的奇時(shí)鐘信號(hào)插補(bǔ)控制信號(hào)對(duì)輸入了的2個(gè)信號(hào)的相位差進(jìn)行插補(bǔ)所得的相位的90、270脈沖沿用的時(shí)鐘信號(hào)(差動(dòng)時(shí)鐘信號(hào))。
4相8相變換電路80輸入來自第1插補(bǔ)器301的輸出(0、180度的時(shí)鐘信號(hào))、來自第2插補(bǔ)器302的輸出(90、270度的時(shí)鐘信號(hào))，來自第1及第2插補(bǔ)器301及302的4相時(shí)鐘信號(hào)(0、180及90、270)原樣通過緩沖器而輸出。還有，4相8相變換電路80根據(jù)分別從第1及第2插補(bǔ)器301及302輸出的0度和90度的時(shí)鐘信號(hào)、分別從第2及第1插補(bǔ)器302及301輸出的90度和180度的時(shí)鐘信號(hào)、分別從第1及第2插補(bǔ)器301及302輸出的180度和270度的時(shí)鐘信號(hào)、分別從第2及第1插補(bǔ)器302及301輸出的270度和360度(270度的下一周期的0度)的時(shí)鐘信號(hào)，分別生成45度、135度、225度、315度的相位的時(shí)鐘信號(hào)(稱為45脈沖沿、135脈沖沿、225脈沖沿、315脈沖沿鎖存用的時(shí)鐘信號(hào))。根據(jù)這種構(gòu)成，4相8相變換電路80輸出8相時(shí)鐘信號(hào)。
第1鎖存器501在0數(shù)據(jù)鎖存用的時(shí)鐘信號(hào)的上升脈沖沿對(duì)接收串行數(shù)據(jù)進(jìn)行鎖存，輸出數(shù)據(jù)(偶數(shù)據(jù))。
第3鎖存器503在90數(shù)據(jù)鎖存用的時(shí)鐘信號(hào)的上升脈沖沿對(duì)接收串行數(shù)據(jù)進(jìn)行鎖存，輸出數(shù)據(jù)(奇數(shù)據(jù))。
第5鎖存器505在180數(shù)據(jù)鎖存用的時(shí)鐘信號(hào)的上升脈沖沿對(duì)接收串行數(shù)據(jù)進(jìn)行鎖存，輸出數(shù)據(jù)(偶數(shù)據(jù))。
第7鎖存器507在270數(shù)據(jù)鎖存用的時(shí)鐘信號(hào)的上升脈沖沿對(duì)接收串行數(shù)據(jù)進(jìn)行鎖存，輸出數(shù)據(jù)(奇數(shù)據(jù))。
第2鎖存器502在45脈沖沿鎖存用的時(shí)鐘信號(hào)的上升脈沖沿對(duì)接收串行數(shù)據(jù)進(jìn)行鎖存，輸出鎖存結(jié)果(脈沖沿檢出結(jié)果)。
第4鎖存器504在135脈沖沿鎖存用的時(shí)鐘信號(hào)的上升脈沖沿對(duì)接收串行數(shù)據(jù)進(jìn)行鎖存，輸出鎖存結(jié)果(脈沖沿檢出結(jié)果)。
第6鎖存器506在225脈沖沿鎖存用的時(shí)鐘信號(hào)的上升脈沖沿對(duì)接收串行數(shù)據(jù)進(jìn)行鎖存，輸出鎖存結(jié)果(脈沖沿檢出結(jié)果)。
第8鎖存器508在315脈沖沿鎖存用的時(shí)鐘信號(hào)的上升脈沖沿對(duì)接收串行數(shù)據(jù)進(jìn)行鎖存，輸出鎖存結(jié)果(脈沖沿檢出結(jié)果)。
數(shù)字濾波器60被供給第1至第8鎖存器501至508的輸出，基于濾波處理的結(jié)果，輸出UP、DOWN信號(hào)。
控制電路70基于UP、DOWN信號(hào)，輸出0、180選擇信號(hào)、90、270選擇信號(hào)、偶、奇插補(bǔ)控制信號(hào)。
在本實(shí)施例中，2個(gè)插補(bǔ)器301、302用于串行數(shù)據(jù)的偶數(shù)、奇數(shù)數(shù)據(jù)的采樣用的4相時(shí)鐘信號(hào)的生成，分割由插補(bǔ)器插補(bǔ)所得的4相時(shí)鐘信號(hào)的相鄰的相位的時(shí)鐘信號(hào)的相位差而生成脈沖沿的檢出。
圖2是表示圖1的構(gòu)成的動(dòng)作的一個(gè)例子的定時(shí)波形圖。圖2中例示了網(wǎng)眼圖形，偶(even)數(shù)據(jù)、奇(odd)數(shù)據(jù)的空白部分表示網(wǎng)眼開口。在0數(shù)據(jù)鎖存用時(shí)鐘信號(hào)的上升脈沖沿鎖存偶數(shù)據(jù)，在90數(shù)據(jù)鎖存用時(shí)鐘信號(hào)的上升脈沖沿鎖存奇數(shù)據(jù)，在180數(shù)據(jù)鎖存用時(shí)鐘信號(hào)的上升脈沖沿鎖存下一偶數(shù)據(jù)，在270數(shù)據(jù)鎖存用時(shí)鐘信號(hào)的上升脈沖沿鎖存下一奇數(shù)據(jù)。還有，分別在45、135、225、315度的脈沖沿鎖存用時(shí)鐘信號(hào)的上升脈沖沿鎖存偶奇數(shù)據(jù)的脈沖沿。
根據(jù)本實(shí)施例，從4相時(shí)鐘生成8相時(shí)鐘，對(duì)串行數(shù)據(jù)的數(shù)據(jù)及脈沖沿進(jìn)行采樣，作為串行數(shù)據(jù)的傳送率，以圖5的構(gòu)成的2倍的傳送率而動(dòng)作。
還有，根據(jù)本實(shí)施例，通過對(duì)生成數(shù)據(jù)鎖存用的時(shí)鐘信號(hào)的插補(bǔ)器的輸出進(jìn)行插補(bǔ)而生成脈沖沿檢出用的時(shí)鐘信號(hào)，能把從2個(gè)插補(bǔ)器301、302輸出的4相時(shí)鐘信號(hào)用作數(shù)據(jù)鎖存用的時(shí)鐘信號(hào)。例如把偶數(shù)據(jù)的采樣分配給從插補(bǔ)器301輸出的時(shí)鐘信號(hào)(0度，180度)，把奇數(shù)據(jù)的采樣分配給從插補(bǔ)器302輸出的時(shí)鐘信號(hào)(90度，270度)，從而就能單獨(dú)地控制偶奇數(shù)據(jù)的采樣相位。在圖2所示的例子中，偶奇數(shù)據(jù)的負(fù)荷有很大不同，而本實(shí)施例能分別單獨(dú)地控制例如0度、90度的數(shù)據(jù)鎖存用的時(shí)鐘信號(hào)的相位。因此，根據(jù)本實(shí)施例，針對(duì)偶奇的數(shù)據(jù)的負(fù)荷的變動(dòng)等，能適當(dāng)?shù)匮a(bǔ)正負(fù)荷。
另外，在本實(shí)施例中，4相8相變換電路80只要是來自第1及第2插補(bǔ)器301及302的0、90、180、270度的4相時(shí)鐘信號(hào)原樣緩沖、輸出，對(duì)4相時(shí)鐘信號(hào)的相鄰的相位的時(shí)鐘信號(hào)的相位差進(jìn)行分割而生成的構(gòu)成，任意構(gòu)成都可以采用。
圖3是表示圖1的4相8相變換電路80的構(gòu)成的一個(gè)例子的圖，由8個(gè)定時(shí)差分割電路81～88構(gòu)成。定時(shí)差分割電路81、83、85、87在2個(gè)輸入IN1、IN2上共同輸入來自第1及第2插補(bǔ)器301及302的0度、90度、180度、270度的4相時(shí)鐘信號(hào)，輸出0度、90度、180度、270度的時(shí)鐘信號(hào)。定時(shí)差分割電路82、84、86、88在2個(gè)輸入IN1、IN2上分別輸入來自第1及第2插補(bǔ)器301及302的0度和90度、90度和180度、180度和270度、270度和360度的信號(hào)，分別輸出對(duì)2個(gè)輸入的相位差進(jìn)行等分割所得的45度、135度、225度、315度的時(shí)鐘信號(hào)。另外，定時(shí)差分割電路81～88只要是生成具有對(duì)2個(gè)輸入信號(hào)的相位差進(jìn)行分割所得的相位的輸出信號(hào)的構(gòu)成，任意構(gòu)成都可以采用。
圖4是表示圖3的定時(shí)差分割電路81～88的構(gòu)成的一個(gè)例子的圖，由CMOS構(gòu)成。參照?qǐng)D4，定時(shí)差分割電路具備把IN1、IN2作為輸入的OR電路；源極與電源VDD連接，柵極與OR電路的輸出連接的PMOS晶體管MP1；源極分別通過恒流I0而與GND連接，漏極與PMOS晶體管MP1的漏極共連，柵極分別與IN1、IN2連接的NMOS晶體管MN1、MN2；以及輸入與PMOS晶體管MP1的漏極和NMOS晶體管MN1、MN2的漏極的共連點(diǎn)連接的反相器INV。以下概略說明該電路的動(dòng)作。
輸入IN1、IN2一同為L(zhǎng)OW電平時(shí)，OR電路的輸出成為L(zhǎng)OW電平，PMOS晶體管MP1導(dǎo)通，反相器INV的輸出為電源電位VDD(以VDD對(duì)電容C充電)，反相器INV的輸入為L(zhǎng)OW電平。從該狀態(tài)，例如IN1向HIGH電平變遷的話，PMOS晶體管MP1就截止，反相器INV的輸入端的電容C的積蓄電荷以電流I0放電。IN1向HIGH電平變遷之后，接著IN2向HIGH電平變遷的話，電容C的積蓄電荷就以2I0放電，反相器INV的輸入端電位(電容C的端子電壓)低于閾值的話，反相器INV1的輸出就向HIGH電平變遷。從IN1上升起在時(shí)間T后IN2上升了的場(chǎng)合的反相器INV的輸出位于在IN1的上升時(shí)IN2也同時(shí)上升了的場(chǎng)合的反相器INV的輸出的上升的定時(shí)和在IN2上升的定時(shí)IN1也同時(shí)上升了的場(chǎng)合(IN1的上升落后T)的反相器INV的輸出的上升的定時(shí)的中間。
或者，圖3的定時(shí)差分割電路81～88也可以是在圖7的構(gòu)成中，CS1、CS2由同一值的恒流源(固定值的恒流源)構(gòu)成，省略了控制信號(hào)ict1的構(gòu)成。
另外，在上述實(shí)施例中，能通過對(duì)生成數(shù)據(jù)鎖存用的時(shí)鐘信號(hào)的插補(bǔ)器的輸出進(jìn)行插補(bǔ)而生成脈沖沿檢出用的時(shí)鐘信號(hào)，把來自插補(bǔ)器301、302的4相時(shí)鐘信號(hào)用作數(shù)據(jù)鎖存用的時(shí)鐘信號(hào)，因而能單獨(dú)地控制第偶數(shù)個(gè)、第奇數(shù)個(gè)數(shù)據(jù)的采樣相位。
以上就上述實(shí)施例說明了本發(fā)明，當(dāng)然，本發(fā)明不只限于上述實(shí)施例的構(gòu)成，而是還包括在本發(fā)明的范圍內(nèi)本領(lǐng)域技術(shù)人員能做的各種變形、修正。
權(quán)利要求
1.一種時(shí)鐘和數(shù)據(jù)恢復(fù)電路，其特征在于，具備分別生成對(duì)輸入了的2個(gè)時(shí)鐘信號(hào)的相位差進(jìn)行插補(bǔ)而成的相位的時(shí)鐘信號(hào)的多個(gè)插補(bǔ)器；以及接收由從上述多個(gè)插補(bǔ)器輸出的多個(gè)時(shí)鐘信號(hào)組成的第1組時(shí)鐘信號(hào)，生成對(duì)上述第1組時(shí)鐘信號(hào)中的相鄰的相位的時(shí)鐘信號(hào)的相位進(jìn)行分割而成的第2組時(shí)鐘信號(hào)的電路，把上述第1組時(shí)鐘信號(hào)用于輸入數(shù)據(jù)和脈沖沿的一方的檢出，把上述第2組時(shí)鐘信號(hào)用于上述輸入數(shù)據(jù)和脈沖沿的另一方的檢出。
2.一種時(shí)鐘和數(shù)據(jù)恢復(fù)電路，其特征在于，具備生成互相之間相位按(180/N)度分開而成的2N相時(shí)鐘信號(hào)的電路；以及分別輸入上述2N相時(shí)鐘信號(hào)中的相位按(360/N)度分開的2個(gè)時(shí)鐘信號(hào)，對(duì)相位進(jìn)行插補(bǔ)，分別輸出上述插補(bǔ)所得的信號(hào)及與上述插補(bǔ)所得的信號(hào)反相的信號(hào)的N個(gè)插補(bǔ)器，從上述N個(gè)插補(bǔ)器輸出插補(bǔ)相位所得的2N相時(shí)鐘信號(hào)，具備來自上述N個(gè)插補(bǔ)器的上述2N相時(shí)鐘信號(hào)原樣緩沖而輸出，輸出來自上述N個(gè)插補(bǔ)器的上述2N相時(shí)鐘信號(hào)中的相鄰的相位的2個(gè)時(shí)鐘信號(hào)的中間的相位的2N相時(shí)鐘信號(hào)，從而輸出共計(jì)4N相時(shí)鐘信號(hào)的2N相4N相變換電路，把來自上述2N相4N相變換電路的上述4N相時(shí)鐘信號(hào)中的1組2N相時(shí)鐘信號(hào)用于輸入數(shù)據(jù)的檢出，把剩余2N相時(shí)鐘信號(hào)用于脈沖沿的檢出。
3.根據(jù)權(quán)利要求2所述的時(shí)鐘和數(shù)據(jù)恢復(fù)電路，其特征在于，把上述1組2N相時(shí)鐘信號(hào)用于對(duì)偶數(shù)據(jù)和奇數(shù)據(jù)進(jìn)行多路復(fù)用所得的串行數(shù)據(jù)的數(shù)據(jù)檢出，把其他2N相時(shí)鐘信號(hào)用于脈沖沿檢出。
4.一種時(shí)鐘和數(shù)據(jù)恢復(fù)電路，其特征在于，具備生成互相之間相位按90度分開而成的4相時(shí)鐘信號(hào)的4相時(shí)鐘生成電路；輸入來自上述4相時(shí)鐘生成電路的4相時(shí)鐘中的第1相及第3相時(shí)鐘信號(hào)，對(duì)相位進(jìn)行插補(bǔ)，輸出上述插補(bǔ)所得的信號(hào)及與上述插補(bǔ)所得的信號(hào)反相的信號(hào)的第1插補(bǔ)器；輸入來自上述4相時(shí)鐘生成電路的4相時(shí)鐘中的第2相及第4相時(shí)鐘信號(hào)，對(duì)相位進(jìn)行插補(bǔ)，輸出上述插補(bǔ)所得的信號(hào)及與上述插補(bǔ)所得的信號(hào)反相的信號(hào)的第2插補(bǔ)器；以及輸入來自上述第1及第2插補(bǔ)器的4相時(shí)鐘信號(hào)，來自上述第1及第2插補(bǔ)器的4相時(shí)鐘信號(hào)原樣緩沖而輸出，生成對(duì)來自上述第1及第2插補(bǔ)器的4相時(shí)鐘信號(hào)中的相位相鄰的2個(gè)時(shí)鐘信號(hào)進(jìn)行插補(bǔ)所得的4相時(shí)鐘信號(hào)，從而輸出8相時(shí)鐘信號(hào)的4相8相變換電路，把來自上述4相8相變換電路的8相時(shí)鐘信號(hào)中的1組4相時(shí)鐘信號(hào)用于對(duì)偶數(shù)據(jù)、奇數(shù)據(jù)進(jìn)行多路復(fù)用、傳送的串行數(shù)據(jù)的數(shù)據(jù)檢出，把剩余的4相時(shí)鐘信號(hào)用于脈沖沿檢出。
5.根據(jù)權(quán)利要求4所述的時(shí)鐘和數(shù)據(jù)恢復(fù)電路，其特征在于，具備分別個(gè)別地控制上述第1及第2插補(bǔ)器的相位的插補(bǔ)量的控制電路，可與偶數(shù)據(jù)及奇數(shù)據(jù)的負(fù)荷變化對(duì)應(yīng)而個(gè)別地進(jìn)行負(fù)荷補(bǔ)正。
6.根據(jù)權(quán)利要求4所述的時(shí)鐘和數(shù)據(jù)恢復(fù)電路，其特征在于，上述4相8相變換電路具備來自上述第1及第2插補(bǔ)器的4相時(shí)鐘信號(hào)原樣緩沖而分別輸出的第1至第4緩沖電路；以及分別生成對(duì)來自上述第1、第2插補(bǔ)器的4相時(shí)鐘信號(hào)中的相位相鄰的2個(gè)時(shí)鐘信號(hào)的定時(shí)差進(jìn)行2分割所得的時(shí)鐘信號(hào)的第1至第4定時(shí)分割電路。
7.根據(jù)權(quán)利要求6所述的時(shí)鐘和數(shù)據(jù)恢復(fù)電路，其特征在于，來自上述第1及第2插補(bǔ)器的4相時(shí)鐘信號(hào)原樣緩沖而分別輸出的上述第1至第4緩沖電路由分別對(duì)于來自上述第1及第2插補(bǔ)器的4相時(shí)鐘信號(hào)在2個(gè)輸入端共同輸入時(shí)鐘信號(hào)的第5至第8定時(shí)分割電路來構(gòu)成。
8.根據(jù)權(quán)利要求4所述的時(shí)鐘和數(shù)據(jù)恢復(fù)電路，其特征在于具備輸入來自上述4相時(shí)鐘生成電路的4相時(shí)鐘信號(hào)中的第1相及第3相時(shí)鐘信號(hào)，基于第1選擇信號(hào)，選擇上述第1相及第3相時(shí)鐘信號(hào)的一方，向上述第1插補(bǔ)器的第1輸入供給的第1選擇器；輸入來自上述4相時(shí)鐘生成電路的上述4相時(shí)鐘信號(hào)中的第2相及第4相時(shí)鐘信號(hào)，基于第2選擇信號(hào)，選擇上述第2相及第4相時(shí)鐘信號(hào)的一方，向上述第1插補(bǔ)器的第2輸入供給的第2選擇器；輸入來自上述4相時(shí)鐘生成電路的4相時(shí)鐘信號(hào)中的上述第1相及第3相時(shí)鐘信號(hào)，基于上述第1選擇信號(hào)，選擇上述第1相及第3相時(shí)鐘信號(hào)的一方，向上述第2插補(bǔ)器的第1輸入供給的第3選擇器；以及輸入來自上述4相時(shí)鐘生成電路的4相時(shí)鐘信號(hào)中的上述第2相及第4相時(shí)鐘信號(hào)，基于上述第2選擇信號(hào)，選擇上述第2相及第4相時(shí)鐘信號(hào)的一方，向上述第2插補(bǔ)器的第2輸入供給的第4選擇器。
9.根據(jù)權(quán)利要求8所述的時(shí)鐘和數(shù)據(jù)恢復(fù)電路，其特征在于具備響應(yīng)來自上述4相8相變換電路的8相時(shí)鐘信號(hào)，分別鎖存上述串行數(shù)據(jù)的第1至第8鎖存器；接收上述第1至第8鎖存器的鎖存輸出，基于對(duì)其進(jìn)行處理的結(jié)果，輸出增或減信號(hào)的數(shù)字濾波器；以及接收來自上述數(shù)字濾波器的上述增或減信號(hào)，生成上述第1及第2選擇信號(hào)，生成對(duì)上述第1及第2插補(bǔ)器的插補(bǔ)量個(gè)別地進(jìn)行控制的第1及第2控制信號(hào)的控制電路。
全文摘要
一種可與第偶數(shù)個(gè)、第奇數(shù)個(gè)數(shù)據(jù)的負(fù)荷的變動(dòng)等個(gè)別地對(duì)應(yīng)而進(jìn)行補(bǔ)正的時(shí)鐘和數(shù)據(jù)恢復(fù)電路。具備生成互相之間相位按90度分開的4相時(shí)鐘信號(hào)的4相時(shí)鐘生成電路(10)；輸入相位分開180度的2個(gè)時(shí)鐘，對(duì)相位進(jìn)行插補(bǔ)，分別輸出上述插補(bǔ)所得的信號(hào)及與上述插補(bǔ)所得的信號(hào)反相的信號(hào)的第1及第2插補(bǔ)器(30
文檔編號(hào)G06F1/06GK101018051SQ20071000631
公開日2007年8月15日 申請(qǐng)日期2007年2月1日 優(yōu)先權(quán)日2006年2月1日
發(fā)明者佐伯貴范 申請(qǐng)人:恩益禧電子股份有限公司