專利名稱：運(yùn)算處理裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及CPU等運(yùn)算處理裝置內(nèi)部的控制技術(shù)，尤其涉及用于運(yùn)算處理裝置間的相互調(diào)用的控制技術(shù)。
技術(shù)背景本發(fā)明涉及CPU間的相互調(diào)用，尤其以多CPU系統(tǒng)作為對(duì)象。相 互調(diào)用為用于維持虛擬存儲(chǔ)器中的存儲(chǔ)始終性的、由OS使用的內(nèi)部處理器中斷，是處理器間的通信手段的一種。作為本發(fā)明的相關(guān)技術(shù)，例如在專利文獻(xiàn)1中公開(kāi)有如下的技術(shù)， 在對(duì)讀出請(qǐng)求的響應(yīng)返回到請(qǐng)求的發(fā)布源之前的期間，在采用了作為解放系統(tǒng)總線的方式的讀出分離(read split)方式的計(jì)算機(jī)系統(tǒng)的讀出控制 裝置中，分別分割控制存儲(chǔ)器讀出和I/0管理表，從而防止由響應(yīng)延遲的 1/0讀出所引起的讀出管理表的占用。另外，例如在專利文獻(xiàn)2中公開(kāi)有如下的技術(shù)，為了公用系統(tǒng)總線 的高速化而提供用于向該系統(tǒng)總線連接多個(gè)數(shù)據(jù)處理器、存儲(chǔ)器單元以 及I/O接口的帶有緩沖功能的萬(wàn)能接口 。但是，這些技術(shù)都是在計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)上具有特征，而與CPU的 內(nèi)部結(jié)構(gòu)無(wú)關(guān)。這里，對(duì)圖l進(jìn)行說(shuō)明。該圖表示多CPU系統(tǒng)的概括結(jié)構(gòu)例。在該 結(jié)構(gòu)例中，CPUA1100、 CPUB1200、及存儲(chǔ)器1400與系統(tǒng)控制器(以下 稱"SC") 1300連接。這里，CPUA1100與CPUB1200的各個(gè)CPU內(nèi)核部 1110、 1210分別通過(guò)外部接口部1120、 1220與SC1300連接。通過(guò)外部接口部1120、 1220來(lái)進(jìn)行相互調(diào)用的控制。外部接口部 1120、 1220分別具有相互調(diào)用發(fā)送控制部(以下，稱"XCSC" (Cross Call Send Controller)) 1121、 1221;相互調(diào)用接收控制部(以下，稱"XCRC"(Cross Call Receive Controller)) 1122、 1222。使用圖2對(duì)圖1所示的系統(tǒng)中的相互調(diào)用收發(fā)的流程進(jìn)行說(shuō)明。首先，如(l)的兩個(gè)箭頭所示，當(dāng)從CPUA1100的CPU內(nèi)核部1110 發(fā)送相互調(diào)用的數(shù)據(jù)(粗箭頭)和相互調(diào)用請(qǐng)求的發(fā)布請(qǐng)求(細(xì)箭頭) 時(shí)，如(2)的箭頭所示，XCSC1121對(duì)其進(jìn)行緩沖，并且向SC1300發(fā) 布相互調(diào)用請(qǐng)求(相互調(diào)用要求)。如(3)的箭頭所示，SC1300根據(jù)對(duì)方(此時(shí)為CPUB1200)的狀 態(tài)，如果對(duì)方為非BUSY (忙)狀態(tài)，g卩，在SC1300自身具有的寄存器 中的表示CPUB1200的狀態(tài)的BUSY位(busybit)未被設(shè)立，則設(shè)立該 BUSY位(圖2的SC1300中所示的箭頭)，并且對(duì)作為請(qǐng)求源的CPUA1100 回答ACK(許可)。另 一方面，如果對(duì)方已為BUSY狀態(tài)(設(shè)立有該BUSY 位)，則對(duì)CPUA1100回答NACK (不許可)。CPUA1100在接受了 ACK時(shí)，如(4)的箭頭所示，將相互調(diào)用的 數(shù)據(jù)發(fā)送給SC1300。另一方面，在接受了NACK時(shí)，經(jīng)過(guò)規(guī)定時(shí)間后， 使XCSC1121重新對(duì)SC1300發(fā)布相互調(diào)用請(qǐng)求，然后，使XCSC1121 反復(fù)發(fā)布相互調(diào)用請(qǐng)求，直至接收到ACK。在作為相互調(diào)用的接收側(cè)的CPUB1200的XCRC1222中，如(5) 的箭頭所示，當(dāng)從SC1300發(fā)送相互調(diào)用的數(shù)據(jù)時(shí)，將該數(shù)據(jù)寫(xiě)入內(nèi)部的 寄存器。然后，如(6)的箭頭所示，XCRC1222將相互調(diào)用接收通知發(fā) 送給CPUB1200的CPU內(nèi)核部1210(向外的細(xì)箭頭)，并且交換數(shù)據(jù)(粗 箭頭)。之后，當(dāng)從CPU內(nèi)核部1210傳送相互調(diào)用接收時(shí)的作業(yè)已結(jié)束 的情況時(shí)(向內(nèi)的細(xì)箭頭)，如(7)的箭頭所示，XCRC1222向SC1300 發(fā)布清除表示CPUB1200狀態(tài)的BUSY位的請(qǐng)求。因此，在上述圖2的 動(dòng)作說(shuō)明中，從向基于(2)的箭頭所示的CPUA的SC發(fā)布相互調(diào)用請(qǐng) 求(相互調(diào)用請(qǐng)求)到對(duì)基于(7)的CPUB的SC解除BUSY狀態(tài)的期 間，成為SC中的BUSY期間(BUSY上部的箭頭)。XCSC1121、 1221具有數(shù)據(jù)寄存器、存儲(chǔ)相互調(diào)用的BUSY (相 互調(diào)用發(fā)布中)及NACK (相互調(diào)用的發(fā)布失敗)狀態(tài)的狀態(tài)寄存器、 和預(yù)先存儲(chǔ)指令的發(fā)布順序以及發(fā)布內(nèi)容的指令FIFO (先進(jìn)先出)。圖3表示該狀態(tài)寄存器的構(gòu)成例，圖4表示指令FIFO的構(gòu)成例。如圖3所示，狀態(tài)寄存器按照BUSY和NACK的成對(duì)序號(hào)(BN序 號(hào))來(lái)保存相互調(diào)用的BUSY及NACK狀態(tài)、即相互調(diào)用所涉及的處理 的處理狀況進(jìn)行管理。如圖4所示，指令FIFO保存相互調(diào)用的發(fā)布?xì)v史進(jìn)行管理，該指令 FIFO保存用于管理指令發(fā)布狀況的各種數(shù)據(jù)，并且保存作為表示CPU等 的識(shí)別符的目標(biāo)ID (TID)以及作為用于逐個(gè)識(shí)別依次發(fā)布的相互調(diào)用 的識(shí)別符的請(qǐng)求ID (REQID)，該CPU為向SC1300發(fā)布的相互調(diào)用的 對(duì)方目的地。另外，為了取得與狀態(tài)寄存器的對(duì)應(yīng)，還預(yù)先保存上述BN 序號(hào)。此外，在狀態(tài)寄存器及指令FIFO中被預(yù)先確保的入口 (entry)數(shù) 量與CPU內(nèi)核部1110、1210發(fā)布的相互調(diào)用發(fā)布請(qǐng)求數(shù)量的最大數(shù)量一 致，不過(guò)其由CPU內(nèi)核部1110、 1210的規(guī)格來(lái)決定。這樣， 一直以來(lái)分別設(shè)置有狀態(tài)寄存器和指令FIFO,所以在指令 FIFO中保存有表示兩者對(duì)應(yīng)關(guān)系的BN序號(hào)。因此，如近期的大規(guī)模對(duì)稱多處理器(SMP; Symmetrical Multi-Processor)系統(tǒng)及多內(nèi)核處理器，隨著計(jì)算機(jī)系統(tǒng)內(nèi)發(fā)布相互調(diào)用 的處理器或處理器內(nèi)核的增加，指令FIFO中的用于相互調(diào)用的入口數(shù)量 也必然增加，因此存在相互調(diào)用控制所涉及的硬件資源增大的問(wèn)題。專利文獻(xiàn)l:日本特開(kāi)平11-110343號(hào)公報(bào)專利文獻(xiàn)2:日本特開(kāi)平5-210622號(hào)公報(bào)發(fā)明內(nèi)容本發(fā)明的目的在于抑制由計(jì)算機(jī)系統(tǒng)中的大規(guī)模SMP(對(duì)稱多處理 器)化、處理器的多內(nèi)核化以及處理的多線程化所引起的相互調(diào)用的控制 所需資源的增大。為實(shí)現(xiàn)上述目的，作為本發(fā)明的一個(gè)形態(tài)的運(yùn)算處理裝置，具有控 制部，其控制向其他運(yùn)算處理裝置發(fā)布的相互調(diào)用的發(fā)送；以及存儲(chǔ)部， 其在每個(gè)相互調(diào)用的入口 (entiy)中保存上述相互調(diào)用所涉及的處理的 處理狀況、和與該處理狀況對(duì)應(yīng)的該相互調(diào)用的發(fā)布?xì)v史。此外，在本發(fā)明涉及的運(yùn)算處理裝置中，該控制部可以控制向其他 運(yùn)算處理裝置的相互調(diào)用的發(fā)送，并且控制對(duì)協(xié)調(diào)部進(jìn)行的、上述相互 調(diào)用發(fā)布請(qǐng)求的發(fā)送以及與上述相互調(diào)用所涉及的處理相關(guān)的數(shù)據(jù)的發(fā) 送請(qǐng)求的發(fā)送，該協(xié)調(diào)部對(duì)將信號(hào)傳輸至外部的信號(hào)線的使用權(quán)進(jìn)行協(xié) 調(diào)，上述存儲(chǔ)部包括存儲(chǔ)用于識(shí)別上述相互調(diào)用的識(shí)別符的第一存儲(chǔ) 區(qū)域、存儲(chǔ)用于識(shí)別上述發(fā)布請(qǐng)求的識(shí)別符的第二存儲(chǔ)區(qū)域、存儲(chǔ)用于 識(shí)別上述發(fā)送請(qǐng)求的識(shí)別符的第三存儲(chǔ)區(qū)域。另外，本發(fā)明的運(yùn)算處理裝置還可以具有判斷部，其判斷在上述存 儲(chǔ)部的上述存儲(chǔ)區(qū)域內(nèi)保存的識(shí)別符是針對(duì)什么的識(shí)別符。另外，在本發(fā)明的運(yùn)算處理裝置中，上述判斷部可以根據(jù)表示上述 控制部進(jìn)行的上述控制的進(jìn)展?fàn)顩r的信息來(lái)進(jìn)行上述判斷。此外，本發(fā)明的運(yùn)算處理裝置還可以具有發(fā)布請(qǐng)求切換部，其根據(jù) 上述信號(hào)線的使用狀況來(lái)切換上述發(fā)布請(qǐng)求和上述發(fā)送請(qǐng)求，并輸出至 從上述控制部向上述協(xié)調(diào)部傳輸?shù)男盘?hào)線。作為本發(fā)明另一形態(tài)的信息處理裝置具有多個(gè)運(yùn)算處理裝置，上述 運(yùn)算處理裝置具有控制部，其控制向上述信息處理裝置所具有的其他 運(yùn)算處理裝置發(fā)布的相互調(diào)用的發(fā)送；以及存儲(chǔ)部，其在每個(gè)相互調(diào)用 的入口中保存上述相互調(diào)用所涉及的處理的處理狀況、和與上述處理狀 況對(duì)應(yīng)的上述相互調(diào)用的發(fā)布?xì)v史。此外，在本發(fā)明的信息處理裝置中，上述控制部可以控制向其他運(yùn) 算處理裝置的相互調(diào)用的發(fā)送，并且控制對(duì)協(xié)調(diào)部進(jìn)行的、上述相互調(diào) 用的發(fā)布請(qǐng)求的發(fā)送以及與上述相互調(diào)用所涉及的處理相關(guān)的數(shù)據(jù)的發(fā) 送請(qǐng)求的發(fā)送，該協(xié)調(diào)部對(duì)將信號(hào)傳輸至外部的信號(hào)線的使用權(quán)進(jìn)行協(xié) 調(diào)，上述存儲(chǔ)部包括存儲(chǔ)用于識(shí)別上述相互調(diào)用的識(shí)別符的第一存儲(chǔ) 區(qū)域、存儲(chǔ)用于識(shí)別上述發(fā)布請(qǐng)求的識(shí)別符的第二存儲(chǔ)區(qū)域、以及存儲(chǔ) 用于識(shí)別上述發(fā)送請(qǐng)求的識(shí)別符的第三存儲(chǔ)區(qū)域。此外，本發(fā)明的信息處理裝置還可以具有判斷部，其判斷在上述存 儲(chǔ)部的上述存儲(chǔ)區(qū)域內(nèi)保存的識(shí)別符是針對(duì)什么的識(shí)別符。此外，在本發(fā)明的信息處理裝置中，上述判斷部可根據(jù)表示上述控制部進(jìn)行的上述控制的進(jìn)展?fàn)顩r的信息來(lái)進(jìn)行上述判斷。此外，本發(fā)明的信息處理裝置還可以具有發(fā)布請(qǐng)求切換部，其根據(jù)上述信號(hào)線的使用狀況對(duì)上述發(fā)布請(qǐng)求和上述發(fā)送請(qǐng)求進(jìn)行切換，并輸出至從上述控制部向上述協(xié)調(diào)部傳輸?shù)男盘?hào)線。作為本發(fā)明的再一形態(tài)的運(yùn)算處理裝置具有多個(gè)運(yùn)算處理部，該運(yùn)算處理裝置具有控制部，其控制從上述多個(gè)運(yùn)算處理部中的任意一個(gè) 向其他運(yùn)算處理裝置中的運(yùn)算處理部發(fā)布的相互調(diào)用的發(fā)送；以及存儲(chǔ) 部，其設(shè)置在每個(gè)上述運(yùn)算處理部中，并在每個(gè)相互調(diào)用的入口內(nèi)，保 存上述相互調(diào)用所涉及的處理的處理狀況、和與上述處理狀況對(duì)應(yīng)的上 述相互調(diào)用的發(fā)布?xì)v史。此外，在本發(fā)明的運(yùn)算處理裝置中，上述控制部可以控制向其他運(yùn) 算處理裝置中的運(yùn)算處理部的相互調(diào)用的發(fā)送，并且控制對(duì)協(xié)調(diào)部進(jìn)行 的、上述相互調(diào)用的發(fā)布請(qǐng)求的發(fā)送以及與上述相互調(diào)用所涉及的處理 相關(guān)的數(shù)據(jù)的發(fā)送請(qǐng)求的發(fā)送，上述協(xié)調(diào)部對(duì)將信號(hào)傳輸至外部的信號(hào) 線的使用權(quán)進(jìn)行協(xié)調(diào)，上述存儲(chǔ)部包括存儲(chǔ)用于識(shí)別上述相互調(diào)用的 識(shí)別符的第一存儲(chǔ)區(qū)域、存儲(chǔ)用于識(shí)別上述發(fā)布請(qǐng)求的識(shí)別符的第二存 儲(chǔ)區(qū)域、存儲(chǔ)用于識(shí)別上述發(fā)送請(qǐng)求的識(shí)別符的第三存儲(chǔ)區(qū)域。此外，本發(fā)明的運(yùn)算處理裝置還可以具有判斷部，其判斷在上述存 儲(chǔ)部的上述存儲(chǔ)區(qū)域內(nèi)保存的識(shí)別符是針對(duì)什么的識(shí)別符。此外，在本發(fā)明的運(yùn)算處理裝置中，上述判斷部可根據(jù)表示上述控 制部進(jìn)行的上述控制的進(jìn)展?fàn)顩r的信息來(lái)進(jìn)行上述判斷。此外，本發(fā)明的運(yùn)算處理裝置還可以具有發(fā)布請(qǐng)求切換部，其根據(jù) 上述信號(hào)線的使用狀況對(duì)上述發(fā)布請(qǐng)求和上述發(fā)送請(qǐng)求進(jìn)行切換，并輸 出至從上述控制部向上述協(xié)調(diào)部傳輸?shù)男盘?hào)線。作為本發(fā)明又一形態(tài)的相互調(diào)用的發(fā)送控制方法，其利用上述運(yùn)算 處理裝置來(lái)控制從運(yùn)算處理裝置向其他運(yùn)算處理裝置發(fā)布的相互調(diào)用的 發(fā)送，該方法具有利用上述運(yùn)算處理裝置的存儲(chǔ)部在每個(gè)相互調(diào)用的入 口中預(yù)先保存上述相互調(diào)用所涉及的處理的處理狀況、以及上述相互調(diào) 用的發(fā)布?xì)v史的步驟。此外，本發(fā)明的相互調(diào)用的發(fā)送控制方法，在利用上述運(yùn)算處理裝 置的存儲(chǔ)部在每個(gè)相互調(diào)用的入口中預(yù)先保存上述相互調(diào)用所涉及的處 理的處理狀況、以及該相互調(diào)用的發(fā)布?xì)v史的步驟之后，還可以具有利 用上述運(yùn)算處理裝置來(lái)判斷在上述存儲(chǔ)部的上述存儲(chǔ)區(qū)域內(nèi)保存的識(shí)別 符是針對(duì)什么的識(shí)別符的步驟。另外，本發(fā)明的相互調(diào)用的發(fā)送控制方法，在利用上述運(yùn)算處理裝 置來(lái)判斷在上述存儲(chǔ)部的上述存儲(chǔ)區(qū)域內(nèi)保存的識(shí)別符是針對(duì)什么的識(shí) 別符的步驟之后，還可以具有根據(jù)上述信號(hào)線的使用狀況對(duì)上述發(fā)布請(qǐng) 求和上述發(fā)送請(qǐng)求進(jìn)行切換、并將某一方輸出至向上述協(xié)調(diào)部傳輸?shù)男?號(hào)線的步驟。作為本發(fā)明再一形態(tài)的運(yùn)算處理裝置，包括控制部，其控制向其 他運(yùn)算處理裝置發(fā)布的相互調(diào)用的發(fā)送，并且控制對(duì)協(xié)調(diào)部進(jìn)行的、上 述相互調(diào)用的發(fā)布請(qǐng)求的發(fā)送以及與上述相互調(diào)用所涉及的處理相關(guān)的 數(shù)據(jù)的發(fā)送請(qǐng)求的發(fā)送，該協(xié)調(diào)部對(duì)將信號(hào)傳輸至外部的信號(hào)線的使用 權(quán)進(jìn)行協(xié)調(diào)；以及存儲(chǔ)部，其具有逐個(gè)識(shí)別該相互調(diào)用的識(shí)別符的存儲(chǔ) 區(qū)域、逐個(gè)識(shí)別上述發(fā)布請(qǐng)求的識(shí)別符的存儲(chǔ)區(qū)域和逐個(gè)識(shí)別上述發(fā)送 請(qǐng)求的識(shí)別符的存儲(chǔ)區(qū)域，作為用于保存上述相互調(diào)用的發(fā)布?xì)v史的存 儲(chǔ)區(qū)域。作為本發(fā)明的又一形態(tài)的運(yùn)算處理裝置為具有多個(gè)運(yùn)算處理裝置的 信息處理裝置，該運(yùn)算處理裝置包括控制部，其控制向該信息處理裝 置所具備的其他運(yùn)算處理裝置發(fā)布的相互調(diào)用的發(fā)送，并且控制對(duì)協(xié)調(diào) 部進(jìn)行的、上述相互調(diào)用的發(fā)布請(qǐng)求的發(fā)送以及與上述相互調(diào)用所涉及 的處理相關(guān)的數(shù)據(jù)的發(fā)送請(qǐng)求的發(fā)送，該協(xié)調(diào)部對(duì)將信號(hào)傳輸至該運(yùn)算 處理裝置的外部的信號(hào)線的使用權(quán)進(jìn)行協(xié)調(diào)；以及存儲(chǔ)部，其共用識(shí)別 該相互調(diào)用的識(shí)別符的存儲(chǔ)區(qū)域、逐個(gè)識(shí)別上述發(fā)布請(qǐng)求的識(shí)別符的存 儲(chǔ)區(qū)域和識(shí)別上述發(fā)送請(qǐng)求的識(shí)別符的存儲(chǔ)區(qū)域，作為用于保存上述相互調(diào)用的發(fā)布?xì)v史的存儲(chǔ)區(qū)域。作為本發(fā)明的又一形態(tài)的運(yùn)算處理裝置為具有多個(gè)運(yùn)算處理部的運(yùn)算處理裝置，其包括控制部，其控制向其他運(yùn)算處理裝置發(fā)布的相互調(diào)用的發(fā)送，并且控制對(duì)協(xié)調(diào)部進(jìn)行的、上述相互調(diào)用的發(fā)布請(qǐng)求的發(fā) 送以及與上述相互調(diào)用所涉及的處理相關(guān)的數(shù)據(jù)的發(fā)送請(qǐng)求的發(fā)送，該協(xié)調(diào)部對(duì)將信號(hào)傳輸至外部的信號(hào)線的使用權(quán)進(jìn)行協(xié)調(diào)；以及存儲(chǔ)部， 其被針對(duì)每個(gè)該運(yùn)算處理部而設(shè)置，并共用識(shí)別該相互調(diào)用的識(shí)別符的 存儲(chǔ)區(qū)域、識(shí)別上述發(fā)布請(qǐng)求的識(shí)別符的存儲(chǔ)區(qū)域和識(shí)別上述發(fā)送請(qǐng)求的 識(shí)別符的存儲(chǔ)區(qū)域，作為用于保存上述相互調(diào)用的發(fā)布?xì)v史的存儲(chǔ)區(qū)域。作為本發(fā)明的又一形態(tài)的相互調(diào)用的發(fā)送控制方法，其為利用運(yùn)算 處理裝置來(lái)控制從該運(yùn)算處理裝置向其他運(yùn)算處理裝置發(fā)布的相互調(diào)用 的發(fā)送的方法，該發(fā)送控制方法包括控制對(duì)協(xié)調(diào)將信號(hào)從該運(yùn)算處理 裝置傳輸至外部的信號(hào)線的使用權(quán)的協(xié)調(diào)部進(jìn)行的、上述相互調(diào)用的發(fā) 布請(qǐng)求以及與上述相互調(diào)用所涉及的處理相關(guān)的數(shù)據(jù)的發(fā)送請(qǐng)求的步 驟；以及在具有識(shí)別上述相互調(diào)用的識(shí)別符的存儲(chǔ)區(qū)域、識(shí)別上述發(fā)布 請(qǐng)求的識(shí)別符的存儲(chǔ)區(qū)域和識(shí)別上述發(fā)送請(qǐng)求的識(shí)別符的存儲(chǔ)區(qū)域的存 儲(chǔ)部中保存該相互調(diào)用的發(fā)布?xì)v史的步驟。根據(jù)本發(fā)明，通過(guò)如上所述的內(nèi)容，可起到抑制由計(jì)算機(jī)系統(tǒng)的多 內(nèi)核化以及處理的多線程化所引起的相互調(diào)用的控制所需的資源增大的 效果。


圖1是表示多CPU系統(tǒng)的概略結(jié)構(gòu)例的圖。 圖2是說(shuō)明相互調(diào)用收發(fā)的流程的圖。 圖3是表示狀態(tài)寄存器的結(jié)構(gòu)例的圖。 圖4是表示指令FIFO的圖。圖5是表示實(shí)施本發(fā)明的多CPU系統(tǒng)的結(jié)構(gòu)的圖。圖6是表示圖5所示的CPUA的外部接口部的結(jié)構(gòu)的圖。圖7是表示圖6所示的寄存器的結(jié)構(gòu)的圖。圖8是表示由XCSC進(jìn)行的相互調(diào)用的發(fā)送控制動(dòng)作的流程的圖。圖9是表示ID判斷電路的電路例的圖。圖IO是表示ID存儲(chǔ)控制電路的電路例的圖。圖11是表示發(fā)布請(qǐng)求切換電路的電路例的圖。圖12是表示由具有多個(gè)CPU內(nèi)核的CPU構(gòu)成的多CPU系統(tǒng)的結(jié)構(gòu)例的圖。圖13是表示圖12所示的CPUA的外部接口部的結(jié)構(gòu)的圖。
具體實(shí)施方式
首先，在對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明之前，對(duì)圖2的(1)至(4) 的箭頭所示的相互調(diào)用發(fā)送時(shí)的XCSC1121的內(nèi)部動(dòng)作進(jìn)行說(shuō)明。將從CPU內(nèi)核部1110發(fā)送來(lái)的相互調(diào)用的數(shù)據(jù)寫(xiě)入數(shù)據(jù)寄存器后， 從CPU內(nèi)核部1110發(fā)送來(lái)伴隨有BN序號(hào)的指定的向BUSY位的寫(xiě)入 請(qǐng)求。根據(jù)該請(qǐng)求，設(shè)立狀態(tài)寄存器中被指定的BN序號(hào)的BUSY位， 并且將該BN序號(hào)存儲(chǔ)在指令FIFO中，還設(shè)置VLD位(Valid bit,有效 位)。此時(shí)，由XCSC1121向協(xié)調(diào)部發(fā)送XCALL—REQ (相互調(diào)用請(qǐng)求) 的發(fā)布請(qǐng)求。協(xié)調(diào)部是對(duì)使用CPU內(nèi)核部1110與SC1300之間的總線(信號(hào)線) 的優(yōu)先順序進(jìn)行協(xié)調(diào)，進(jìn)行控制以便高效地且符合規(guī)格地進(jìn)行指令的發(fā) 布的模塊，該協(xié)調(diào)部被設(shè)置到外部接口部1120 (當(dāng)然，協(xié)調(diào)部也可同樣 地設(shè)置到CPU1200的外部接口部1220)。當(dāng)在該協(xié)調(diào)部中取得總線的使 用權(quán)時(shí)，設(shè)置與指令FIFO內(nèi)的該BN序號(hào)相對(duì)應(yīng)的ISD位(Issuedbit， 發(fā)布位)，并向SC1300發(fā)布上述XCALL—REQ。這里，在從SC1300返回了NACK時(shí)，清除狀態(tài)寄存器的BUSY位 與指令FIFO的VALID位，取而代之，設(shè)置狀態(tài)寄存器的NACK位，并 顯示相互調(diào)用的發(fā)布失敗。另一方面，在從SC1300返回了 ACK時(shí)，向 SC1300發(fā)布保存在數(shù)據(jù)寄存器中的數(shù)據(jù)，并共同清除指令FIFO的VLD 位及ISD位、和狀態(tài)寄存器的BUSY位。在XCSC1121內(nèi)部進(jìn)行了上述動(dòng)作。這樣一直以來(lái)，在上述XCSC1121的動(dòng)作中，在始終固定的動(dòng)作循 環(huán)之后進(jìn)行從SC1300接收了 ACK后的數(shù)據(jù)發(fā)送，另外，由于在接收了 ACK之后可馬上進(jìn)行該數(shù)據(jù)發(fā)送，所以無(wú)需數(shù)據(jù)發(fā)送用的請(qǐng)求信號(hào)。然而，在該ACK接收后的數(shù)據(jù)發(fā)送定時(shí)不固定的情況下，需要向協(xié) 調(diào)部發(fā)布與相互調(diào)用所涉及的處理相關(guān)的數(shù)據(jù)的發(fā)送請(qǐng)求(Slave Write Cross Call Request,從寫(xiě)入相互調(diào)用請(qǐng)求，以下稱"SWXC一REQ")的發(fā) 布請(qǐng)求，并且控制該數(shù)據(jù)發(fā)送的發(fā)布順序。此外，ACK接收后的數(shù)據(jù)發(fā) 送定時(shí)是否固定，則依存于總線的規(guī)格。除此之外，在XCALL—REQ的發(fā)布順序中是否從SC1300返回ACK 也依存于總線的規(guī)格。因此，由于在SC1300側(cè)削減了例如等待電路等的 狀況，而無(wú)法保證在XCALL—REQ的發(fā)布順序中從SC1300返回ACK， 在此情況下產(chǎn)生了在SWXC—REQ發(fā)布時(shí)還要調(diào)換回答順序的可能性。因此，在上述現(xiàn)有的指令FIFO的入口結(jié)構(gòu)下直接應(yīng)對(duì)該回答順序的 調(diào)換時(shí)，由于在途中有可能切換順序，所以需要復(fù)雜的控制，但如果在 每個(gè)入口中都單純地增加控制電路，則由于相互調(diào)用的入口數(shù)量多，而 需要非常多的資源。其次，基于附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。圖5表示實(shí)施本發(fā)明的多CPU系統(tǒng)的結(jié)構(gòu)。在該圖中，CPUAIO、 CPUB110以及存儲(chǔ)器400與SC300連接。這 里，CPUA10及CPUB110的各個(gè)CPU內(nèi)核部20、 120，分別通過(guò)外部接 口部30、 130與SC300連接。該外部接口部30、 130分別具有XCSC40、 140及XCRC50、 150。這里，例如在CPUA10及CPUB110之間通過(guò)經(jīng) 由SC300來(lái)執(zhí)行該圖中CPU之間的相互調(diào)用。其次，對(duì)圖6進(jìn)行說(shuō)明。該圖表示實(shí)施本發(fā)明的CPUA10的外部接 口部的結(jié)構(gòu)。此外，該圖表示圖5中的CPUA10的外部接口部30的結(jié)構(gòu)， 不過(guò)CPUB110的外部接口部130也具有同樣的構(gòu)成。CPUA10的CPU內(nèi)核部20通過(guò)外部接口部30與SC300連接。通過(guò)外部接口部30來(lái)進(jìn)行相互調(diào)用的控制。外部接口部30具有 XCSC40、 XCRC50、以及協(xié)調(diào)部70。這里，XCSC40進(jìn)行相互調(diào)用的發(fā) 送控制，XCRC50進(jìn)行相互調(diào)用的接收控制。另外，協(xié)調(diào)部70用于協(xié)調(diào) CPU內(nèi)核部20與SC300之間的總線(信號(hào)線)的使用權(quán)限(優(yōu)先順序)， 并控制為有效地且符合規(guī)格地進(jìn)行指令的發(fā)布。XCSC40具有寄存器41、 ID判斷電路42、 ID存儲(chǔ)控制電路43、 發(fā)布請(qǐng)求切換電路44、動(dòng)作控制部45以及數(shù)據(jù)寄存器60。寄存器41具有為了相互調(diào)用的管理而預(yù)先一并存儲(chǔ)各個(gè)相互調(diào)用 的BUSY以及NACK的狀態(tài)和指令的發(fā)布內(nèi)容的存儲(chǔ)部的功能。ID判斷電路42根據(jù)表示XCSC40的控制動(dòng)作的進(jìn)展?fàn)顩r的狀態(tài)信 息，來(lái)判斷在寄存器41的規(guī)定存儲(chǔ)區(qū)域內(nèi)所保存的識(shí)別符(ID)是針對(duì) 什么的識(shí)別符。另外，ID存儲(chǔ)控制電路43根據(jù)表示XCSC40的控制動(dòng) 作的進(jìn)展?fàn)顩r的狀態(tài)來(lái)選擇在寄存器41的該規(guī)定存儲(chǔ)區(qū)域內(nèi)所保存的識(shí)別符。發(fā)布請(qǐng)求切換電路44根據(jù)CPU內(nèi)核部20與SC300之間的總線的使 用狀況，來(lái)切換相互調(diào)用的發(fā)布請(qǐng)求和與該相互調(diào)用所涉及的處理相關(guān) 的數(shù)據(jù)的發(fā)送請(qǐng)求。動(dòng)作控制部45進(jìn)行XCSC40的動(dòng)作控制。數(shù)據(jù)寄存器60用于臨時(shí)存儲(chǔ)從CPU內(nèi)核部20發(fā)送來(lái)的相互調(diào)用的 數(shù)據(jù)。其次，對(duì)圖7進(jìn)行說(shuō)明。該圖例示了圖6所示的寄存器41的結(jié)構(gòu)。 如圖7所示，該寄存器41按照相互調(diào)用的每一入口、這里為按照 BUSY與NACK的成對(duì)序號(hào)(BN序號(hào))，來(lái)保存相互調(diào)用所涉及的處理 的處理狀況、即相互調(diào)用的BUSY (相互調(diào)用發(fā)布中)以及NACK (相 互調(diào)用發(fā)布失敗)的狀態(tài)進(jìn)行管理。此外，該寄存器41為了進(jìn)行相互調(diào) 用的發(fā)布?xì)v史的管理，而保存用于管理指令的發(fā)布狀況的各種數(shù)據(jù)(在 圖7中表示為"etc")，并且按照每一BN序號(hào)來(lái)保存目標(biāo)ID (TID)進(jìn)行 管理，該目標(biāo)ID是表示作為向SC300發(fā)布的相互調(diào)用的對(duì)方目的地的 CPU等的識(shí)別符。此外，在寄存器41中還按照每個(gè)BN序號(hào)來(lái)準(zhǔn)備構(gòu)成 HOLDJD的存儲(chǔ)區(qū)域。在該存儲(chǔ)區(qū)域內(nèi)存儲(chǔ)有XCALL_REQ_ID、 SWXC—REQJD以及REQID中的任意一個(gè)并進(jìn)行管理。這里，XCALL一REQJD是為了管理XCSC40向協(xié)調(diào)部70發(fā)送的 XCALL—REQ (相互調(diào)用請(qǐng)求)的發(fā)布請(qǐng)求、而針對(duì)該發(fā)布請(qǐng)求分別給予 的識(shí)別符。另外，SWXC—REQ—ID是為了管理XCSC40向協(xié)調(diào)部70發(fā)送的 SWXC—REQ (與相互調(diào)用所涉及的處理相關(guān)的數(shù)據(jù)的發(fā)送請(qǐng)求)的發(fā)布 請(qǐng)求、而針對(duì)該發(fā)布請(qǐng)求分別給予的識(shí)別符。此外，REQID是用于逐個(gè)識(shí)別相互調(diào)用的識(shí)別符。這樣，利用寄存器41在每個(gè)該相互調(diào)用的入口中將相互調(diào)用所涉及 的處理的處理狀況與該相互調(diào)用的發(fā)布?xì)v史直接對(duì)應(yīng)來(lái)進(jìn)行保存，由此， 不需要預(yù)先保存用于將這些對(duì)應(yīng)起來(lái)的信息的專用存儲(chǔ)區(qū)域。另外一直 以來(lái)，在各個(gè)存儲(chǔ)區(qū)域內(nèi)分別存儲(chǔ)上述各識(shí)別符來(lái)進(jìn)行管理，但通過(guò)這 樣地共用同一存儲(chǔ)區(qū)域，可節(jié)約存儲(chǔ)區(qū)域。但是，為了共用同一存儲(chǔ)區(qū)域、進(jìn)行這些識(shí)別符的管理，而必須能 夠判別存儲(chǔ)于該存儲(chǔ)區(qū)域的識(shí)別符是上述識(shí)別符中的哪一個(gè)。以下，對(duì) 該判別方法進(jìn)行說(shuō)明。對(duì)圖8進(jìn)行說(shuō)明。該圖表示圖6中的XCSC40的動(dòng)作控制部45進(jìn)行 的相互調(diào)用的發(fā)送控制動(dòng)作的流程，并且顯示作為表示該控制動(dòng)作的進(jìn) 展?fàn)顩r的狀態(tài)信息的XCALL_VLD、 XCALLJSD、 SWXC一VLD的各個(gè) 位的轉(zhuǎn)變狀況。首先，S101表示初期狀態(tài)，其是可向寄存器41收入對(duì)與SC300連 接的其它CPU (圖5中為CPUB110)發(fā)布的來(lái)自CPU內(nèi)核部20的相互 調(diào)用。這里，從CPU內(nèi)核部20首先發(fā)送來(lái)XCALL一REQ (相互調(diào)用請(qǐng)求) 的發(fā)布請(qǐng)求、以及與該XCALL—REQ對(duì)應(yīng)的BN序號(hào)。然后，控制動(dòng)作 進(jìn)入S102， XCSC40將從CPU內(nèi)核部20隨后發(fā)送來(lái)的相互調(diào)用數(shù)據(jù)寫(xiě) 入數(shù)據(jù)寄存器60中，并且設(shè)立與和該發(fā)布請(qǐng)求共同發(fā)送來(lái)的BN序號(hào)對(duì) 應(yīng)的寄存器41的入口中的BUSY位。并且，向協(xié)調(diào)部70發(fā)送 XCALL一REQ的發(fā)布請(qǐng)求，并且設(shè)置與該BN序號(hào)對(duì)應(yīng)的XCALL_VLD 位，之后顯示該發(fā)布請(qǐng)求的發(fā)送完成。此外，在發(fā)送該發(fā)布請(qǐng)求的同時(shí)， 生成作為用于逐個(gè)識(shí)別該發(fā)布請(qǐng)求的識(shí)別符的XCALL—REQ一ID，并保存 在寄存器41的相應(yīng)入口的HOLD_ID上。當(dāng)對(duì)于XCALL—REQ的發(fā)布請(qǐng)求在協(xié)調(diào)部70中獲得總線的使用權(quán)時(shí)，控制動(dòng)作進(jìn)入S103， XCSC40向SC300發(fā)布XCALL—REQ，并且清 除寄存器41內(nèi)的該入口的XCALL一VLD位，取而代之設(shè)置該入口的 XCALL—ISD位，并顯示XCALL—REQ的發(fā)布完成。此外，XCSC40生 成作為用于逐個(gè)識(shí)別該XCALLJREQ的識(shí)別符的REQID ，并與 XCALL—REQ —同發(fā)送給SC300。在寄存器41的該入口的HOLD一ID中， 取代XCALL—REQJD而保存該REQID。在對(duì)于該XCALL—REQ的發(fā)布、從SC300返回了 NACK時(shí)，控制 動(dòng)作進(jìn)入S104，清除寄存器41的該入口的XCALL—ISD位，取而代之設(shè) 置該入口的NACK位，顯示相互調(diào)用的發(fā)布失敗，并等待CPU內(nèi)核部 20進(jìn)行的相互調(diào)用請(qǐng)求的發(fā)布請(qǐng)求的重試。這里，例如經(jīng)過(guò)規(guī)定時(shí)間后， 重新接收了來(lái)自CPU內(nèi)核部20的相互調(diào)用請(qǐng)求的發(fā)布請(qǐng)求時(shí)，控制動(dòng) 作返回S102，并再次進(jìn)行上述控制動(dòng)作。另一方面，在對(duì)于XCALL一REQ的發(fā)布、從SC300返回ACK時(shí)， 控制動(dòng)作進(jìn)入S105，XCSC40向協(xié)調(diào)部70發(fā)送SWXC—REQ的發(fā)布請(qǐng)求， 并且清除寄存器41的該入口的XCALL一ISD位，取而代之設(shè)置該入口的 SWXC—VLD位，并顯示該發(fā)布請(qǐng)求的發(fā)送完成。此時(shí)，在發(fā)送該發(fā)布請(qǐng) 求同時(shí)，生成作為用于逐個(gè)識(shí)別該發(fā)布請(qǐng)求的識(shí)別符的SWXC_REQ—ID， 在寄存器41的該入口的HOLD—ID中，取代REQID而保存該 SWXC—REQJD 。當(dāng)對(duì)于SWXC—REQ的發(fā)布請(qǐng)求在協(xié)調(diào)部70中獲得了總線的使用權(quán) 時(shí)，控制動(dòng)作進(jìn)入S106，XCSC40清除寄存器41的該入口的SWXC—VLD 位，將含有預(yù)先保存在數(shù)據(jù)寄存器中的數(shù)據(jù)的SWXC—REQ發(fā)送給協(xié)調(diào) 部70，并向SC300發(fā)布該數(shù)據(jù)。如上所述，在相互調(diào)用的數(shù)據(jù)發(fā)布完成時(shí)，XCSC40清除寄存器41 的該入口的BUSY位，控制動(dòng)作返回SIOI，并再次進(jìn)行上述控制動(dòng)作。與在來(lái)自CPU內(nèi)核部20的相互調(diào)用請(qǐng)求的發(fā)布請(qǐng)求中所指定的BN 序號(hào)對(duì)應(yīng)的寄存器41的各個(gè)入口的內(nèi)容，根據(jù)XCSC40中的對(duì)相互調(diào)用 的發(fā)送控制動(dòng)作的流程，進(jìn)行上述的轉(zhuǎn)變。因此，可通過(guò)該入口的狀態(tài)、 即XCALL一VALID、 XCALL一ISD以及SWXC—VLD的各個(gè)位的狀態(tài)，來(lái)判別當(dāng)前保存在該入口中的HOLD—ID上的識(shí)別符是什么識(shí)別符。接著，對(duì)ID判斷電路42、 ID存儲(chǔ)控制電路43以及發(fā)布請(qǐng)求切換電 路44進(jìn)行說(shuō)明。首先，對(duì)圖9進(jìn)行說(shuō)明。該圖表示ID判斷電路42的電路例。ID判 斷電路42根據(jù)表示XCSC40的上述控制動(dòng)作的進(jìn)展?fàn)顩r的狀態(tài)信息，來(lái) 判斷保存在寄存器41的各個(gè)入口的HOLD—ID上的識(shí)別符是什么識(shí)別符。 此外，針對(duì)每個(gè)入口分別設(shè)置該ID判斷電路42。在圖9中， 一致電路81a、 81b、 81c僅在向兩個(gè)輸入分別輸入的識(shí) 別符(ID) —致時(shí)，進(jìn)行"H"電平的輸出。另夕卜，AND電路82a、 82b、 82c僅在兩個(gè)輸入均為"H"電平時(shí)，進(jìn)行"H"電平的輸出。這里，在寄存 器41的判斷對(duì)象的入口的HOLDJD中保存的識(shí)別符是XCALL一REQ—ID 時(shí)，作為AND電路82a的輸出的XCALL—ISD一ID—MCH為"H"電平。另 外，在該判斷對(duì)象的入口的HOLD一ID中保存的識(shí)別符是REQJD時(shí)， 作為AND電路82b的輸出的REQJSD一ID—MCH為"H"電平。另外，在 該判斷對(duì)象的入口的HOLD—ID中保存的識(shí)別符為SWXC—REQJD時(shí)， 作為AND電路82c的輸出的SWXC_ISD—ID_MCH為"H"電平。在圖9中，在HOLD—ID的輸入中輸入識(shí)別符，該識(shí)別符保存在與 寄存器41中指定的BN序號(hào)對(duì)應(yīng)的入口的HOLD—ID中。另外，對(duì)圖9 中的XCALL—REQ—ID、 REQID、 SWXC—REQ—ID的各個(gè)輸入，分別輸 入在XCSC40中如上所述地生成的同一名稱的識(shí)別符。此外，還對(duì)圖9 中的XCALL一VLD、 XCALL—ISD、 SWXC—VLD的各個(gè)輸入，分別輸入 作為寄存器41的判斷對(duì)象的入口中同一名稱的各個(gè)位的狀態(tài)。因此，根據(jù)圖9的電路，僅在該入口的HOLD—ID中保存的識(shí)別符 與XCSC40所生成的XCALL—REQ—ID、 REQID、 SWXC—REQJD中的 任意一個(gè)一致時(shí)，圖中電路的三個(gè)輸出(XCALL—ISD—ID—MCH、 REQ—ISDJD—MCH以及SWXC—ISD—ID—MCH)之中的任意一個(gè)為"H" 電平。即，如果設(shè)立有作為判斷對(duì)象的入口的XCALL一VLD標(biāo)志(即， 在XCSC40進(jìn)行了圖8的S102之前的控制動(dòng)作時(shí))，則僅在圖9中的 XCALL—VALID時(shí)表示XCALL—REQ—ID與HOLD—ID —致的XCALL—ISD—ID_MCH的輸出為"H"電平，并表示在該入口的HOLD—ID 中保存的識(shí)別符為XCALL—REQJD的判斷結(jié)果。另外此時(shí)，如果設(shè)立 有該入口的XCALL—ISD標(biāo)志(即，在XCSC40進(jìn)行了圖8的S103之前 的控制動(dòng)作時(shí))，則僅圖9中的REQ—ISD一ID—MCH的輸出為"H"電平， 并表示在該入口的HOLD—ID中保存的識(shí)別符為REQID的判斷結(jié)果。另 外此時(shí)，如果設(shè)立有該入口的SWXC—VLD標(biāo)志(即，在XCSC40進(jìn)行 了圖8的S105之前的控制動(dòng)作時(shí))，則僅圖9中的SWXC_ISD_ID_MCH 的輸出為"H"電平，并表示在該入口的HOLD—ID中保存的識(shí)別符為 SWXC_REQ_ID的判斷結(jié)果。如上所示，通過(guò)參照XCALL—ISD—ID—MCH、 REQ—ISD—IDJVICH、 以及SWXC一ISDJD一MCH的輸出狀態(tài)，可判斷在作為寄存器41的判斷 對(duì)象的入口的HOLDJD中保存的識(shí)別符是什么識(shí)別符。接著，對(duì)圖10進(jìn)行說(shuō)明。該圖表示ID存儲(chǔ)控制電路43的電路例。 ID存儲(chǔ)控制電路43利用來(lái)自ID判斷電路42的輸出的一部分，根據(jù)寄存 器41的各個(gè)入口的狀態(tài)，來(lái)選擇在該入口的HOLD—ID中保存的ID。此 外，也針對(duì)每個(gè)寄存器41的入口分別設(shè)置該ID存儲(chǔ)控制電路43。在圖10中，AND電路91a僅在兩個(gè)輸入均為"H"電平時(shí)、即僅在設(shè) 置了該入口的XCALL_ISD位且從ID判斷電路42輸出的 XCALL—ISD—ID—MCH為"H"電平時(shí)，進(jìn)行"H"電平的輸出。該輸出表示 XCSC40進(jìn)行了圖8的S103的控制動(dòng)作。另外，AND電路91b僅在兩個(gè)輸入均為"H"電平時(shí)、即從SC300返 回了 ACK且從ID判斷電路42輸出的XREQ—ISD—ID一MCH為"H，，電平 時(shí)，進(jìn)行"H"電平的輸出。該輸出表示XCSC40進(jìn)行了圖8的S105的控 制動(dòng)作。AND電路91c在從ID判斷電路42輸出的XCALL—ISD—ID—MCH為 "H"電平時(shí)、即在寄存器41的判斷對(duì)象的入口的HOLD—ID中保存的識(shí) 別符為XCALL—REQJD時(shí)，直接輸出通過(guò)XCSC40進(jìn)行圖8的S103的 控制動(dòng)作而生成的REQID。AND電路91 d在從ID判斷電路42輸出的REQ—ISD一ID一MCH為"H"電平時(shí)、即在寄存器41的判斷對(duì)象的入口的HOLD—ID中保存的識(shí)別符 為REQID時(shí)，直接輸出由XCSC40進(jìn)行圖8的S105的控制動(dòng)作而生成 的SWXC—REQ—ID。OR電路92a在作為其三個(gè)輸入的該入口的XCALL—ISD位、AND 電路91a及91b中的至少一個(gè)以上為"H"電平時(shí)，進(jìn)行"H"電平的輸出。 這里，該入口的XCALL—ISD位為"H"電平是在XCSC40進(jìn)行了圖8的 S101的控制動(dòng)作的時(shí)刻。因此，OR電路92a的輸出為"H"電平是在 XCSC40進(jìn)行了圖8的SlOl、 S103、 S105中任意一個(gè)的控制動(dòng)作的時(shí)刻。OR電路92b僅直接輸出作為各自被排他地輸入到其三個(gè)輸入的識(shí) 別符的XCALL—REQJD、 REQID、 SWXC—REQJD中的任意一個(gè)。存儲(chǔ)區(qū)域93表示與在寄存器41中指定的BN序號(hào)對(duì)應(yīng)的入口的 HOLD—ID的區(qū)域。這里在圖10中有"EN"的顯示，該顯示表示OR電路 92a的輸出具有使得能夠進(jìn)行(ENABLE)在存儲(chǔ)區(qū)域93中的數(shù)據(jù)存儲(chǔ) 的作用。艮P，在OR電路92a的輸出為"H，，電平時(shí)、即XCSC40進(jìn)行了圖 8的S101、 S103、 S105中任意一個(gè)的控制動(dòng)作時(shí)，存儲(chǔ)區(qū)域93進(jìn)行動(dòng) 作，以便保存從OR電路92b輸出的識(shí)別符。此外，在圖10中，在XCALL—VLD位無(wú)效時(shí)，XCALL_REQ_ID的 值是"0"。對(duì)圖10所示的ID存儲(chǔ)控制電路43的動(dòng)作進(jìn)一步進(jìn)行說(shuō)明。 當(dāng)XCSC40進(jìn)行圖8的S102的控制動(dòng)作時(shí)，生成XCALL一REQJD， 并且設(shè)置XCALL—VLD位。因此，在圖10的電路中，此時(shí)，在與在相 互調(diào)用請(qǐng)求的發(fā)布請(qǐng)求中指定的BN序號(hào)對(duì)應(yīng)的寄存器41的入口的 HOLD—ID(存儲(chǔ)區(qū)域63)中保存XCALL一REQ一ID，該相互調(diào)用是從CPU 內(nèi)核部20發(fā)送來(lái)的。另外，當(dāng)XCSC40進(jìn)行圖8的S103的控制動(dòng)作時(shí)，生成REQID， 并且清除XCALL—VLD位，取而代之設(shè)置XCALL一ISD位。此時(shí)在該入 口的HOLD—ID中保存有XCALL_REQ_ID，所以圖9的電路中的 XCALL—ISD—ID一MCH的輸出為"H"電平。因此，此時(shí)OR電路92a重新 成為"H"電平，所以在該入口的HOLD一ID中保存REQID。之后，當(dāng)XCSC40進(jìn)行圖8的S105的控制動(dòng)作時(shí)，生成 SWXC一REQJD，并且清除XCALL一ISD位。此時(shí)，從SC300返回ACK。 另外此時(shí)，在該入口的HOLD一ID中保存有REQID，所以圖9的電路中 的REQJSD一ID—MCH的輸出為"H"電平。因此，此時(shí)OR電路92a重新 成為"H"電平，所以在該入口的HOLDJD中保存SWXC—REQJD，并輸 出該HOLD—ID的值。這樣，ID存儲(chǔ)控制電路43根據(jù)XCSC40的發(fā)送控制動(dòng)作的流程， 使在此時(shí)刻為了 XCSC40的內(nèi)部處理而需要預(yù)先保存的識(shí)別符保存在寄 存器41的各個(gè)入口的HOLD—ID中。如上所示，將以往分別設(shè)置的狀態(tài)寄存器與指令FIFO —體化為寄存 器41 ，由此削減了以往設(shè)置在指令FIFO中的BN序號(hào)的存儲(chǔ)區(qū)域。另外， 通過(guò)設(shè)置ID判斷電路42及ID存儲(chǔ)控制電路43，可共用用于預(yù)先保存 XCALL—REQ_ID、 REQID、 SWXC_REQ_ID的存儲(chǔ)區(qū)域，較之以往不增 加存儲(chǔ)區(qū)域，就能夠抑制相互調(diào)用控制中的硬件資源的增加。如此，由寄存器入口的控制變更而取得的抑制硬件資源增加的效果， 可通過(guò)(每個(gè)入口的增加抑制效果)x (入口數(shù)量)x (股線數(shù)量)進(jìn)行 大概運(yùn)算。這里，股線(stride)數(shù)量表示在每一個(gè)物理CPU內(nèi)核中構(gòu)筑 的邏輯內(nèi)核數(shù)量。由于近年來(lái)CPU多內(nèi)核化的進(jìn)展以及多線程處理的采 用，而存在入口數(shù)量及股線數(shù)量都增加的傾向，所以可取得極大地抑制 其增加的效果。其次，對(duì)圖ll進(jìn)行說(shuō)明。該圖表示發(fā)布請(qǐng)求切換電路44的電路例。 在協(xié)調(diào)部70中，如果XCALL—REQ的發(fā)布請(qǐng)求和SWXC—REQ的發(fā) 布請(qǐng)求產(chǎn)生競(jìng)爭(zhēng)，則所選擇的只能是某一方，所以顯然不能同時(shí)發(fā)布雙 方。另外，在經(jīng)由總線進(jìn)行數(shù)據(jù)發(fā)送的期間，可發(fā)布XCALL—REQ這樣 的不伴有其他信息的指令，但不能發(fā)布SWXC—REQ這樣的包含其他信 息的指令，該SWXC一REQ包含與從CPU內(nèi)核部20發(fā)送來(lái)的相互調(diào)用相 關(guān)的數(shù)據(jù)。因此，對(duì)XCSC40進(jìn)行如下的控制。在設(shè)立有表示CPU10與SC300 之間的總線的使用狀況的BUSY標(biāo)志的期間內(nèi)、即經(jīng)由該總線進(jìn)行數(shù)據(jù)發(fā)送的期間內(nèi)，抑制SWXC—REQ發(fā)布請(qǐng)求，另一方面，在該期間內(nèi)還 控制為從XCSC40向協(xié)調(diào)部70發(fā)送XCALL—REQ發(fā)布請(qǐng)求。與此相對(duì)， 在該BUSY標(biāo)志已清除的期間、即在未進(jìn)行經(jīng)由總線的數(shù)據(jù)發(fā)送的期間 內(nèi)，優(yōu)先將SWXC—REQ發(fā)布請(qǐng)求發(fā)送給協(xié)調(diào)部70，在沒(méi)有SWXC_REQ 發(fā)布請(qǐng)求時(shí)，控制為向協(xié)調(diào)部70發(fā)送XCALL一REQ發(fā)布請(qǐng)求。這里，與 同一 BN序號(hào)對(duì)應(yīng)的XCALL—REQ的發(fā)布請(qǐng)求與SWXC一REQ的發(fā)布請(qǐng) 求是排他產(chǎn)生的發(fā)布請(qǐng)求，是不能同時(shí)產(chǎn)生的，因此即使進(jìn)行這樣的控 制，相互調(diào)用的動(dòng)作也不會(huì)拖延。發(fā)布請(qǐng)求切換電路44是進(jìn)行此控制的電路。在圖11中，OR電路101在兩個(gè)輸入中的至少一個(gè)以上為"H"電平時(shí)、 即兩個(gè)AND電路102a、102b的各個(gè)輸出中的至少一個(gè)以上為"H"電平時(shí)， 進(jìn)行"H"電平的輸出。這里，僅在設(shè)立有表示CPU內(nèi)核部20與SC300之間的總線的使用 狀況的BUSY位(DATA—BUSY)的狀態(tài)下XCALL—REQ—PRE位為"H" 電平時(shí)，AND電路102a的輸出才為"H"電平。這里，XCALL—REQ_PRE 位是指，圖8所示的XCSC40的發(fā)送控制動(dòng)作進(jìn)入S102，作為用于產(chǎn)生 XCALL—REQ發(fā)布請(qǐng)求的觸發(fā)而在XCSC40內(nèi)部設(shè)定(設(shè)為"H"電平)的 位。即，在CPU內(nèi)核部20與SC300之間經(jīng)由總線進(jìn)行數(shù)據(jù)發(fā)送的狀態(tài) 下，在產(chǎn)生XCALL一REQ發(fā)布請(qǐng)求時(shí)，AND電路102a為"H"電平。另外，僅在該BUSY位未被設(shè)立的狀態(tài)、且SWXC—REQ—PRE位為 "L"電平的狀態(tài)下XCALL_REQ—PRE位為"H"電平時(shí)，AND電路102b的 輸出才為"H"電平。這里，SWXC一RE(^PRE位是指，圖8所示的XCSC40 的發(fā)送控制動(dòng)作進(jìn)入S105，并作為用于產(chǎn)生SWXC—REQ發(fā)布請(qǐng)求的觸 發(fā)而在XCSC40內(nèi)部設(shè)定(設(shè)為"H"電平)的位。艮卩，在未進(jìn)行經(jīng)由總線 的數(shù)據(jù)發(fā)送的期間、且沒(méi)有SWXC—REQ發(fā)布請(qǐng)求的期間，在產(chǎn)生了 XCALL—REQ發(fā)布請(qǐng)求時(shí)，AND電路102b為"H"電平。OR電路71僅在上述兩種情況下，才許可將XCALL一REQ作為"H" 電平向協(xié)調(diào)部70發(fā)送XCALL—REQ發(fā)布請(qǐng)求。另一方面，AND電路102c僅在未設(shè)立該BUSY位的狀態(tài)下SWXCJREQ_PRE為"H"電平時(shí)、即僅在未進(jìn)行經(jīng)由總線的數(shù)據(jù)發(fā)送的期間內(nèi)產(chǎn) 生了 SWXC—REQ發(fā)布請(qǐng)求時(shí)，才許可將SWXC—REQ作為"H"電平向協(xié) 調(diào)部70發(fā)送SWXC_REQ發(fā)布請(qǐng)求。在XCSC40中具有進(jìn)行以上動(dòng)作的電路，由此可在XCALLJREQ以 及SWXC一REQ中共用從XCSC40到協(xié)調(diào)部70的布線，所以與逐個(gè)向協(xié) 調(diào)部70布線這些信號(hào)線的情況相比，能夠減少為了取得與來(lái)自CPU內(nèi) 核部20的其他請(qǐng)求的協(xié)調(diào)而布線密集的協(xié)調(diào)部70周圍的布線量。其次，對(duì)本發(fā)明的其他實(shí)施方式進(jìn)行說(shuō)明。以下說(shuō)明的實(shí)施方式通 過(guò)具有多個(gè)CPU內(nèi)核的CPU來(lái)構(gòu)成多CPU系統(tǒng)。圖12表示該多CPU 系統(tǒng)的結(jié)構(gòu)。在該圖中，CPUA510、 CPUB610以及存儲(chǔ)器400與SC300連接。 這里，CPUA510具有CPU內(nèi)核部AA520和CPU內(nèi)核部AB521 ， CPUB610 具有CPU內(nèi)核部BA620和CPU內(nèi)核部BB621。 CPU內(nèi)核部AA520以 及CPU內(nèi)核部AB521均通過(guò)外部接口部530與SC300連接，CPU內(nèi)核 部BA620以及CPU內(nèi)核部BB621均通過(guò)外部接口部630與SC300連接。 在外部接口部530、 630中分別具有XCSC540、 640和XCRC550、 650。其次，對(duì)圖13進(jìn)行說(shuō)明。該圖表示圖12所示的CPUA510的外部接 口部530的結(jié)構(gòu)。此外，圖12所示的CPUB610的外部接口部630也具 有相同的結(jié)構(gòu)。CPUA510的CPU內(nèi)核部AA520以及CPU內(nèi)核部AB521均通過(guò)外 部接口部530與SC300連接。通過(guò)外部接口部530進(jìn)行相互調(diào)用的控制。外部接口部530具有 XCSC540、 XCRC550以及協(xié)調(diào)部570。這里，XCSC540用于進(jìn)行相互調(diào) 用的發(fā)送控制，XCRC550用于進(jìn)行相互調(diào)用的接收控制。另外，協(xié)調(diào)部 570協(xié)調(diào)兩個(gè)CPU內(nèi)核部520、 521與SC300之間的總線(信號(hào)線)的 使用權(quán)限(優(yōu)先順序)，并控制為有效地、且符合規(guī)格地進(jìn)行指令的發(fā)布。XCSC540的結(jié)構(gòu)具有寄存器541、 ID判斷電路542、 ID存儲(chǔ)控制 電路543、發(fā)布請(qǐng)求切換電路544、動(dòng)作控制部545以及數(shù)據(jù)寄存器560。寄存器541具有存儲(chǔ)部的功能，為了相互調(diào)用的管理而預(yù)先一并存儲(chǔ)各個(gè)相互調(diào)用的BUSY以及NACK狀態(tài)、和指令的發(fā)布內(nèi)容。此外， 寄存器541具有CPU內(nèi)核部AA520用的寄存器541 — 1以及CPU內(nèi)核 部AB521用的寄存器541—2。此夕卜，該寄存器541 —1及541—2的結(jié)構(gòu) 均與圖7所示的寄存器41的結(jié)構(gòu)相同。ID判斷電路542根據(jù)表示XCSC540的控制動(dòng)作的進(jìn)展?fàn)顩r的狀態(tài) 信息來(lái)判斷保存在寄存器541的規(guī)定存儲(chǔ)區(qū)域內(nèi)的識(shí)別符(ID)是針對(duì) 什么的識(shí)別符，ID判斷電路542與圖9所示的ID判斷電路42結(jié)構(gòu)相同。 另外，ID存儲(chǔ)控制電路543根據(jù)表示XCSC540的控制動(dòng)作的進(jìn)展?fàn)顩r 的狀態(tài)來(lái)選擇保存在寄存器541的該規(guī)定存儲(chǔ)區(qū)域內(nèi)的識(shí)別符，ID存儲(chǔ) 控制電路543與圖10所示的ID存儲(chǔ)控制電路43結(jié)構(gòu)相同。發(fā)布請(qǐng)求切換電路544根據(jù)兩個(gè)CPU內(nèi)核部520、 521與SC300之 間的總線的使用狀況，對(duì)相互調(diào)用的發(fā)布請(qǐng)求和與該相互調(diào)用所涉及的 處理相關(guān)的數(shù)據(jù)的發(fā)送請(qǐng)求進(jìn)行切換，發(fā)布請(qǐng)求切換電路544與圖11所 示的發(fā)布請(qǐng)求切換電路44結(jié)構(gòu)相同。動(dòng)作控制部545進(jìn)行XCSC540的動(dòng)作控制，由動(dòng)作控制部545進(jìn)行 的XCSC40的相互調(diào)用的發(fā)送控制動(dòng)作的流程，通過(guò)與圖8所示相同的 流程來(lái)進(jìn)行。數(shù)據(jù)寄存器460用于臨時(shí)存儲(chǔ)從兩個(gè)CPU內(nèi)核部520、 521發(fā)送來(lái) 的相互調(diào)用的數(shù)據(jù)。這樣，即使在具有多個(gè)CPU內(nèi)核的CPU中，通過(guò)將以往在每個(gè)CPU 內(nèi)核中分別設(shè)置的狀態(tài)寄存器與指令FIFO —體化為寄存器541 — 1以及 541—2而設(shè)置到每個(gè)CPU內(nèi)核中，也能夠削減以往設(shè)置在指令FIFO中 的BN序號(hào)的存儲(chǔ)區(qū)域。另外，通過(guò)設(shè)置ID判斷電路542以及ID存儲(chǔ) 控制電路543，與上述實(shí)施例相同，能夠共用寄存器541 — 1以及541—2 內(nèi)的用于預(yù)先保存XCALL—REQ—ID、 REQID、 SWXC_REQ_ID的存儲(chǔ) 區(qū)域，由此較之以往不增加存儲(chǔ)區(qū)域，就能夠應(yīng)對(duì)相互調(diào)用控制中的規(guī) 格的變更。如此，在具有多個(gè)CPU內(nèi)核的CPU中，利用寄存器的入口的控制 變更而取得的抑制硬件資源增加的效果，可通過(guò)(每個(gè)入口的增加抑制效果)X (入口數(shù)量)X (股線數(shù)量)X (CPU內(nèi)核數(shù)量)進(jìn)行大概運(yùn)算。因此，與具有上述單一CPU內(nèi)核的CPU相同，在具有多個(gè)CPU內(nèi)核的 CPU中，可取得極大地抑制硬件增加的效果。以上，對(duì)本發(fā)明的實(shí)施方式進(jìn)行了說(shuō)明，但本發(fā)明不局限于上述各 個(gè)實(shí)施方式，在不脫離本發(fā)明的主旨的范圍內(nèi)，可以進(jìn)行各種改良及變 更。
權(quán)利要求
1.一種運(yùn)算處理裝置，其特征在于，該運(yùn)算處理裝置具有控制部，其控制向其他運(yùn)算處理裝置發(fā)布的相互調(diào)用的發(fā)送；以及存儲(chǔ)部，其在每個(gè)相互調(diào)用的入口中保存上述相互調(diào)用所涉及的處理的處理狀況、和與上述處理狀況對(duì)應(yīng)的上述相互調(diào)用的發(fā)布?xì)v史。
2. 根據(jù)權(quán)利要求1所述的運(yùn)算處理裝置，其特征在于， 上述控制部控制向其他運(yùn)算處理裝置的相互調(diào)用的發(fā)送，并且控制對(duì)協(xié)調(diào)部進(jìn)行的、上述相互調(diào)用發(fā)布請(qǐng)求的發(fā)送以及與上述相互調(diào)用所 涉及的處理相關(guān)的數(shù)據(jù)的發(fā)送請(qǐng)求的發(fā)送，該協(xié)調(diào)部對(duì)將信號(hào)傳輸至外 部的信號(hào)線的使用權(quán)進(jìn)行協(xié)調(diào)，上述存儲(chǔ)部包括存儲(chǔ)用于識(shí)別上述相互調(diào)用的識(shí)別符的第一存儲(chǔ) 區(qū)域、存儲(chǔ)用于識(shí)別上述發(fā)布請(qǐng)求的識(shí)別符的第二存儲(chǔ)區(qū)域、存儲(chǔ)用于 識(shí)別上述發(fā)送請(qǐng)求的識(shí)別符的第三存儲(chǔ)區(qū)域。
3. 根據(jù)權(quán)利要求2所述的運(yùn)算處理裝置，其特征在于， 該運(yùn)算處理裝置還具有判斷部，其判斷在上述存儲(chǔ)部的上述存儲(chǔ)區(qū)域內(nèi)保存的識(shí)別符是針對(duì)什么的識(shí)別符。
4. 根據(jù)權(quán)利要求3所述的運(yùn)算處理裝置，其特征在于， 上述判斷部根據(jù)表示上述控制部進(jìn)行的上述控制的進(jìn)展?fàn)顩r的信息來(lái)進(jìn)行上述判斷。
5. 根據(jù)權(quán)利要求2所述的運(yùn)算處理裝置，其特征在于， 該運(yùn)算處理裝置還具有發(fā)布請(qǐng)求切換部，其根據(jù)上述信號(hào)線的使用狀況來(lái)切換上述發(fā)布請(qǐng)求和上述發(fā)送請(qǐng)求，并輸出至從上述控制部向上 述協(xié)調(diào)部傳輸?shù)男盘?hào)線。
6. —種信息處理裝置，其具有多個(gè)運(yùn)算處理裝置，該信息處理裝置 的特征在于，上述運(yùn)算處理裝置具有控制部，其控制向上述信息處理裝置所具 有的其他運(yùn)算處理裝置發(fā)布的相互調(diào)用的發(fā)送；以及存儲(chǔ)部，其在每個(gè)相互調(diào)用的入口中保存上述相互調(diào)用所涉及的處理的處理狀況、和與上述處理狀況對(duì)應(yīng)的上述相互調(diào)用的發(fā)布?xì)v史。
7. 根據(jù)權(quán)利要求6所述的信息處理裝置，其特征在于， 上述控制部控制向其他運(yùn)算處理裝置的相互調(diào)用的發(fā)送，并且控制對(duì)協(xié)調(diào)部進(jìn)行的、上述相互調(diào)用的發(fā)布請(qǐng)求的發(fā)送以及與上述相互調(diào)用 所涉及的處理相關(guān)的數(shù)據(jù)的發(fā)送請(qǐng)求的發(fā)送，該協(xié)調(diào)部對(duì)將信號(hào)傳輸至 外部的信號(hào)線的使用權(quán)進(jìn)行協(xié)調(diào)，上述存儲(chǔ)部包括存儲(chǔ)用于識(shí)別上述相互調(diào)用的識(shí)別符的第一存儲(chǔ) 區(qū)域、.存儲(chǔ)用于識(shí)別上述發(fā)布請(qǐng)求的識(shí)別符的第二存儲(chǔ)區(qū)域、以及存儲(chǔ) 用于識(shí)別上述發(fā)送請(qǐng)求的識(shí)別符的第三存儲(chǔ)區(qū)域。
8. 根據(jù)權(quán)利要求7所述的信息處理裝置，其特征在于， 該信息處理裝置還具有判斷部，其判斷在上述存儲(chǔ)部的上述存儲(chǔ)區(qū)域內(nèi)保存的識(shí)別符是針對(duì)什么的識(shí)別符。
9. 根據(jù)權(quán)利要求8所述的信息處理裝置，其特征在于， 上述判斷部根據(jù)表示上述控制部進(jìn)行的上述控制的進(jìn)展?fàn)顩r的信息來(lái)進(jìn)行上述判斷。
10. 根據(jù)權(quán)利要求7所述的信息處理裝置，其特征在于， 該信息處理裝置還具有發(fā)布請(qǐng)求切換部，其根據(jù)上述信號(hào)線的使用狀況對(duì)上述發(fā)布請(qǐng)求和上述發(fā)送請(qǐng)求進(jìn)行切換，并輸出至從上述控制部 向上述協(xié)調(diào)部傳輸?shù)男盘?hào)線。
11. 一種運(yùn)算處理裝置，其具有多個(gè)運(yùn)算處理部，該運(yùn)算處理裝置的 特征在于，該運(yùn)算處理裝置具有控制部，其控制從上述多個(gè)運(yùn)算處理部中的 任意一個(gè)向其他運(yùn)算處理裝置中的運(yùn)算處理部發(fā)布的相互調(diào)用的發(fā)送； 以及存儲(chǔ)部，其設(shè)置在每個(gè)上述運(yùn)算處理部中，并在每個(gè)相互調(diào)用的入 口中，保存上述相互調(diào)用所涉及的處理的處理狀況、和與上述處理狀況 對(duì)應(yīng)的上述相互調(diào)用的發(fā)布?xì)v史。
12. 根據(jù)權(quán)利要求11所述的運(yùn)算處理裝置，其特征在于， 上述控制部控制向其他運(yùn)算處理裝置中的運(yùn)算處理部的相互調(diào)用的發(fā)送，并且控制對(duì)協(xié)調(diào)部進(jìn)行的、上述相互調(diào)用的發(fā)布請(qǐng)求的發(fā)送以及 與上述相互調(diào)用所涉及的處理相關(guān)的數(shù)據(jù)的發(fā)送請(qǐng)求的發(fā)送，上述協(xié)調(diào) 部對(duì)將信號(hào)傳輸至外部的信號(hào)線的使用權(quán)進(jìn)行協(xié)調(diào)，上述存儲(chǔ)部包括存儲(chǔ)用于識(shí)別上述相互調(diào)用的識(shí)別符的第一存儲(chǔ) 區(qū)域、存儲(chǔ)用于識(shí)別上述發(fā)布請(qǐng)求的識(shí)別符的第二存儲(chǔ)區(qū)域、存儲(chǔ)用于 識(shí)別上述發(fā)送請(qǐng)求的識(shí)別符的第三存儲(chǔ)區(qū)域。
13. 根據(jù)權(quán)利要求12所述的運(yùn)算處理裝置，其特征在于， 該運(yùn)算處理裝置還具有判斷部，其判斷在上述存儲(chǔ)部的上述存儲(chǔ)區(qū)域內(nèi)保存的識(shí)別符是針對(duì)什么的識(shí)別符。
14. 根據(jù)權(quán)利要求13所述的運(yùn)算處理裝置，其特征在于， 上述判斷部根據(jù)表示上述控制部進(jìn)行的上述控制的進(jìn)展?fàn)顩r的信息來(lái)進(jìn)行上述判斷。
15. 根據(jù)權(quán)利要求12所述的運(yùn)算處理裝置，其特征在于， 該運(yùn)算處理裝置還具有發(fā)布請(qǐng)求切換部，其根據(jù)上述信號(hào)線的使用狀況對(duì)上述發(fā)布請(qǐng)求和上述發(fā)送請(qǐng)求進(jìn)行切換，并輸出至從上述控制部 向上述協(xié)調(diào)部傳輸?shù)男盘?hào)線。
16. —種相互調(diào)用的發(fā)送控制方法，其利用上述運(yùn)算處理裝置來(lái)控制 從運(yùn)算處理裝置向其他運(yùn)算處理裝置發(fā)布的相互調(diào)用的發(fā)送，該發(fā)送控 制方法的特征在于，具有利用上述運(yùn)算處理裝置的存儲(chǔ)部在每個(gè)相互調(diào)用的入口中預(yù)先 保存上述相互調(diào)用所涉及的處理的處理狀況、以及上述相互調(diào)用的發(fā)布 歷史的步驟。
17. 根據(jù)權(quán)利要求16所述的相互調(diào)用的發(fā)送控制方法，其特征在于， 在利用上述運(yùn)算處理裝置的存儲(chǔ)部在每個(gè)相互調(diào)用的入口中預(yù)先保存上述相互調(diào)用所涉及的處理的處理狀況、以及該相互調(diào)用的發(fā)布?xì)v史 的步驟之后，還具有利用上述運(yùn)算處理裝置來(lái)判斷在上述存儲(chǔ)部的上述存儲(chǔ)區(qū)域 內(nèi)保存的識(shí)別符是針對(duì)什么的識(shí)別符的步驟。
18. 根據(jù)權(quán)利要求16所述的相互調(diào)用的發(fā)送控制方法，其特征在于，在利用上述運(yùn)算處理裝置來(lái)判斷在上述存儲(chǔ)部的上述存儲(chǔ)區(qū)域內(nèi)保 存的識(shí)別符是針對(duì)什么的識(shí)別符的步驟之后，還具有根據(jù)上述信號(hào)線的使用狀況對(duì)上述發(fā)布請(qǐng)求和上述發(fā)送請(qǐng)求 進(jìn)行切換、并將某一方輸出至向上述協(xié)調(diào)部傳輸?shù)男盘?hào)線的步驟。
19.一種運(yùn)算處理裝置，其特征在于，該運(yùn)算處理裝置包括控制部，其控制向其他運(yùn)算處理裝置發(fā)布的相互調(diào)用的發(fā)送，并且 控制對(duì)協(xié)調(diào)部進(jìn)行的、上述相互調(diào)用的發(fā)布請(qǐng)求的發(fā)送以及與上述相互 調(diào)用所涉及的處理相關(guān)的數(shù)據(jù)的發(fā)送請(qǐng)求的發(fā)送，該協(xié)調(diào)部對(duì)將信號(hào)傳 輸至外部的信號(hào)線的使用權(quán)進(jìn)行協(xié)調(diào)；以及存儲(chǔ)部，其具有逐個(gè)識(shí)別該相互調(diào)用的識(shí)別符的存儲(chǔ)區(qū)域、逐個(gè)識(shí)別上述發(fā)布請(qǐng)求的識(shí)別符的存儲(chǔ)區(qū)域和逐個(gè)識(shí)別上述發(fā)送請(qǐng)求的識(shí)別符 的存儲(chǔ)區(qū)域，作為用于保存上述相互調(diào)用的發(fā)布?xì)v史的存儲(chǔ)區(qū)域。
全文摘要
本發(fā)明的目的在于抑制在計(jì)算機(jī)系統(tǒng)的CPU之間進(jìn)行通信的內(nèi)部處理器中斷(相互調(diào)用)所需的資源增大。各個(gè)CPU的外部接口部的相互調(diào)用發(fā)送控制部(XCSC(40))控制由CPU內(nèi)核部(20)發(fā)布的向其他CPU的相互調(diào)用的發(fā)送。XCSC(40)具有寄存器(41)，其在該相互調(diào)用的每個(gè)入口中將該相互調(diào)用所涉及的處理的處理狀況與該相互調(diào)用的發(fā)布?xì)v史直接對(duì)應(yīng)來(lái)進(jìn)行保存。
文檔編號(hào)G06F15/17GK101278277SQ200580051769
公開(kāi)日2008年10月1日 申請(qǐng)日期2005年12月19日 優(yōu)先權(quán)日2005年10月4日
發(fā)明者清水野光憲 申請(qǐng)人:富士通株式會(huì)社