專(zhuān)利名稱：半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種使用了在1個(gè)封裝中內(nèi)置2個(gè)芯片的技術(shù)(以下稱為MCP)并由控制用芯片(第一芯片)和閃存用芯片(第二芯片)構(gòu)成的、MCP中的FLASH InterFace(閃存接口)電路。
背景技術(shù)：
特開(kāi)平8-63446號(hào)公報(bào)[專(zhuān)利文獻(xiàn)2]特開(kāi)平11-175311號(hào)公報(bào)圖5是表示雙芯片結(jié)構(gòu)的MCP芯片的一個(gè)實(shí)例的圖，如圖所示，在包含F(xiàn)LASH InterFace的第一芯片上安裝閃存芯片即第二芯片，通過(guò)內(nèi)部引線連接。另外，第一芯片中還具備通常的外部端子連接用的引線。
圖6是表示搭載了4Mb閃存作為第二芯片的現(xiàn)有FLASH Interface(以下稱為FLASH I/F)的一個(gè)實(shí)例的圖?，F(xiàn)有的FLASH I/F具備根據(jù)從CPU I/F(61)提供的信號(hào)、時(shí)鐘信號(hào)(CLK)等生成閃存控制所需的信號(hào)(FRES＝FLASH重置信號(hào)，F(xiàn)BYTE＝BYTE模式WORD模式切換信號(hào)、“L”時(shí)為BYTE模式，F(xiàn)CE＝芯片選擇信號(hào)、“L”使能，F(xiàn)OE＝輸出信號(hào)、“L”使能，F(xiàn)WE＝寫(xiě)入信號(hào)、“L”使能，F(xiàn)BUSY＝FLASH忙信號(hào)、表示FLASH正處在工作中、“L”激活)等信號(hào)的控制部62；用來(lái)進(jìn)行地址設(shè)定及增加的可預(yù)置地址計(jì)數(shù)器63；寫(xiě)入用數(shù)據(jù)的閉鎖電路64；在寫(xiě)入或擦除時(shí)輸出命令碼的命令碼解碼器(命令碼DEC)65；地址碼和數(shù)據(jù)碼這2種、FLASH地址和命令碼用地址的選擇電路66；寫(xiě)入用數(shù)據(jù)和命令碼用數(shù)據(jù)的選擇電路67。
說(shuō)明現(xiàn)有電路的工作。如圖8～圖10所示，F(xiàn)LASH 1/F(60)的工作大體分為讀出、寫(xiě)入、擦除這3種。首先說(shuō)明讀出工作(參照?qǐng)D8)。
在命令寫(xiě)信號(hào)(以下稱為WR)的上升沿讀入FLASH I/F命令(讀)，在數(shù)據(jù)寫(xiě)信號(hào)(以下稱為DW)的上升沿分3次作為高位地址(AT)、中位地址(AM)、低位地址(AB)取得讀出開(kāi)頭地址。地址結(jié)構(gòu)因?yàn)槭荁YTE存取，與4MbFLASH對(duì)應(yīng)，呈19比特結(jié)構(gòu)(參照?qǐng)D7)。在數(shù)據(jù)讀信號(hào)(以下稱為RD)的下降沿輸出讀出數(shù)據(jù)，在RD的上升沿將地址增加。
接著說(shuō)明寫(xiě)入工作(參照?qǐng)D9)。命令輸入及開(kāi)頭地址的讀入與數(shù)據(jù)讀出時(shí)相同，在DW的上升沿執(zhí)行寫(xiě)入數(shù)據(jù)的取入。當(dāng)取入到達(dá)寫(xiě)入數(shù)據(jù)時(shí)，表示閃存模式的狀態(tài)信號(hào)FMOD上升，表示閃存命令已被輸入。其后，命令碼、寫(xiě)入地址及寫(xiě)入數(shù)據(jù)被轉(zhuǎn)送到閃存后，BUSY下降，F(xiàn)LASH變?yōu)閷?xiě)入工作過(guò)程。另外，在BUSY信號(hào)下降時(shí)，進(jìn)行地址增加。
最后說(shuō)明擦除工作(參照?qǐng)D10)。擦除包括芯片擦除、塊擦除(64Kbyte、4MbFLASH的情況下)、扇區(qū)擦除(2kByte、4MbFLASH的情況下)，只是命令碼等有所不同，工作時(shí)序相同。
命令設(shè)定、地址設(shè)定與寫(xiě)入時(shí)相同，在低位地址轉(zhuǎn)送后，F(xiàn)MOD上升，在FLASH命令轉(zhuǎn)送后，BUSY下降，變?yōu)楣ぷ鬟M(jìn)行中，在經(jīng)過(guò)規(guī)定時(shí)間后，BUSY上升，F(xiàn)MOD下降，擦除工作結(jié)束。
現(xiàn)有的FLASH I/F電路從CPU I/F(61)接收到所有的命令(讀出、寫(xiě)入、擦除)，就無(wú)條件地按照該命令使閃存工作。在從開(kāi)頭地址寫(xiě)入到最終地址的情況下，閃存到達(dá)最終地址后，需要轉(zhuǎn)送停止命令使寫(xiě)入工作停止，因此，給CPU I/F(61)增加了命令轉(zhuǎn)送負(fù)擔(dān)。
另外，在擦除時(shí)，有可能連續(xù)地將相同地址的扇區(qū)或塊擦除，這種重復(fù)擦除不僅會(huì)引起存儲(chǔ)器單元的數(shù)據(jù)變形，而且還會(huì)導(dǎo)致存儲(chǔ)器單元的惡化或損壞，因而影響LSI的正常工作。

發(fā)明內(nèi)容
本發(fā)明的課題是在FLASH I/F電路中，減輕CPU I/F的負(fù)擔(dān)，以及防止存儲(chǔ)器單元的數(shù)據(jù)變形、短時(shí)間內(nèi)的惡化、損壞。
為了解決上述課題，對(duì)于本發(fā)明的半導(dǎo)體集成電路，在具備用來(lái)控制閃存的FLASH I/F電路的半導(dǎo)體集成電路中，具備在閃存的連續(xù)寫(xiě)入工作時(shí)當(dāng)?shù)竭_(dá)閃存的最終地址的情況下停止地址的增加的單元；以及在對(duì)最終地址的數(shù)據(jù)寫(xiě)入結(jié)束后、利用硬件重置FLASH模式狀態(tài)信號(hào)(FMOD)的單元，由此，不再需要經(jīng)由CPU I/F的命令的輸入。
另外，對(duì)于本發(fā)明的半導(dǎo)體集成電路，在具備用來(lái)控制閃存的FLASH I/F電路的半導(dǎo)體集成電路中，具備用來(lái)存儲(chǔ)塊或扇區(qū)擦除地址的單元；以及當(dāng)連續(xù)2次選擇了相同的擦除模式時(shí)、將上述存儲(chǔ)的地址與第2次的地址進(jìn)行比較的單元；在上述比較結(jié)果中，當(dāng)?shù)刂芬恢聲r(shí)停止該擦除工作，由此防止了對(duì)同一存儲(chǔ)器單元的重復(fù)擦除。
本發(fā)明的半導(dǎo)體集成電路具備在閃存的連續(xù)寫(xiě)入工作時(shí)當(dāng)?shù)竭_(dá)閃存的最終地址的情況下停止地址的增加的單元；以及對(duì)最終地址的數(shù)據(jù)寫(xiě)入結(jié)束后、利用硬件重置FLASH模式狀態(tài)信號(hào)(FMOD)的單元，因此，不再需要經(jīng)由CPU I/F的命令輸入，能夠減輕負(fù)擔(dān)。
另外，本發(fā)明的半導(dǎo)體集成電路具備用來(lái)存儲(chǔ)塊或扇區(qū)擦除地址的單元；以及當(dāng)連續(xù)2次選擇了相同的擦除模式時(shí)、將上述存儲(chǔ)的地址與第2次的地址進(jìn)行比較的單元，在上述比較結(jié)果中，當(dāng)?shù)刂芬恢聲r(shí)停止該擦除工作，因此能夠防止對(duì)同一存儲(chǔ)器單元的重復(fù)擦除，能夠防止存儲(chǔ)器單元的數(shù)據(jù)變形、短時(shí)間內(nèi)的惡化、損壞。


圖1是表示第一實(shí)施方式的半導(dǎo)體集成電路的一部分結(jié)構(gòu)的圖。
圖2是用來(lái)說(shuō)明第一實(shí)施方式的電路的工作的時(shí)序圖。
圖3是表示第二實(shí)施方式的半導(dǎo)體集成電路的一部分結(jié)構(gòu)的圖。
圖4是用來(lái)說(shuō)明第二實(shí)施方式的電路工作的時(shí)序圖。
圖5是表示雙芯片結(jié)構(gòu)的MCP芯片的一個(gè)實(shí)例的圖。
圖6是表示搭載了4Mb閃存作為第二芯片的現(xiàn)有FLASH InterFace的一個(gè)實(shí)例的圖。
圖7是用來(lái)說(shuō)明地址結(jié)構(gòu)的圖。
圖8是用來(lái)說(shuō)明現(xiàn)有的FLASH I/F的讀出工作的流程圖。
圖9是用來(lái)說(shuō)明現(xiàn)有的FLASH I/F的寫(xiě)入工作的流程圖。
圖10是用來(lái)說(shuō)明現(xiàn)有的FLASH I/F的擦除工作的流程圖。
具體實(shí)施例方式
下面，參照附圖詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式。此外，各附圖只不過(guò)是在能夠理解本發(fā)明的程度上的概略描述。
(1)第一實(shí)施方式圖1是表示第一實(shí)施方式的半導(dǎo)體集成電路的一部分結(jié)構(gòu)的圖，表示了生成閃存的連續(xù)寫(xiě)入工作時(shí)的控制信號(hào)的電路的一部分。該電路具備用來(lái)解碼地址的AND電路11；接收其輸出并生成使可預(yù)置地址計(jì)數(shù)器15的計(jì)數(shù)工作停止的控制信號(hào)的電路12；將AND電路11的輸出作為數(shù)據(jù)輸入的數(shù)據(jù)觸發(fā)器13(以下稱為DFF)；以及生成用于重置FMOD的重置信號(hào)的電路14。
圖2是用來(lái)說(shuō)明圖1的電路的工作的時(shí)序圖。在地址到達(dá)最終地址時(shí)的T1時(shí)刻的下一BUSY信號(hào)的上升沿，INC_STOP信號(hào)上升。其結(jié)果是，電路12的2輸入NOR門(mén)的輸出變?yōu)檫壿嫛癓”電平，地址計(jì)數(shù)器15的計(jì)數(shù)工作停止。
在對(duì)最大地址的數(shù)據(jù)寫(xiě)入結(jié)束后(BUSY上升沿)，通過(guò)對(duì)DFF(13)進(jìn)行置位，F(xiàn)MOD_STOP信號(hào)上升，F(xiàn)MOD信號(hào)被重置。由此，閃存的連續(xù)寫(xiě)入工作結(jié)束。
如上述說(shuō)明，利用本實(shí)施方式，在閃存的連續(xù)寫(xiě)入時(shí)，當(dāng)?shù)竭_(dá)閃存的最終地址的情況下，自動(dòng)脫離寫(xiě)入工作模式，不需要停止命令等命令輸入，因此，能夠減輕CPU I/F的負(fù)擔(dān)。
(2)第二實(shí)施方式圖3是表示第二實(shí)施方式的半導(dǎo)體集成電路的一部分結(jié)構(gòu)的圖，表示了生成用來(lái)防止閃存中同一存儲(chǔ)器單元的重復(fù)擦除所需的控制信號(hào)的電路的一部分。該電路具備30塊擦除地址及扇區(qū)擦除地址的寄存器(31，32)；在連續(xù)選擇了相同擦除模式的情況下與第2次的擦除地址進(jìn)行比較的EOR電路33；由OR電路與NAND電路構(gòu)成的比較電路34；以及生成FMOD的重置信號(hào)的電路35。
圖4是用來(lái)說(shuō)明圖3的電路的工作的時(shí)序圖，在塊擦除、扇區(qū)擦除之后，將地址轉(zhuǎn)送到專(zhuān)用寄存器(31，32)，接著，在選擇了相同的擦除模式的情況下(BERX2 or SERX2變?yōu)椤癏”電平)，通過(guò)EOR電路33將其地址與寄存器中保存的地址進(jìn)行比較。
當(dāng)該比較結(jié)果是一致的情況下，在地址取入之后立即將RERS信號(hào)置為“H”電平，在地址取入之后上升的FMOD信號(hào)立即降下來(lái)，使FLASH擦除模式停止。
如上述說(shuō)明，在該實(shí)施方式中，以硬件方式禁止了連續(xù)的相同地址、相同擦除模式，因此，能夠防止存儲(chǔ)器單元的過(guò)度擦除，防止短時(shí)間內(nèi)的惡化及損壞。
權(quán)利要求
1.一種半導(dǎo)體集成電路，具備用來(lái)控制閃存的FLASH I/F電路，其特征在于，具備在閃存的連續(xù)寫(xiě)入工作時(shí)當(dāng)?shù)竭_(dá)閃存的最終地址的情況下停止地址的增加的單元；以及在對(duì)上述最終地址的數(shù)據(jù)寫(xiě)入結(jié)束后、重置FLASH模式狀態(tài)信號(hào)(FMOD)的單元。
2.一種半導(dǎo)體集成電路，具備用來(lái)控制閃存的FLASH I/F電路，其特征在于，具備用來(lái)存儲(chǔ)塊或扇區(qū)擦除地址的單元；以及當(dāng)連續(xù)2次選擇了相同的擦除模式時(shí)、將上述存儲(chǔ)的地址與第2次的地址進(jìn)行比較的單元，在上述比較結(jié)果中，當(dāng)?shù)刂芬恢聲r(shí)停止該擦除工作。
全文摘要
本發(fā)明的課題是在FLASH I/F電路中，減輕CPU I/F的負(fù)擔(dān)，以及防止存儲(chǔ)器單元的數(shù)據(jù)變形、短時(shí)間內(nèi)的惡化、損壞。在具備用來(lái)控制閃存的FLASH I/F電路(60)的半導(dǎo)體集成電路中，具備在閃存的連續(xù)寫(xiě)入工作時(shí)當(dāng)?shù)竭_(dá)閃存的最終地址的情況下停止地址的增加的單元(12)；以及對(duì)最終地址的數(shù)據(jù)寫(xiě)入結(jié)束后、利用硬件重置FLASH模式狀態(tài)信號(hào)(FMOD)的單元(14)，由此，不再需要經(jīng)由CPU I/F(61)的命令的輸入。
文檔編號(hào)G06F13/00GK1770327SQ20051010648
公開(kāi)日2006年5月10日 申請(qǐng)日期2005年9月30日 優(yōu)先權(quán)日2004年10月8日
發(fā)明者杉尾賢一郎 申請(qǐng)人:沖電氣工業(yè)株式會(huì)社