專利名稱：一種高精度數(shù)字/模擬轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字/模轉(zhuǎn)換電路，應(yīng)用于數(shù)字信號發(fā)生器和數(shù)字式控制儀的一種高精度數(shù)字/模擬轉(zhuǎn)換電路。
背景技術(shù)：
在傳統(tǒng)的基于數(shù)字/模擬轉(zhuǎn)換器的數(shù)字格式轉(zhuǎn)換電路中，由于芯片管腳、體積的限制，轉(zhuǎn)換位數(shù)通常為8位、10位，轉(zhuǎn)換精度低，難以滿足對模擬信號有較高要求的場合。有些場合下，采用DSP串口直接與串行輸入的數(shù)字/模擬轉(zhuǎn)換芯片相連，致使數(shù)字格式轉(zhuǎn)換占用CPU處理時間，并且可擴(kuò)展性差。

發(fā)明內(nèi)容
本發(fā)明提供了一種高精度數(shù)字/模擬轉(zhuǎn)換電路，能夠滿足轉(zhuǎn)換精度高的要求。
本發(fā)明采用的技術(shù)方案是包括高精度數(shù)字/模擬轉(zhuǎn)換電路信號引出線均連接至FPGA可編程邏輯電路。
所述的高精度數(shù)字/模擬轉(zhuǎn)換電路包括能實(shí)現(xiàn)24位高精度數(shù)字/模擬轉(zhuǎn)換的CS43122芯片，模擬差分信號通過CS43122芯片的CH1OUTL+、CH1OUTL-和CH2OUTL+、CH2OUTL-端口輸出。
所述的FPGA可編程邏輯電路包括FPGA芯片XC2S50E，20.9M和24.576M晶振芯片，晶振芯片與FPGA的GCK端相連，CPU下載接口可將程序下載到FPGA芯片；FPGA可編程邏輯電路和高精度數(shù)字/模擬轉(zhuǎn)換電路，通過串行數(shù)字總線DALRCK、DASCLK、DASDATA和DAMCLK互連，F(xiàn)PGA可編程邏輯電路，通過數(shù)據(jù)線DSPED[31:0]，地址線DSPEA[12:2]，控制線DSPARE、DSPAWE、DSPCE2、DSPAOE，中斷申請線DSPEXIN6_DAINT與數(shù)字信號處理器DSP相連。
本發(fā)明結(jié)合了數(shù)字/模擬轉(zhuǎn)換器和FPGA編程技術(shù)，提供了一種適用于數(shù)字/模擬轉(zhuǎn)換位數(shù)要求高的數(shù)字電路。在數(shù)字/模擬轉(zhuǎn)換器的基礎(chǔ)上，通過FPGA軟件的支持，該數(shù)字電路可以高速實(shí)現(xiàn)24位數(shù)字/模擬信號的轉(zhuǎn)換。
本發(fā)明與背景技術(shù)相比，具有的有益效果是1.數(shù)字/模擬轉(zhuǎn)換精度高，轉(zhuǎn)換位數(shù)可達(dá)24位；2.數(shù)字/模擬轉(zhuǎn)換采用串行輸入，管腳少，芯片體積?。?.數(shù)字/模擬轉(zhuǎn)換芯片信噪比高，諧波失真度為-102dB，動態(tài)范圍為122dB，使得整體數(shù)字電路具有高性能；4.FPGA開發(fā)周期短、功耗低、可靠性高；作為一種接口，可使數(shù)字/模擬轉(zhuǎn)換芯片與不同CPU相連，可擴(kuò)展性強(qiáng)。


圖1是本發(fā)明的結(jié)構(gòu)框圖；圖2是高精度數(shù)模轉(zhuǎn)換電路原理圖；圖3是FPGA可編程邏輯電路原理圖。
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)施例對本發(fā)明作進(jìn)一步說明。
如圖1所示，本發(fā)明的結(jié)構(gòu)框圖由附圖1給出。它包括24位高精度數(shù)字/模擬轉(zhuǎn)換電路1和FPGA可編程邏輯電路2。
如圖2所示高精度數(shù)字/模擬轉(zhuǎn)換電路采用CS43122芯片。模式選擇M0、M2、M3接高電平，M1接低電平，M4連接到FPGA可編程邏輯電路2。芯片工作在MODE1模式下，串行數(shù)字接口工作在FORMAT1狀態(tài)。模擬差分輸出CH1OUTL+、CH1OUTL-和CH2OUTL+、CH2OUTL-和模擬信號調(diào)理電路接口。復(fù)位信號/DARST、靜音使能信號/DAMUTE、靜音輸出控制信號/DAMUTEC連接到FPGA可編程邏輯電路2。數(shù)模轉(zhuǎn)換電路串行數(shù)字總線DALRCK、DASCLK、DASDATA和DAMCLK，它們都連接到FPGA可編程邏輯電路2。CS43122芯片數(shù)字電路部分由+3.3V供電，模擬電路部分由+5.5V供電。
如圖3所示FPGA可編程邏輯電路包括FPGA芯片XC2S50E，20.9M和24.576M晶振芯片，CPU下載接口。FPGA芯片完成CS43122和DSP的數(shù)字接口，它完成并行數(shù)字格式到串行數(shù)字格式的轉(zhuǎn)換。FPGA可編程邏輯電路2，通過數(shù)據(jù)線DSPED[31:0]，地址線DSPEA[12:2]，控制線DSPARE、DSPAWE、DSPCE2、DSPAOE，中斷申請線DSPEXIN6_DAINT與DSP相連。FPGA可編程邏輯電路2和高精度數(shù)字/模擬轉(zhuǎn)換電路1，通過串行數(shù)字總線DALRCK、DASCLK、DASDATA和DAMCLK互連。LED指示燈是為了指示FPGA的程序是否下載成功。FPGA的工作模式選擇管腳M0，M1，M2都外接了一個上拉電阻，即表明FPGA的配置模式采用了從動串口模式的配置。配置時鐘管腳DLCLK、配置數(shù)據(jù)輸入管腳DLDATA、配置使能管腳/PROG2和配置成功管腳DONE2分別與CPU下載接口相連。
下面對本發(fā)明的具體工作過程說明
1.FPGA程序的下載。系統(tǒng)上電后，通過CPU下載接口將FPGA程序下載到FPGA中。指示燈LED亮指示FPGA的程序下載成功。
2.數(shù)字信號處理器DSP初始化CS43122芯片。DSP通過FPGA，將/DARST拉為低電平，對CS43122芯片進(jìn)行復(fù)位。
3.CS43122芯片處于正常工作狀態(tài)。FPGA可編程邏輯電路2通過產(chǎn)生中斷DSPEXIN6_DAINT，通知數(shù)字信號處理器DSP，DSP將并行24位DA數(shù)據(jù)寫入FPGA中。FPGA可編程邏輯電路2將并行24位DA數(shù)據(jù)進(jìn)行數(shù)字格式轉(zhuǎn)換，轉(zhuǎn)換成串行24位數(shù)字輸出到DASDATA，并且同時將DAMCLK、DASCLK、DALRCLK輸出到24位高精度數(shù)字/摸擬轉(zhuǎn)換電路(1)。CS43122以模擬差分信號形式輸出。
4.CS43122芯片采樣率的控制。20.9M和24.576M晶振經(jīng)FPGA程序分頻可產(chǎn)生多組采樣率時鐘。DSP可以通過與FPGA接口，控制那一組采樣率時鐘輸出，從而控制CS43122芯片采樣率。
權(quán)利要求
1.一種高精度數(shù)字/模擬轉(zhuǎn)換電路，其特征在于包括高精度數(shù)字/模擬轉(zhuǎn)換電路(1)信號引出線均連接至FPGA可編程邏輯電路(2)。
2.根據(jù)權(quán)利要求1所述的一種高精度數(shù)字/模擬轉(zhuǎn)換電路，其特征在于所述的高精度數(shù)字/模擬轉(zhuǎn)換電路(1)包括能實(shí)現(xiàn)24位高精度數(shù)字/模擬轉(zhuǎn)換的CS43122芯片，模擬差分信號通過CS43 122芯片的CH1OUTL+、CH1OUTL-和CH2OUTL+、CH2OUTL-端口輸出。
3.根據(jù)權(quán)利要求1所述的一種高精度數(shù)字/模擬轉(zhuǎn)換電路，其特征在于所述的FPGA可編程邏輯電路(2)包括FPGA芯片XC2S50E，20.9M和24.576M晶振芯片，晶振芯片與FPGA的GCK端相連，CPU下載接口可將程序下載到FPGA芯片；FPGA可編程邏輯電路(2)和高精度數(shù)字/模擬轉(zhuǎn)換電路(1)，通過串行數(shù)字總線DALRCK、DASCLK、DASDATA和DAMCLK互連，F(xiàn)PGA可編程邏輯電路(2)，通過數(shù)據(jù)線DSPED[31:0]，地址線DSPEA[12:2]，控制線DSPARE、DSPAWE、DSPCE2、DSPAOE，中斷申請線DSPEXIN6_DAINT與數(shù)字信號處理器DSP相連。
全文摘要
本發(fā)明公開了一種高精度數(shù)字/模擬轉(zhuǎn)換電路，包括高精度數(shù)字/模擬轉(zhuǎn)換電路信號引出線均連接至FPGA可編程邏輯電路。本發(fā)明數(shù)字/模擬轉(zhuǎn)換精度高，轉(zhuǎn)換位數(shù)可達(dá)24位；數(shù)字/模擬轉(zhuǎn)換采用串行輸入，管腳少，芯片體積??；數(shù)字/模擬轉(zhuǎn)換芯片信噪比高，諧波失真度為－102dB，動態(tài)范圍為122dB，使得整體數(shù)字電路具有高性能；FPGA開發(fā)周期短、功耗低、可靠性高；作為一種接口，可使數(shù)字/模擬轉(zhuǎn)換芯片與不同CPU相連，可擴(kuò)展性強(qiáng)。
文檔編號G06F3/05GK1696886SQ20051005043
公開日2005年11月16日 申請日期2005年6月24日 優(yōu)先權(quán)日2005年6月24日
發(fā)明者賀惠農(nóng) 申請人:杭州憶恒科技有限公司