專利名稱：運算處理裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在立體聲處理等中，以共同的程序及低耗電量對獨立的、復(fù)數(shù)個相同的數(shù)據(jù)進行相同的運算處理的數(shù)字信號處理器等運算處理裝置。
背景技術(shù)：
隨著數(shù)字化處理的發(fā)展，聲音數(shù)據(jù)及圖案數(shù)據(jù)等也可進行數(shù)字化處理。作為高速實行在聲音、圖像數(shù)據(jù)等的數(shù)字化處理中被較多使用的積和運算的運算處理裝置，開發(fā)有例如下述的專利文獻1、2等所記述那樣的數(shù)字信號處理器(數(shù)字信號處理器以下均稱作“DSP”)等專用處理器。
日本專利早期公開的特開平5-35774號公報[專利文獻2]日本專利早期公開的特開2000-293357號公報請參閱圖4(1)、(2)所示，為專利文獻1、2等所記述的現(xiàn)有習(xí)知DSP的概略構(gòu)成圖，同圖4(1)所示為DSP的數(shù)據(jù)控制部10，同圖4(2)所示為DSP的控制部20。
該DSP具有進行積和運算等運算處理的數(shù)據(jù)運算部10、生成用于對其進行控制的各種控制信號的控制部20。數(shù)據(jù)運算部10具有用于存儲積和運算等的系數(shù)數(shù)據(jù)的系數(shù)只讀存儲器(系數(shù)只讀存儲器以下均稱作為“系數(shù)ROM”)11、用于指示該系數(shù)ROM11中的系數(shù)數(shù)據(jù)的讀出位置的C指示器12、利用寫入控制信號WR1控制寫入，并存儲積和運算等的變量數(shù)據(jù)的數(shù)據(jù)·隨機存取存儲器(數(shù)據(jù)·隨機存取存儲器以下均稱作“數(shù)據(jù)RAM”)13、用于指示該數(shù)據(jù)RAM13中的變量數(shù)據(jù)的讀出位置的D指示器14。在系數(shù)ROM11的輸出終端及數(shù)據(jù)RAM13的輸出終端上，連接有乘法器15。
乘法器15為進行系數(shù)數(shù)據(jù)和變量數(shù)據(jù)的乘法運算的電路，在其輸出終端上連接有算術(shù)邏輯單元(算術(shù)邏輯單元以下均稱作“ALU”)17的第1輸入終端。在ALU17的第2輸入終端上，連接有選擇器16的輸出終端。選擇器16為用于選擇輸入數(shù)據(jù)IN或輸出數(shù)據(jù)OUT中的某一個的電路。在ALU17的輸出終端上，連接有寄存器18的輸入終端。寄存器18為利用寫入控制信號WR2控制寫入，并用于保持ALU17的輸出數(shù)據(jù)的電路，其輸出終端被連接在數(shù)據(jù)RAM13的輸入終端及選擇器16的輸入終端上。
控制部20具有選擇器21，且在該選擇器21的輸出終端上依次連接有程序計數(shù)器(程序計數(shù)器以下均稱作“PC”)22、程序ROM23及命令譯碼器24。選擇器21為用于選擇利用命令譯碼器24所給予的控制信號而使PC22的輸出數(shù)據(jù)加1的信號，和由命令譯碼器24所給予的轉(zhuǎn)移(JUMP)命令等控制信號中的某一個的電路。PC22為根據(jù)時鐘CL進行計數(shù)動作，并將命令讀出用的地址向程序ROM23輸出的電路。程序ROM23為存儲由復(fù)數(shù)個命令構(gòu)成的程序，并讀出由PC22所輸出的地址而被指定的程序中的命令的存儲器。命令譯碼器24為解讀從程序ROM23所讀出的命令，并輸出命令實行用的各種控制信號(例如C指示器12的控制信號、D指示器14的控制信號、寫入控制信號WR1，WR2、選擇器16的輸出轉(zhuǎn)換控制信號、算法器15的控制信號、ALU17的控制信號、PC22的控制信號、程序ROM23的控制信號、JUMP命令等這些控制信號等)的電路。
在這種構(gòu)成的DSP中，使例如數(shù)字化處理中被較多使用的(A)式的積和運算如以下的(1)～(7)那樣而實現(xiàn)。另外，(A)式作為(B)式的連續(xù)而實現(xiàn)。
Y＝∑ai×xi(A)Ci+1＝Ci+(ai×xi)(B)(1)從系數(shù)ROM11，向乘法器15輸出C指示器12表示的地址的系數(shù)數(shù)據(jù)ai。
(2)從數(shù)據(jù)RAM13，向乘法器15輸出D指示器14表示的地址的變量數(shù)據(jù)xi。
(3)在乘法器15中，進行系數(shù)數(shù)據(jù)ai和變量數(shù)據(jù)xi的乘法運算。
(4)在ALU17中，進行從寄存器18通過選擇器16被輸入的數(shù)據(jù)和乘法器15的輸出數(shù)據(jù)的加法運算。
(5)將ALU17的輸出數(shù)據(jù)在寄存器18中進行存儲。
(6)使C指示器12的值向下一系數(shù)數(shù)據(jù)的地址進行變化。
(7)使D指示器14的值向下一變量數(shù)據(jù)的地址進行變化。
這些(1)～(7)的處理在1周期內(nèi)執(zhí)行。藉此，可高速執(zhí)行在數(shù)字化處理中被較多使用的積和運算。
但是，在現(xiàn)有習(xí)知的DSP中，存在像以下(a)、(b)這樣的問題。
(a)例如，當(dāng)在立體聲處理等中對相互獨立的2個數(shù)據(jù)(右聲道用數(shù)據(jù)R-ch和左聲道用數(shù)據(jù)L-ch)進行相同的運算處理時，一般是在對右聲道用數(shù)據(jù)R-ch進行處理后，再對左聲道用數(shù)據(jù)L-ch進行處理。在這種情況下，各指示器12、14分別進行2次(R-ch及L-ch處理)動作，產(chǎn)生伴隨無用指示器動作的無用消耗電力，使消耗電力增大。
(b)例如，在將立體聲數(shù)據(jù)的R-ch、L-ch數(shù)據(jù)看作單聲道數(shù)據(jù)的情況下，盡管當(dāng)從數(shù)據(jù)看為單聲道數(shù)據(jù)用而開發(fā)的程序時是進行了相同的運算處理，但需要為立體聲處理用開發(fā)新的程序，沒有好處且不方便。
由此可見，上述現(xiàn)有的數(shù)字信號處理器在結(jié)構(gòu)與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決數(shù)字信號處理器存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的數(shù)字信號處理器存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計制造多年豐富的實務(wù)經(jīng)驗及專業(yè)知識，并配合學(xué)理的運用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新型結(jié)構(gòu)的運算處理裝置，能夠改進一般現(xiàn)有的數(shù)字信號處理器，使其更具有實用性。經(jīng)過不斷的研究、設(shè)計，并經(jīng)反復(fù)試作樣品及改進后，終于創(chuàng)設(shè)出確具實用價值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種運算處理裝置，其包括第1存儲器，將共同使用的共同數(shù)據(jù)進行存儲；第1指示器，用于指示前述第1存儲器中的前述共同數(shù)據(jù)的讀出位置；N個(但N為正的整數(shù))第2存儲器，根據(jù)共同的選擇信號，對運算結(jié)果的寫入進行控制，并將彼此獨立的獨立數(shù)據(jù)分別進行存儲；第2指示器，用于指示前述N個第2存儲器中的前述獨立數(shù)據(jù)的讀出位置；第1選擇器，根據(jù)前述共同的選擇信號，選擇從前述N個第2存儲器所讀出的前述N個獨立數(shù)據(jù)中的某一個并進行輸出；乘法器，將從前述第1存儲器讀出的前述共同數(shù)據(jù)和前述第1選擇器的輸出數(shù)據(jù)進行乘法運算；第2選擇器，根據(jù)前述共同的選擇信號，選擇N個輸入數(shù)據(jù)中的某一個并進行輸出；第3選擇器，根據(jù)前述共同的選擇信號，選擇前述第2選擇器的輸出數(shù)據(jù)和前述運算結(jié)果中的某一個并進行輸出；算術(shù)邏輯單元，進行前述乘法器的輸出數(shù)據(jù)和前述第3選擇器的輸出數(shù)據(jù)的算術(shù)運算及邏輯運算；N個寄存器，根據(jù)前述共同的選擇信號控制數(shù)據(jù)的保持，并將前述算術(shù)邏輯單元的的輸出數(shù)據(jù)進行保持；第4選擇器，根據(jù)前述共同的選擇信號，選擇前述N個寄存器的輸出數(shù)據(jù)中的某一個并輸出前述運算結(jié)果；程序計數(shù)器，根據(jù)第1時鐘進行計數(shù)動作，并輸出命令讀出用的地址；程序存儲器，將復(fù)數(shù)個命令組成的程序進行存儲，并讀出由前述程序計數(shù)器輸出的前述地址所指定的前述程序中的命令；命令譯碼器，將從前述程序存儲器所讀出的前述命令進行解讀，并輸出命令執(zhí)行用的控制信號，且輸出用于區(qū)別前述命令是否為數(shù)據(jù)運算命令的數(shù)據(jù)處理命令信號；及獨立數(shù)據(jù)控制部，輸入前述數(shù)據(jù)處理命令及第2時鐘，并根據(jù)前述數(shù)據(jù)處理命令信號，輸出用于選擇在運算處理中所使用的前述獨立數(shù)據(jù)的前述共同的選擇信號，且根據(jù)前述第2時鐘生成前述第1時鐘，并響應(yīng)前述數(shù)據(jù)處理命令信號，如前述命令為數(shù)據(jù)運算命令，則經(jīng)過了前述獨立數(shù)據(jù)數(shù)的運算處理周期后將前述第1時鐘供給到前述程序計數(shù)器，如前述命令不為數(shù)據(jù)運算命令，則立即將前述第1時鐘供給到前述程序計數(shù)器。
本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。
前述的運算處理裝置，其中所述的獨立數(shù)據(jù)控制部具有時鐘控制電路，輸入前述數(shù)據(jù)處理命令信號及前述第2時鐘，并根據(jù)前述數(shù)據(jù)處理命令信號生成前述第1時鐘且進行輸出；及選擇信號生成電路，輸入前述第2時鐘及前述時鐘控制電路的輸出信號，并利用前述第2時鐘進行動作，生成用于區(qū)別前述獨立數(shù)據(jù)的前述共同的選擇信號且進行輸出。
前述的運算處理裝置，其中所述的選擇信號生成電路，由利用前述第2時鐘進行動作的標志(flag)或寄存器構(gòu)成。
前述的運算處理裝置，采用前述第1及第2指示器的輸出利用前述命令譯碼器所輸出的前述控制信號，只在前述獨立數(shù)據(jù)數(shù)的運算處理周期的最后變得有效的構(gòu)成。
前述的運算處理裝置，采用前述第1及第2指示器的輸出，由前述共同的選擇信號進行遮蔽，并利用前述命令譯碼器所輸出的前述控制信號，只在前述獨立數(shù)據(jù)數(shù)的運算處理周期的最后變得有效的構(gòu)成。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上技術(shù)方案可知，為了達到前述發(fā)明目的，本發(fā)明的DSP等運算處理裝置包括將共同使用的共同數(shù)據(jù)進行存儲的第1存儲器、用于指示前述共同數(shù)據(jù)的讀出位置的第1指示器、將彼此獨立的獨立數(shù)據(jù)分別進行存儲的N個(但N為正的整數(shù))第2存儲器、用于指示前述各獨立數(shù)據(jù)的讀出位置的第2指示器、選擇從前述N個第2存儲器所讀出的前述N個獨立數(shù)據(jù)中的某一個并進行輸出的第1選擇器、將從前述第1存儲器讀出的前述共同數(shù)據(jù)和前述第1選擇器的輸出數(shù)據(jù)進行乘法運算的乘法器、選擇N個輸入數(shù)據(jù)中的某一個并進行輸出的第2選擇器、選擇前述第2選擇器的輸出數(shù)據(jù)和運算結(jié)果中的某一個并進行輸出的第3選擇器、進行前述乘法器的輸出數(shù)據(jù)和前述第3選擇器的輸出數(shù)據(jù)的算術(shù)運算及邏輯運算的ALU、將前述ALU的輸出數(shù)據(jù)進行保持的N個寄存器、選擇前述N個寄存器的輸出數(shù)據(jù)中的某一個并輸出前述運算結(jié)果的第4選擇器。
根據(jù)共同的選擇信號，控制前述N個第2存儲器中的前述運算結(jié)果(即，前述第4選擇器輸出)的寫入，且控制前述第1、第2、第3、第4選擇器的各選擇動作。
另外，本發(fā)明的運算處理裝置包括根據(jù)第1時鐘進行計數(shù)動作并輸出命令讀出用的地址的PC、將由復(fù)數(shù)個命令組成的程序進行存儲，并讀出由前述PC輸出的前述地址所指定的前述程序中的命令的程序存儲器、將從前述程序存儲器所讀出的前述命令進行解讀并輸出命令執(zhí)行用的控制信號，且輸出用于區(qū)別前述命令是否為數(shù)據(jù)運算命令的數(shù)據(jù)處理命令信號的命令譯碼器、獨立數(shù)據(jù)控制部。
前述獨立數(shù)據(jù)控制部輸入前述數(shù)據(jù)處理命令信號及第2時鐘，并根據(jù)前述數(shù)據(jù)處理命令信號，輸出用于選擇在運算處理中所使用的前述獨立數(shù)據(jù)的前述共同的選擇信號，且根據(jù)前述第2時鐘生成前述第1時鐘，并響應(yīng)前述數(shù)據(jù)處理命令信號，如前述命令為數(shù)據(jù)運算命令，則經(jīng)過了前述獨立數(shù)據(jù)數(shù)的運算處理周期后將前述第1時鐘供給到前述PC，如前述命令不為數(shù)據(jù)運算命令，則立即將前述第1時鐘供給到前述PC。
如利用本發(fā)明，是分別設(shè)置復(fù)數(shù)個將相互獨立的獨立數(shù)據(jù)進行存儲的存儲器、及將ALU的輸出數(shù)據(jù)進行保持的寄存器等，并利用共同的選擇信號對它們進行控制，所以當(dāng)對復(fù)數(shù)個獨立數(shù)據(jù)進行相同的運算處理時，可消除無用的指示器動作，降低消耗電力。另外，可將例如為單聲道數(shù)據(jù)用而開發(fā)的程序直接適用于立體聲數(shù)據(jù)用的程序，能夠削減程序開發(fā)成本。
經(jīng)由上述可知，本發(fā)明是關(guān)于一種運算處理裝置，可消除無用的指示器動作而降低消耗電力，另外，還可將例如為單聲道數(shù)據(jù)用而開發(fā)的程序適用為立體聲數(shù)據(jù)用的程序。在控制部40上，設(shè)置有用于區(qū)別獨立數(shù)據(jù)的R/L寄存器52，并將表示獨立數(shù)據(jù)的R/L選擇信號CT向數(shù)據(jù)運算部30進行提供。從命令譯碼器44輸出用于區(qū)別數(shù)據(jù)處理命令和其它情況的數(shù)據(jù)處理命令信號DI，并利用該信號DI，控制用于區(qū)別獨立數(shù)據(jù)的R/L寄存器52。而且，在數(shù)據(jù)運算部30中，利用對與獨立的數(shù)據(jù)存儲有關(guān)的部分進行處理的獨立數(shù)據(jù)數(shù)進行多重化，并將該多重化的部分利用來自控制部40的表示獨立數(shù)據(jù)的R/L選擇信號CT進行控制。
借由上述技術(shù)方案，本發(fā)明運算處理裝置至少具有下列優(yōu)點在本實施例1中，控制部40上除了現(xiàn)有習(xí)知的控制部20以外，還設(shè)有用于區(qū)別獨立數(shù)據(jù)的R/L寄存器52，將表示獨立數(shù)據(jù)的R/L選擇信號CT向數(shù)據(jù)運算部30進行提供。在命令譯碼器44上設(shè)有用于區(qū)別數(shù)據(jù)處理命令和其它情況的數(shù)據(jù)處理命令信號DI，并利用該信號DI，控制用于區(qū)別獨立數(shù)據(jù)的R/L寄存器52。而且，在數(shù)據(jù)運算部30中，利用對與獨立的數(shù)據(jù)存儲有關(guān)的部分進行處理的獨立數(shù)據(jù)數(shù)而進行多重化，并將該多重化的部分利用表示來自控制部40的獨立數(shù)據(jù)的R/L選擇信號CT進行控制。藉此，可不進行無用的指示器動作，并將在單聲道中所開發(fā)的程序直接應(yīng)用于立體聲數(shù)據(jù)。
本發(fā)明并不限定于上述實施例1，在本實施例2中，可有各種各樣的變形。作為其變形例的實施例2，有例如以下(a)、(b)這樣的類型。
(a)在使獨立數(shù)據(jù)為3個以上的情況下，可取代實施例1的構(gòu)成，而將數(shù)據(jù)RAM33-1，33-2，…、復(fù)數(shù)個輸入1輸出用的選擇器35-1，35-2，35-4、寄存器38-1，38-2，…、及復(fù)數(shù)個比特輸出的寄存器52進行設(shè)置等。
(b)在實施例中，關(guān)于DSP進行了說明，但也可適用于其它構(gòu)成的運算處理裝置。
綜上所述，本發(fā)明特殊結(jié)構(gòu)的運算處理裝置。其具有上述諸多的優(yōu)點及實用價值，并在同類產(chǎn)品中未見有類似的結(jié)構(gòu)設(shè)計公開發(fā)表或使用而確屬創(chuàng)新，其不論在裝置結(jié)構(gòu)或功能上皆有較大的改進，在技術(shù)上有較大的進步，并產(chǎn)生了好用及實用的效果，且較現(xiàn)有的數(shù)字信號處理器具有增進的多項功效，從而更加適于實用，而具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進步、實用的新設(shè)計。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。


圖1為本發(fā)明的實施例1的DSP的概略構(gòu)成圖。
圖2為圖1中的DSP的各部分的值的變化圖。
圖3為圖1中的DSP的各部分的值的變化圖。
圖4為現(xiàn)有習(xí)知的DSP的概略構(gòu)成圖。
10數(shù)據(jù)運算部 11系數(shù)只讀存儲器(系數(shù)ROM)12C指示器 13數(shù)據(jù)·隨機存取存儲器(數(shù)據(jù)RAM)14D指示器 15乘法器16選擇器 17算術(shù)邏輯單元(ALU)18輸入終端20控制部21選擇器 22程序計數(shù)器(PC)23程序ROM 24命令譯碼器30數(shù)據(jù)運算部 31系數(shù)ROM32C指示器 33-1L-ch數(shù)據(jù)RAM33-2R-ch數(shù)據(jù)RAM 34D指示器35-1～35-4選擇器 36乘法器37ALU 38-1L-ch數(shù)據(jù)RAM38-2R-ch數(shù)據(jù)RAM 40控制部41選擇器 42PC43程序ROM 44命令譯碼器
50R/L控制部 51時鐘控制電路52R/L寄存器 CK時鐘CTR/L選擇信號DI數(shù)據(jù)處理命令信號OUT輸出數(shù)據(jù) L-chIN、R-chIN輸入數(shù)據(jù)WR1、WR2寫入控制信號具體實施方式
為更進一步闡述本發(fā)明為達成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的運算處理裝置其具體實施方式
、結(jié)構(gòu)、特征及其功效，詳細說明如后。
在本發(fā)明的DSP等的運算處理裝置中，包括進行積和運算等的數(shù)據(jù)運算部、對該數(shù)據(jù)運算部等進行控制的控制部。數(shù)據(jù)運算部具有第1存儲器、第1選擇器、根據(jù)共同的選擇信號控制運算結(jié)果的寫入的N個(但N為正的整數(shù))第2存儲器、利用前述共同的選擇信號進行選擇動作的第1，第2，第3，第4選擇器、乘法器、ALU、及根據(jù)前述共同的選擇信號控制數(shù)據(jù)的保持的N個寄存器。控制部具有PC、程序存儲器、命令譯碼器、及獨立數(shù)據(jù)控制部。
在控制部中，根據(jù)獨立數(shù)據(jù)控制部所供給的第1時鐘，PC進行動作，并輸出命令讀出用的地址。利用該地址讀出程序存儲器中的命令，并由命令譯碼器進行解讀，輸出命令執(zhí)行用的控制信號，且輸出用于區(qū)別該命令是否為數(shù)據(jù)運算命令的數(shù)據(jù)處理命令信號，并供給到獨立數(shù)據(jù)控制部。
在獨立數(shù)據(jù)控制部，根據(jù)所供給的數(shù)據(jù)處理命令信號，輸出用于選擇在運算處理中所使用的獨立數(shù)據(jù)的共同的選擇信號，且根據(jù)所輸入的第2時鐘生成第1時鐘，并響應(yīng)前述數(shù)據(jù)處理命令信號，如命令為數(shù)據(jù)運算命令，則經(jīng)過了獨立數(shù)據(jù)數(shù)的運算處理周期后將前述第1時鐘供給到前述PC，如命令不為數(shù)據(jù)運算命令，則立即將前述第1時鐘供給到PC。
在數(shù)據(jù)運算部中，讀出由第1指示器進行指示的第1存儲器中的共同數(shù)據(jù)。由第2指示器進行指示的各第2存儲器中的獨立數(shù)據(jù)被讀出，并由第2選擇器進行選擇。第1存儲器的輸出數(shù)據(jù)和第1選擇器的輸出數(shù)據(jù)由乘法器進行乘法運算。N個輸入數(shù)據(jù)中的1個由第2選擇器被選擇，另外，該第2選擇器的輸出數(shù)據(jù)和第4選擇器的輸出數(shù)據(jù)中的某一個由第3選擇器被選擇。乘法器的輸出數(shù)據(jù)和第3選擇器的輸出數(shù)據(jù)，由ALU進行運算等，且該ALU的輸出數(shù)據(jù)由N個寄存器中的1個被保持。各寄存器的輸出數(shù)據(jù)由第4選擇器被選擇。該第4選擇器的輸出數(shù)據(jù)被供給到第3選擇器的輸入側(cè)，且被寫入到N個第2存儲器中的某一個中，然后被向外部輸出。

(構(gòu)成)請參閱圖1(1)、(2)所示，為本發(fā)明的實施例1的運算處理裝置(例如DSP)的概略構(gòu)成圖，同圖1(1)所示為DSP的數(shù)據(jù)控制部30，同圖1(2)所示為DSP的控制部40。
該圖1所示為對相互獨立的N個(例如2個)的獨立數(shù)據(jù)(例如立體聲數(shù)據(jù)的右聲道用數(shù)據(jù)R-ch和左聲道用數(shù)據(jù)L-ch)進行相同的運算處理(例如立體聲處理)的DSP的構(gòu)成例，但對3個以上的獨立數(shù)據(jù)進行運算處理的情況也可由同樣的思路而擴展。
本實施例1的DSP包括進行積和運算等運算處理的數(shù)據(jù)運算部30、用于生成對其進行控制的各種控制信號的控制部40。數(shù)據(jù)運算部30包括將積和運算等中所共同使用的共同數(shù)據(jù)(例如系數(shù)數(shù)據(jù))進行存儲的第1存儲器(例如系數(shù)ROM)31、用于指示該系數(shù)ROM31中的系數(shù)數(shù)據(jù)的讀出位置的第1指示器(例如C指示器)32、將積和運算等中所使用的相互獨立的N個(例如2個)獨立數(shù)據(jù)(例如變量數(shù)據(jù))分別進行存儲的2個第2存儲器(例如L-ch數(shù)據(jù)RAM、R-ch數(shù)據(jù)RAM)33-1，33-2、用于指示該變量數(shù)據(jù)的讀出位置的共同的第2指示器(D指示器)34。
各C指示器32及D指示器34采用一種利用第1時鐘CK進行動作，且各C指示器32及D指示器34的輸出，利用控制部40所供給的控制信號，只在變量數(shù)據(jù)數(shù)的運算處理周期的最后變得有效的構(gòu)成。而且，作為各C指示器32及D指示器34的另一構(gòu)成例，采用一種這些各C指示器32及D指示器34的輸出由控制部40所供給的選擇信號(例如R/L選擇信號CT)被遮蔽，并利用控制部40所供給的控制信號，而只在變量數(shù)據(jù)數(shù)的運算處理周期的最后變得有效的構(gòu)成。
L-ch數(shù)據(jù)RAM33-1及R-ch數(shù)據(jù)RAM33-2，根據(jù)R/L選擇信號CT進行寫入的控制，并利用任一個將作為運算結(jié)果的輸出數(shù)據(jù)OUT進行存儲。在該L-ch數(shù)據(jù)RAM33-1的輸出終端及R-ch數(shù)據(jù)RAM33-2的輸出終端上，連接有第1選擇器35-1。第1選擇器35-1為根據(jù)R/L選擇信號CT，選擇從各L-ch數(shù)據(jù)RAM33-1及R-ch數(shù)據(jù)RAM33-2所讀出的N個(＝2個)變量數(shù)據(jù)中的某一個并進行輸出的電路，由柵極電路等構(gòu)成。
為了有選擇地輸入N個輸入數(shù)據(jù)(例如2個左聲道用輸入數(shù)據(jù)L-chIN、右聲道用輸入數(shù)據(jù)R-chIN)，設(shè)置有第2選擇器35-2。第2選擇器35-2為根據(jù)R/L選擇信號CT，選擇左聲道用輸入數(shù)據(jù)L-chIN和右聲道用輸入數(shù)據(jù)R-chIN中的某一個并進行輸出的電路，由柵極電路等構(gòu)成。在該第2選擇器35-2的輸出終端上，連接有第3選擇器35-3。第3選擇器35-3為根據(jù)R/L選擇信號CT，選擇第2選擇器35-2的輸出數(shù)據(jù)和作為運算結(jié)果的輸出數(shù)據(jù)OUT中的某一個并進行輸出的電路，由柵極電路等構(gòu)成。
在系數(shù)ROM31的輸出終端及選擇器35-1的輸出終端上，連接有乘法器36。乘法器36為利用由控制部40所供給的控制信號，將系數(shù)ROM31的輸出數(shù)據(jù)和選擇器35-1的輸出數(shù)據(jù)進行乘法運算的電路，該電路的輸出終端被連接在ALU37的第1輸入終端上。在ALU37的第2輸入終端上，連接有選擇器35-3的輸出終端。ALU37為利用由控制部40所供給的控制信號被控制，并進行乘法器36的輸出數(shù)據(jù)和選擇器35-3的輸出數(shù)據(jù)的算術(shù)運算及邏輯運算的電路，在其輸出終端上連接有N個寄存器(例如2個L-ch寄存器、R-ch寄存器)38-1、38-2。
各L-ch寄存器38-1及R-ch寄存器38-2為根據(jù)R/L選擇信號CT進行寫入控制，且其中的某一個將ALU37的輸出數(shù)據(jù)進行保持的電路，在它們的輸出終端側(cè)連接有第4選擇器35-4。第4選擇器35-4為根據(jù)R/L選擇信號CT，選擇L-ch寄存器38-1的輸出數(shù)據(jù)和R-ch寄存器38-2的輸出數(shù)據(jù)中的某一個并將輸出數(shù)據(jù)OUT進行輸出的電路，由柵極電路等構(gòu)成。該選擇器35-4的輸出終端與L-ch數(shù)據(jù)RAM33-1的輸入終端、R-ch數(shù)據(jù)RAM33-2的輸入終端、及選擇器35-3的輸入終端連接。
控制部40具有選擇器41，且在該選擇器41的輸出終端上依次連接有PC42、程序存儲器(例如程序ROM)43及命令譯碼器44。選擇器41為利用命令譯碼器44所供給的控制信號，選擇將PC42的輸出數(shù)據(jù)加1的信號和由命令譯碼器44所供給的JUMP命令等控制信號中的某一個的電路。PC42為根據(jù)第1時鐘CK進行計數(shù)動作，并將命令讀出用的地址向程序ROM43進行輸出的電路。程式ROM43為存儲由復(fù)數(shù)個命令所組成的程序，并讀出由PC42輸出的地址所指定的程序中的命令的存儲器。
命令譯碼器44為將從程序ROM43所讀出的命令進行解讀，并輸出命令執(zhí)行用的各種控制信號(例如系數(shù)ROM31的控制信號、C指示器32的控制信號、L-ch數(shù)據(jù)RAM33-1和R-ch數(shù)據(jù)RAM33-2的控制信號、D指示器34的控制信號、選擇器35-1～選擇器35-4的輸出轉(zhuǎn)換控制信號、乘法器36的控制信號、ALU37的控制信號、L-ch寄存器38-1和R-ch寄存器38-2的控制信號、PC42的控制信號、程序ROM43的控制信號、JUMP命令等的控制信號等)，且將用于區(qū)別命令是否為數(shù)據(jù)運算命令的信號(即表示進行數(shù)據(jù)運算處理的數(shù)據(jù)處理命令信號DT)進行輸出的電路。在該命令譯碼器44的輸出終端上，連接有獨立數(shù)據(jù)控制部(例如R/L控制部)50。
R/L控制部50為輸入數(shù)據(jù)處理命令信號DT及第2時鐘CLK，并生成供給到數(shù)據(jù)控制部30的共同的R/L選擇信號CT、供給到PC42的第1時鐘CK的電路，由時鐘控制電路51及選擇信號生成電路(例如由標志(f1ag)或寄存器構(gòu)成的R/L寄存器)52構(gòu)成。時鐘控制電路51為輸入數(shù)據(jù)處理命令DT、第2時鐘CLK及由R/L寄存器52所輸出的R/L選擇信號CT，并生成供給到PC42的第1時鐘CK的電路，由柵極電路等構(gòu)成。R/L寄存器52為輸出第2時鐘CLK及時鐘控制電路51的輸出信號，并輸出例如邏輯1或0的R/L選擇信號CT的電路。
另外，在控制部40中，作為其它電路，還具有與支持循環(huán)命令的命令相關(guān)的部分等，但為了簡化說明而未作圖示。
像這樣，在本實施例1中，可在數(shù)據(jù)運算部30中，將現(xiàn)有習(xí)知的數(shù)據(jù)運算部10的關(guān)于數(shù)據(jù)存儲的所有的部分，只利用共同的R/L選擇信號CT而選擇為R-ch、L-ch用。另外，在控制部40中，采用在現(xiàn)有習(xí)知的控制部20上追加R/L控制部50等這樣的構(gòu)成。
(動作)為了明確本實施例1的DSP的特征，與現(xiàn)有習(xí)知的圖4的DSP的動作進行比較，并對本實施例1的動作進行說明。
在本實施例1的DSP中，進行下面(1)～(3)這樣的處理。
(1)將輸入數(shù)據(jù)L-chIN、R-chI N在L-ch數(shù)據(jù)RAM33-1、R-ch數(shù)據(jù)RAM33-2中進行存儲，(2)將L-ch數(shù)據(jù)RAM33-1、R-ch數(shù)據(jù)RAM33-2的數(shù)據(jù)和系數(shù)ROM31的系數(shù)數(shù)據(jù)進行乘加運算處理，(3)輸出運算結(jié)果。
具體地說，求C0×D0+C1×D1+C2×D2的值。系數(shù)值C0～C2被存儲在系數(shù)ROM31中。變量值(數(shù)據(jù)值)D0～D2被存儲在L-ch數(shù)據(jù)RAM33-1及R-ch數(shù)據(jù)RAM33-2中。
將其利用現(xiàn)有習(xí)知的圖4的DSP，對單聲道(非立體聲數(shù)據(jù))進行處理時的流程(周期)，形成以下這樣的周期1～6。
周期1輸入數(shù)據(jù)IN→向寄存器18傳送數(shù)據(jù)周期2寄存器18→向數(shù)據(jù)RAM13傳送數(shù)據(jù)周期3系數(shù)ROM11→向乘法器15傳送數(shù)據(jù)同時，數(shù)據(jù)RAM13→向乘法器15傳送數(shù)據(jù)乘法器15的輸出→向寄存器18進行存儲藉此，使系數(shù)ROM11的系數(shù)數(shù)據(jù)和數(shù)據(jù)RAM13的數(shù)據(jù)之積被存儲在寄存器18中。
同時，將C指示器12及D指示器14的值加1。
這里，寄存器18的值＝C0×D0。
周期4系數(shù)ROM11→向乘法器15傳送數(shù)據(jù)同時，數(shù)據(jù)RAM13→向乘法器15傳送數(shù)據(jù)寄存器18+乘法器15的輸出→向寄存器18進行存儲同時，將C指示器12及D指示器14的值加1。
這里，寄存器18的值＝C0×D0+C1×D1。
周期5系數(shù)ROM11→向乘法器15傳送數(shù)據(jù)同時，數(shù)據(jù)RAM13→向乘法器15傳送數(shù)據(jù)寄存器18+乘法器15的輸出→向寄存器18進行存儲同時，將C指示器12的值減2，并將D指示器14的值-3。
這里，寄存器18的值＝C0×D0+C1×D1+C2×D2。
周期6將寄存器18的值進行輸出(輸出數(shù)據(jù)OUT)。
如上所述，當(dāng)由現(xiàn)有習(xí)知的DSP執(zhí)行單聲道的處理時，需要6周期。
以下所示為由利用本實施例1的DSP，對立體聲數(shù)據(jù)進行與上述單聲道數(shù)據(jù)相同的處理的周期的例子。
圖2及圖3所示為圖1的DSP的各部分的值的變化。
這里，從本實施例1的控制部40輸出用于區(qū)別L-ch和R-ch的信號(R/L選擇信號CT)，并將選擇L-ch的周期以-L，將選擇R-ch的周期以-R進行表示。
周期1-L輸入數(shù)據(jù)L-chIN→向L-ch寄存器38-1傳送數(shù)據(jù)周期1-R輸入數(shù)據(jù)R-chIN→向R-ch寄存器38-2傳送數(shù)據(jù)周期2-LL-ch寄存器38-1→向L-ch數(shù)據(jù)RAM33-1傳送數(shù)據(jù)周期2-RR-ch寄存器38-2→向R-ch數(shù)據(jù)RAM33-2傳送數(shù)據(jù)周期3-L系數(shù)ROM31→向乘法器36傳送數(shù)據(jù)同時，L-ch數(shù)據(jù)RAM33-1→向乘法器36傳送數(shù)據(jù)乘法器36的輸出→向L-ch寄存器38-1進行存儲周期3-R系數(shù)ROM31→向乘法器36傳送數(shù)據(jù)同時，R-ch數(shù)據(jù)RAM33-2→向乘法器36傳送數(shù)據(jù)乘法器36的輸出→向R-ch寄存器38-2進行存儲同時，將C指示器32、D指示器34的值加1。
(此時，如指示器操作不為-R周期則不進行動作。)這里，L-ch寄存器38-1的值＝C0×L-chD0R-ch寄存器38-2的值＝C0×R-chD0。
周期4-L系數(shù)ROM31→向乘法器36傳送數(shù)據(jù)同時，L-ch數(shù)據(jù)RAM33-1→向乘法器36傳送數(shù)據(jù)L-ch寄存器38-1+乘法器36的輸出→向L-ch寄存器38-1進行存儲周期4-R系數(shù)ROM31→向乘法器36傳送數(shù)據(jù)同時，R-ch數(shù)據(jù)RAM33-2→向乘法器36傳送數(shù)據(jù)R-ch寄存器38-2+乘法器36的輸出→向R-ch寄存器38-2進行存儲同時，將C指示器32、D指示器34的值加1。
(此時，如指示器操作不為-R周期則不進行動作。)這里，L-ch寄存器38-1的值＝C0×L-chD0+C1×L-chD1R-ch寄存器38-2的值＝C0×R-chD0+C1×R-chD1周期5-L系數(shù)ROM31→向乘法器36傳送數(shù)據(jù)同時，L-ch數(shù)據(jù)RAM33-1→向乘法器36傳送數(shù)據(jù)L-ch寄存器38-1+乘法器36的輸出→向L-ch寄存器38-1進行存儲周期5-R系數(shù)ROM31→向乘法器36傳送數(shù)據(jù)同時，R-ch數(shù)據(jù)RAM33-2→向乘法器36傳送數(shù)據(jù)R-ch寄存器38-2+乘法器36的輸出→向R-ch寄存器38-2進行存儲同時，將C指示器32的值減2，并將D指示器34的值減3。
(此時，如指示器操作不為-R周期則不進行動作。)這里，L-ch寄存器38-1的值＝C0×L-chD0+C1×L-chD1+C2×L-chD2R-ch寄存器38-2的值＝C0×R-chD0+C1×R-chD1+C2×R-chD2周期6-L輸出L-ch寄存器38-1的值(輸出數(shù)據(jù)OUT)。
周期6-R輸出R-ch寄存器38-2的值(輸出數(shù)據(jù)OUT)。
如以上具體例所示，由本實施例1的DSP所進行的立體聲數(shù)據(jù)的R-ch處理，與現(xiàn)有習(xí)知的單聲道數(shù)據(jù)的處理是相同的。因此，可將作為單聲道數(shù)據(jù)開發(fā)的程序，作為利用本實施例1的DSP的程序進行使用。而且，如注意D指示器34的動作可明確，本實施例1的DSP在指示器34處理L-ch數(shù)據(jù)時和處理R-ch數(shù)據(jù)時并不發(fā)生變化。因此，不會產(chǎn)生無用的電力消耗。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種運算處理裝置，其特征在于其包括第1存儲器，將共同使用的共同數(shù)據(jù)進行存儲；第1指示器，用于指示前述第1存儲器中的前述共同數(shù)據(jù)的讀出位置；N個(但N為正的整數(shù))第2存儲器，根據(jù)共同的選擇信號，對運算結(jié)果的寫入進行控制，并將彼此獨立的獨立數(shù)據(jù)分別進行存儲；第2指示器，用于指示前述N個第2存儲器中的前述獨立數(shù)據(jù)的讀出位置；第1選擇器，根據(jù)前述共同的選擇信號，選擇從前述N個第2存儲器所讀出的前述N個獨立數(shù)據(jù)中的某一個并進行輸出；乘法器，將從前述第1存儲器讀出的前述共同數(shù)據(jù)和前述第1選擇器的輸出數(shù)據(jù)進行乘法運算；第2選擇器，根據(jù)前述共同的選擇信號，選擇N個輸入數(shù)據(jù)中的某一個并進行輸出；第3選擇器，根據(jù)前述共同的選擇信號，選擇前述第2選擇器的輸出數(shù)據(jù)和前述運算結(jié)果中的某一個并進行輸出；算術(shù)邏輯單元，進行前述乘法器的輸出數(shù)據(jù)和前述第3選擇器的輸出數(shù)據(jù)的算術(shù)運算及邏輯運算；N個寄存器，根據(jù)前述共同的選擇信號控制數(shù)據(jù)的保持，并將前述算術(shù)邏輯單元的的輸出數(shù)據(jù)進行保持；第4選擇器，根據(jù)前述共同的選擇信號，選擇前述N個寄存器的輸出數(shù)據(jù)中的某一個并輸出前述運算結(jié)果；程序計數(shù)器，根據(jù)第1時鐘進行計數(shù)動作，并輸出命令讀出用的地址；程序存儲器，將復(fù)數(shù)個命令組成的程序進行存儲，并讀出由前述程序計數(shù)器輸出的前述地址所指定的前述程序中的命令；命令譯碼器，將從前述程序存儲器所讀出的前述命令進行解讀，并輸出命令執(zhí)行用的控制信號，且輸出用于區(qū)別前述命令是否為數(shù)據(jù)運算命令的數(shù)據(jù)處理命令信號；及獨立數(shù)據(jù)控制部，輸入前述數(shù)據(jù)處理命令及第2時鐘，并根據(jù)前述數(shù)據(jù)處理命令信號，輸出用于選擇在運算處理中所使用的前述獨立數(shù)據(jù)的前述共同的選擇信號，且根據(jù)前述第2時鐘生成前述第1時鐘，并響應(yīng)前述數(shù)據(jù)處理命令信號，如前述命令為數(shù)據(jù)運算命令，則經(jīng)過了前述獨立數(shù)據(jù)數(shù)的運算處理周期后將前述第1時鐘供給到前述程序計數(shù)器，如前述命令不為數(shù)據(jù)運算命令，則立即將前述第1時鐘供給到前述程序計數(shù)器。
2.根據(jù)權(quán)利要求1所述的運算處理裝置，其特征在于其中所述的獨立數(shù)據(jù)控制部具有時鐘控制電路，輸入前述數(shù)據(jù)處理命令信號及前述第2時鐘，并根據(jù)前述數(shù)據(jù)處理命令信號生成前述第1時鐘且進行輸出；及選擇信號生成電路，輸入前述第2時鐘及前述時鐘控制電路的輸出信號，并利用前述第2時鐘進行動作，生成用于區(qū)別前述獨立數(shù)據(jù)的前述共同的選擇信號且進行輸出。
3.根據(jù)權(quán)利要求2所述的運算處理裝置，其特征在于其中所述的選擇信號生成電路，由利用前述第2時鐘進行動作的標志(flag)或寄存器構(gòu)成。
4.根據(jù)權(quán)利要求1至3中任一權(quán)利要求所述的運算處理裝置，其特征在于采用前述第1及第2指示器的輸出利用前述命令譯碼器所輸出的前述控制信號，只在前述獨立數(shù)據(jù)數(shù)的運算處理周期的最后變得有效的構(gòu)成。
5.根據(jù)權(quán)利要求4所述的運算處理裝置，其特征在于采用前述的第1及第2指示器的輸出，由前述共同的選擇信號進行遮蔽，并利用前述命令譯碼器所輸出的前述控制信號，只在前述獨立數(shù)據(jù)數(shù)的運算處理周期的最后變得有效的構(gòu)成。
全文摘要
本發(fā)明是關(guān)于一種運算處理裝置，可消除無用的指示器動作而降低消耗電力，另外，還可將例如為單聲道數(shù)據(jù)用而開發(fā)的程序適用為立體聲數(shù)據(jù)用的程序。在控制部40上，設(shè)置有用于區(qū)別獨立數(shù)據(jù)的R/L寄存器52，并將表示獨立數(shù)據(jù)的R/L選擇信號CT向數(shù)據(jù)運算部30進行提供。從命令譯碼器44輸出用于區(qū)別數(shù)據(jù)處理命令和其它情況的數(shù)據(jù)處理命令信號DI，并利用該信號DI，控制用于區(qū)別獨立數(shù)據(jù)的R/L寄存器52。而且，在數(shù)據(jù)運算部30中，利用對與獨立的數(shù)據(jù)存儲有關(guān)的部分進行處理的獨立數(shù)據(jù)數(shù)進行多重化，并將該多重化的部分利用來自控制部40的表示獨立數(shù)據(jù)的R/L選擇信號CT進行控制。
文檔編號G06F15/00GK1690950SQ200510000529
公開日2005年11月2日 申請日期2005年1月7日 優(yōu)先權(quán)日2004年4月19日
發(fā)明者菅井男也, 上原輝昭 申請人:沖電氣工業(yè)株式會社