專利名稱：用于記錄再現(xiàn)數(shù)據(jù)的信號處理裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于對于記錄介質(zhì)記錄再現(xiàn)數(shù)據(jù)的信號處理裝置。
背景技術(shù)：
以往，在作為這種信號處理裝置的一例的把圖像信號作為數(shù)字信號記錄再現(xiàn)的數(shù)碼照相機中，作為圖像數(shù)據(jù)等的記錄介質(zhì)使用存儲卡。作為存儲卡的代表例子，有PC卡，CompactFlash(注冊商標(biāo))等。在這些卡中使用按照ATA標(biāo)準(zhǔn)所規(guī)定的命令進行數(shù)據(jù)的寫入和讀出。
這些存儲卡中，關(guān)于CompactFlash(注冊商標(biāo))的控制方法，公開在CompactFlash Association發(fā)行的CF+and CompactFlashSpecification Revision1.4中，關(guān)于PC卡公開在PCMCIA/JEIDA發(fā)行的PC Card Standard Release7中。
例如，在進行數(shù)據(jù)寫入時，主機首先對存儲卡發(fā)出寫入?yún)^(qū)段命令。接著，等待卡的狀態(tài)成為可寫入數(shù)據(jù)的狀態(tài)?？ǖ臓顟B(tài)成為可寫入數(shù)據(jù)的狀態(tài)，是能夠使用卡輸出的中斷請求信號(IREQ信號)和卡的狀態(tài)寄存器來進行檢測的。當(dāng)主機檢測出IREQ信號的確定(assert有效狀態(tài))時，讀取卡的狀態(tài)寄存器，確認(rèn)就緒標(biāo)志是就緒狀態(tài)，數(shù)據(jù)請求標(biāo)志是數(shù)據(jù)請求狀態(tài)，出錯標(biāo)志不是出錯狀態(tài)等。在確認(rèn)了這些的情況下，主機可以對于卡進行1個區(qū)段的數(shù)據(jù)寫入。
在主機對于卡連續(xù)寫入多個區(qū)段的數(shù)據(jù)的情況下，也需要在每一個區(qū)段進行上述那樣的卡狀態(tài)的確認(rèn)。
另外，在主機從存儲卡進行數(shù)據(jù)讀出的情況下，也同樣在區(qū)段讀出命令、IREQ信號的確認(rèn)、狀態(tài)寄存器值的確認(rèn)以后可以進行1個區(qū)段的數(shù)據(jù)讀出。
具有與這種存儲卡的接口的系統(tǒng)的例子公開在日本特開平6-337840號公報(對應(yīng)于USP號5450551)中。在該系統(tǒng)中，對存儲卡的數(shù)據(jù)傳輸由DMA控制器進行控制。
這樣，在與存儲卡之間的數(shù)據(jù)傳輸中能夠使用DMA(DirectMemory Access直接存儲器訪問)。
另一方面，使用了CompactFlash(注冊商標(biāo))或者PCMCIA I/O卡這樣的ATA標(biāo)準(zhǔn)的存儲卡在每次傳輸例如1個區(qū)段的預(yù)定的數(shù)據(jù)大小時，要求檢查卡的狀態(tài)。
從而，在使用DMA進行與存儲卡之間的數(shù)據(jù)傳輸?shù)那闆r下，主機把由DMA進行的數(shù)據(jù)傳輸?shù)膯挝蝗?個區(qū)段，在每一個區(qū)段傳輸中，需要反復(fù)進行狀態(tài)讀出、檢查和DMA的起動。
存儲卡在每一個數(shù)據(jù)傳輸?shù)膯挝豢梢暂敵鲋袛嗾埱笮盘?IREQ信號)。通過把該信號連接到CPU的中斷請求輸入中，CPU能夠在每一個區(qū)段進行狀態(tài)檢查。
當(dāng)確定了IREQ信號時，CPU首先暫時停止至此為止執(zhí)行的任務(wù)，把關(guān)于該任務(wù)的寄存器或者棧的值保存到存儲器中。而且開始中斷處理，進行狀態(tài)讀出和狀態(tài)值的檢查。然后，通過與期望值的比較，進行狀態(tài)寄存器的就緒標(biāo)志是就緒狀態(tài)，數(shù)據(jù)請求標(biāo)志是數(shù)據(jù)請求狀態(tài)，出錯標(biāo)志不是出錯狀態(tài)等的確認(rèn)。
在與期望值的比較一致的情況下，CPU進行DMA控制器的起動，結(jié)束中斷處理。由此，能夠把1個區(qū)段的數(shù)據(jù)從系統(tǒng)存儲器DMA傳輸?shù)酱鎯?，或者從存儲卡DMA傳輸?shù)较到y(tǒng)存儲器中。
CPU在至所希望的數(shù)據(jù)傳輸結(jié)束的期間，通過反復(fù)進行這些處理，來實現(xiàn)數(shù)據(jù)傳輸。
這樣，以往需要DMA以1個區(qū)段為單位動作，進而在每一個區(qū)段確認(rèn)卡的狀態(tài)寄存器的值。
因此，CPU需要在每一個區(qū)段進行中斷處理。
通常，CPU不僅進行存儲卡的處理，還處理電源控制，串行通信，數(shù)碼照相機情況下的攝影控制這樣的各種設(shè)備確定的中斷請求。進而，CPU還進行?；蛘呒拇嫫鞯谋４妗?br> 從而，卡即使確定了IREQ信號，CPU也不一定立即開始卡狀態(tài)的讀出，將消耗數(shù)百微秒這樣的時間。
由此，在從存儲卡確定IREQ信號到DMA控制器開始對于存儲卡的數(shù)據(jù)傳輸?shù)钠陂g，將產(chǎn)生數(shù)百微秒這樣的無用時間。如上所述，由于在每次1個區(qū)段的處理時確定IREQ信號，其結(jié)果加長了傳輸主機與卡之間的全部所希望的數(shù)據(jù)的時間。
特別是，在數(shù)碼照相機中該問題十分重要。
數(shù)碼照相機當(dāng)進行拍攝時生成圖像文件，并把該文件記錄在存儲卡中。從而，在加長了對于存儲卡的記錄時間的情況下，照相機的用戶在拍攝以后，需要等待至能夠進行下一次拍攝的時間，將失去拍攝時機。
另外，由于CPU在每次1個區(qū)段傳輸時起動中斷處理，因此每次停止在該期間執(zhí)行的其它任務(wù)，該任務(wù)的執(zhí)行速度將降低。
其結(jié)果，例如在數(shù)碼照相機中，用戶接口的響應(yīng)降低，或者活動圖像拍攝能力降低，不能夠?qū)崿F(xiàn)活動圖像中的自動曝光或自動白平衡處理，將引起畫質(zhì)的降低。
在數(shù)碼照相機中，通常攝像元件與預(yù)定的周期同步讀出水平行，進而通過沿著垂直方向反復(fù)讀出這些行來得到圖像信號。這時，需要適當(dāng)?shù)乜刂茍D像的亮度和白平衡。因此數(shù)碼照相機通過分析所生成的一個畫面的圖像數(shù)據(jù)，把其結(jié)果作為參數(shù)設(shè)置在攝像電路中，來適當(dāng)?shù)乜刂茍D像的亮度或者白平衡。
從而，一般在稱為垂直消隱期間的1幀與1幀之間的時間內(nèi)，必須完成從圖像數(shù)據(jù)分析到對于攝像電路的參數(shù)設(shè)置。
這時，在進行對于存儲卡的數(shù)據(jù)傳輸?shù)那闆r下，由于數(shù)據(jù)傳輸占用系統(tǒng)的總線，因此有時到下一個幀之前不能夠結(jié)束圖像的亮度或者白平衡的控制，這種情況下，畫質(zhì)也將降低。

發(fā)明內(nèi)容
本發(fā)明目的在于，解決這樣的問題，縮短主機與存儲卡之間的數(shù)據(jù)傳輸時間，并通過提高信息設(shè)備對于存儲卡進行數(shù)據(jù)傳輸時的處理能力，提高響應(yīng)或者拍攝能力。
上述目的由下述信號處理裝置實現(xiàn)，該信號處理裝置的特征是，包括微處理器；對于存儲器件寫入數(shù)據(jù)的存儲器控制裝置；根據(jù)微處理器的指示，對于存儲器控制裝置傳輸處理數(shù)據(jù)的存儲器訪問裝置，在把第1大小的數(shù)據(jù)寫入到存儲器件中時，存儲器訪問裝置對于存儲器控制裝置傳輸數(shù)據(jù)直到第1大小數(shù)據(jù)的寫入結(jié)束，并且上述存儲器控制裝置在每次對于上述存儲器件的比上述第1大小小的第2大小的上述數(shù)據(jù)的寫入結(jié)束時，檢查上述存儲器件的狀態(tài)是否是預(yù)定的狀態(tài)，響應(yīng)對于上述存儲器件完成了上述第1大小的數(shù)據(jù)的寫入，對于上述微處理器輸出中斷請求信號。
另外，上述的目的還由下述信號處理裝置實現(xiàn)，該信號處理裝置的特征是，具備微處理器；從存儲器件讀出數(shù)據(jù)的存儲器控制裝置；根據(jù)微處理器的指示，傳輸處理由存儲器控制裝置讀出的數(shù)據(jù)的存儲器訪問裝置，在從上述存儲器件讀出第1大小的上述數(shù)據(jù)時，上述存儲器訪問裝置傳輸從上述存儲器控制裝置讀出的上述數(shù)據(jù)直到上述第1大小的數(shù)據(jù)的讀出結(jié)束，并且上述存儲器控制裝置在每次進行從上述存儲器件讀出比上述第1大小小的第2大小的上述數(shù)據(jù)時，檢查上述存儲器件的狀態(tài)是否是預(yù)定的狀態(tài)，響應(yīng)完成了從上述存儲器件讀出上述第1大小的數(shù)據(jù)，對于上述微處理器輸出中斷請求信號。


附圖包含在說明書中并構(gòu)成其一部分，用于闡述本發(fā)明的實施方式，并與其描述一起說明本發(fā)明的原理。
圖1是表示實施形式的裝置的結(jié)構(gòu)的圖。
圖2是表示狀態(tài)控制電路的狀態(tài)轉(zhuǎn)移的圖。
圖3是表示數(shù)據(jù)寫入時的處理的流程的圖。
圖4是表示數(shù)據(jù)寫入時的動作的圖。
圖5是表示數(shù)據(jù)讀出時的處理的流程的圖。
圖6是表示數(shù)據(jù)讀出時的動作的圖。
圖7是表示數(shù)據(jù)傳輸暫停的動作的圖。
具體實施例方式
根據(jù)附圖，詳細說明本發(fā)明的優(yōu)選實施方式。
圖1是表示作為本發(fā)明的記錄裝置或者再現(xiàn)裝置的一個實施形式的數(shù)碼照相機的結(jié)構(gòu)例的圖。
1是系統(tǒng)總線，由地址總線、數(shù)據(jù)總線和控制信號構(gòu)成。2是CPU，控制照相機的工作順序。14是ROM，寫入用于使照相機動作的程序。CPU2能夠通過系統(tǒng)總線1以及ROM控制器13讀取ROM14，由此，CPU2能夠執(zhí)行記錄在ROM14中的命令。
15是存儲卡控制器，16是DRAM，存儲卡控制器15是接受來自系統(tǒng)總線1的DRAM訪問請求，生成對于DRAM16的訪問信號，進而，執(zhí)行數(shù)據(jù)向DRAM16的寫入或者數(shù)據(jù)從DRAM16的讀出的電路。DRAM16保持CPU2執(zhí)行程序時的工作數(shù)據(jù)，或者保持由照相機的拍攝動作生成的圖像數(shù)據(jù)或用于在顯示器21上再現(xiàn)的圖像數(shù)據(jù)。另外，CPU2還能夠執(zhí)行記錄在DRAM16中的命令。
17是用于使被拍攝物體圖像成像的鏡頭，18是攝像傳感器。20是攝像電路，是通過處理從攝像傳感器18得到的數(shù)字圖像信號，生成數(shù)字圖像數(shù)據(jù)的電路。攝像電路20對于中斷控制器3輸出與在一定周期進行的拍攝處理同步的信號。
23是顯示電路，從DRAM16上的數(shù)字圖像數(shù)據(jù)生成圖像信號，并對顯示器21輸出。顯示器21由彩色液晶顯示屏等構(gòu)成，來顯示圖像。
4是存儲卡，主要保存通過拍攝得到的圖像文件。存儲卡例如是PCMCIA I/O卡或者CompactFlash(注冊商標(biāo))等可記錄再現(xiàn)的卡，例如根據(jù)ATA命令這樣的命令以控制數(shù)據(jù)寫入、數(shù)據(jù)讀出，進而，數(shù)據(jù)傳輸例如以1個區(qū)段，512字節(jié)這樣的預(yù)定量的數(shù)據(jù)為單位進行。
5是存儲卡的插座(連接器)，是用于能夠使存儲卡4拆裝的裝置。例如，CompactFlash(注冊商標(biāo))的數(shù)據(jù)總線由16比特的數(shù)據(jù)線以及地址線或控制信號線構(gòu)成。
6是存儲卡控制器，是控制存儲卡4的數(shù)據(jù)線、地址線和控制信號的電路，能夠發(fā)行對于存儲卡4的命令，對于存儲卡的各寄存器的寫入以及讀出訪問，對于存儲卡4的數(shù)據(jù)寫入以及數(shù)據(jù)讀出。另外，存儲卡控制器6通過總線接口11連接到系統(tǒng)總線1，能夠由CPU2進行存儲卡控制器6的控制以及對于存儲卡的讀出訪問、寫入訪問。
進而，在存儲卡控制器6上連接DMA(直接存儲器訪問)電路12。DMA電路12是使用預(yù)先通過CPU2設(shè)置的傳輸開始地址和傳輸數(shù)據(jù)長度，從預(yù)定的地址傳輸預(yù)定量數(shù)據(jù)的電路。DMA電路12可以對于作為主總線的系統(tǒng)總線1生成控制信號和地址，進而，對于存儲卡控制器6也能夠發(fā)行寫入訪問請求、讀出訪問請求。
由此，在例如像DRAM16那樣映射到預(yù)定地址的器件與存儲卡控制器6之間，CPU2不執(zhí)行數(shù)據(jù)傳輸訪問，而是能夠與存儲控制器6的數(shù)據(jù)訪問同步地傳輸數(shù)據(jù)。
在存儲卡控制器6上連接有計數(shù)器10。當(dāng)發(fā)生了存儲卡控制器6對于存儲卡4的數(shù)據(jù)讀出或者數(shù)據(jù)寫入處理時，對于計數(shù)器10輸出計數(shù)完了(count up)信號。計數(shù)器10計數(shù)存儲卡控制器6進行的數(shù)據(jù)讀出或者數(shù)據(jù)寫入的次數(shù)，當(dāng)計數(shù)了相當(dāng)于1個區(qū)段的訪問次數(shù)時，對于狀態(tài)控制電路9輸出信號。
另外，根據(jù)存儲卡的種類，還有容許通過一次狀態(tài)檢查傳輸與多個區(qū)段相當(dāng)?shù)臄?shù)量的數(shù)據(jù)的存儲卡。
這種情況下，計數(shù)器10還可以設(shè)定得使在計數(shù)了允許通過一次狀態(tài)檢查進行傳輸?shù)淖畲蟮臄?shù)據(jù)數(shù)時發(fā)生信號。
在存儲卡控制器6上連接比較電路8以及比較電路24。存儲卡控制器6把從存儲卡4讀取的存儲卡的狀態(tài)寄存器的值輸出到比較電路8和比較電路24。
設(shè)定寄存器塊7是存儲關(guān)于存儲卡4的控制動作的設(shè)定值的寄存器塊，能夠從CPU2經(jīng)由系統(tǒng)總線1和總線接口11進行寫入訪問和讀出訪問。
卡狀態(tài)的期望值(第1期望值)存儲在設(shè)定寄存器塊7中的一個寄存器中，把該值輸出到比較電路8，另外卡狀態(tài)的期望值(第2期望值)存儲在另一個寄存器中，把該值輸出到比較電路24。
在比較電路8與存儲卡控制器6之間有屏蔽電路25，另外在比較電路24與存儲卡控制器6之間有屏蔽電路26。屏蔽電路25和26是僅使輸入數(shù)據(jù)中的預(yù)定比特通過的邏輯電路，能夠選擇通過屏蔽電路25的比特，其設(shè)定值由設(shè)定寄存器塊7保持。同樣，能夠選擇通過屏蔽電路26的比特，其設(shè)定值由設(shè)定寄存器塊7保持。通過這些動作，CPU2能夠分別獨立地設(shè)計通過屏蔽電路25和26的比特。
比較電路8把從存儲卡4讀取的存儲卡4的狀態(tài)寄存器的值與第1期望值進行比較，把比較結(jié)果輸出到狀態(tài)控制電路9。同樣，比較電路24把從存儲卡4讀取的存儲卡4的狀態(tài)寄存器的值與第2期望值進行比較，把比較結(jié)果輸出到狀態(tài)控制電路9。
狀態(tài)控制電路9是控制存儲器訪問的工作順序的狀態(tài)設(shè)備，在后面敘述其動作的詳細過程。
下面，使用圖1、圖2、圖3、圖4說明對于存儲卡4進行數(shù)據(jù)寫入時的動作。圖2示出狀態(tài)控制電路9的動作，圖3示出CPU2的動作。
在圖3的S1000中，CPU2開始數(shù)據(jù)寫入處理。
CPU2首先在S1001中，對于隨后對存儲卡4進行的數(shù)據(jù)傳輸，設(shè)定邏輯塊地址，進而在S1002中設(shè)定傳輸區(qū)段數(shù)，在S1003中設(shè)定記錄了傳輸?shù)臄?shù)據(jù)的起始區(qū)段號。通過CPU2的設(shè)定值的寫入指示經(jīng)由數(shù)據(jù)總線1和總線接口11傳輸?shù)酱鎯刂破?，存儲卡控制器6控制存儲卡4進行這些設(shè)定。
接著，CPU2在S1004中，對于存儲卡控制器6指定DMA傳輸目標(biāo)地址。所謂DMA傳輸目標(biāo)地址，指的是在存儲卡4上所映射的地址，這里指定表示數(shù)據(jù)寄存器的地址。該地址值存儲在設(shè)定寄存器塊7中。
在S1005中，CPU2在Skip IREQ Waiting寄存器中設(shè)置1，在傳輸結(jié)束中斷允許寄存器中設(shè)置1。Skip IREQ Waiting寄存器是存在于設(shè)定寄存器塊7中的一個寄存器，根據(jù)該值是0或是1決定狀態(tài)控制電路9的動作。傳輸結(jié)束中斷允許寄存器，在存儲卡控制器6完成了將全部數(shù)據(jù)傳輸?shù)酱鎯?中時，保持用于決定確定中斷請求的功能的動作的值，當(dāng)該值是1時，存儲卡控制器6結(jié)束全部的傳輸，使DMAEN信號為非(negate)，結(jié)束1個區(qū)段單位的傳輸，存儲卡在通過確定了IREQ信號進行了判斷時，確定傳輸結(jié)束中斷請求信號。
在S1006中，CPU2對于存儲卡控制器6設(shè)定1個區(qū)段的數(shù)據(jù)數(shù)即1個區(qū)段的傳輸所需要的數(shù)據(jù)寫入的次數(shù)。
在一般的文件系統(tǒng)下使用存儲卡的情況下，1個區(qū)段是512字節(jié)，在存儲卡的數(shù)據(jù)總線是16比特的情況下，數(shù)據(jù)寫入的次數(shù)是256次。該值存儲在設(shè)定寄存器塊7中。
在S1007和S1008中，CPU2設(shè)定存儲卡4的狀態(tài)寄存器的地址和其期望值。所謂存儲卡4的狀態(tài)寄存器是表示存儲卡4的狀態(tài)的寄存器，通過讀出該值，能夠了解是就緒狀態(tài)，還是數(shù)據(jù)請求狀態(tài)或是出錯狀態(tài)等。
在進行數(shù)據(jù)寫入或者數(shù)據(jù)讀出的情況下，該寄存器的值是預(yù)定的值，例如是表示就緒狀態(tài)而且數(shù)據(jù)請求狀態(tài)，并且沒有出錯狀態(tài)的值，作為期望值，把這樣的值設(shè)置在設(shè)定寄存器塊的第1期望值中，通過把從存儲卡4讀出的狀態(tài)寄存器的值與期望值進行比較來檢查狀態(tài)。另外，為了檢測出錯，作為設(shè)定寄存器塊的第2期望值設(shè)置出錯比特，進而，設(shè)定屏蔽電路26使得屏蔽出錯比特以外的比特。
進而，CPU2能夠設(shè)定比較電路表示了比較一致時的狀態(tài)設(shè)備的動作，作為設(shè)定該動作的寄存器有SuspendEnable寄存器。作為SuspendEnable寄存器的設(shè)定值能夠從繼續(xù)DMA和暫停DMA的兩種中選擇。這里，當(dāng)比較電路8表示了一致時選擇DMA繼續(xù)進行，當(dāng)比較電路24表示了一致時選擇DMA暫停，并把它們設(shè)定在SuspendEnable寄存器中。
在S1009中，CPU2對于存儲卡4發(fā)行寫入?yún)^(qū)段命令。由此，存儲卡4隨后成為能夠?qū)懭氲臓顟B(tài)，對于這一點在后面進行說明。
在S1010中，CPU2對于DMA電路12，設(shè)定存在成為DMA的傳輸對象的數(shù)據(jù)的起始地址。這里，對于存儲卡4傳輸?shù)臄?shù)據(jù)存在于DRAM16中。從而，這里作為設(shè)置在DMA電路12中的DMA傳輸起始地址，是DRAM16上存在的傳輸對象數(shù)據(jù)的起始地址。進而，CPU2對于DMA電路12設(shè)定成為DMA傳輸對象的數(shù)據(jù)的大小。
在S1011中，CPU2對于DMA電路12把由DMA進行的數(shù)據(jù)傳輸?shù)姆较驈腄RAM16設(shè)置到存儲器卡4的方向。
這里，CPU2在圖3的S1012、圖4的A中，對于DMA電路12指示DMA傳輸開始。由此，DMA電路12把DMAEN信號確定為1。
進而，CPU2在S1013中對于中斷控制器3，作為對于CPU2的中斷請求設(shè)定存儲卡控制器6發(fā)生的傳輸結(jié)束中斷。由此，CPU2在至存儲卡控制器6表示出數(shù)據(jù)傳輸結(jié)束的期間，不需要進行關(guān)于存儲卡4與DRAM16之間的數(shù)據(jù)傳輸?shù)奶幚怼?br> 進而，通過由多任務(wù)OS控制系統(tǒng)的任務(wù)，在至中斷發(fā)生的期間，CPU2能夠處理其它的任務(wù)。
這時，作為中斷要素，不是選擇DMA電路12而是選擇存儲卡控制器6，是由于存儲卡控制器6控制存儲卡4，因此通過選擇存儲卡控制器6，能夠檢測全部的數(shù)據(jù)傳輸?shù)酱鎯?中。
圖2中，狀態(tài)控制電路9從起動數(shù)碼照相機到至此為止的期間，即，在初始狀態(tài)下采取101的空閑狀態(tài)。然后，CPU2在S1012中對于DMA電路12通過指示DMA傳輸開始，DMA電路12確定DMAEN信號，該信號經(jīng)由存儲卡控制器6傳輸?shù)綘顟B(tài)控制電路9。狀態(tài)控制電路9確定DMAEN信號，而且通過事前把Skip IREQ Waiting寄存器的值設(shè)置為1，把狀態(tài)轉(zhuǎn)移到103的狀態(tài)檢查狀態(tài)。
在本形式中，關(guān)于數(shù)據(jù)寫入或者讀出時的最初的區(qū)段，能夠由Skip IREQ Waiting寄存器選擇是否使等待確定IREQ信號的功能動作。這是因為在使用CompactFlash(注冊商標(biāo))或者PCMCIA I/O卡這樣的ATA標(biāo)準(zhǔn)的存儲卡在數(shù)據(jù)讀出和數(shù)據(jù)寫入時采用不同的IREQ信號的行為。
這些存儲卡在數(shù)據(jù)讀出時，在讀出命令發(fā)行以后，對于最初的區(qū)段也確定IREQ信號，而另一方面，在數(shù)據(jù)寫入時，在寫入命令發(fā)行以后，對于最初的區(qū)段不確定IREQ信號。
在狀態(tài)控制電路9的狀態(tài)是103的情況下，存儲卡控制器6反復(fù)讀取存儲卡4的狀態(tài)寄存器。讀出的值在比較電路8中與事先設(shè)置的期望值進行比較。在比較結(jié)果不一致的情況下，狀態(tài)控制電路采取狀態(tài)103，存儲卡控制器6反復(fù)讀取狀態(tài)寄存器直到比較結(jié)果一致為止。
這樣在圖4的A到B之間，反復(fù)讀取存儲卡4的狀態(tài)寄存器。而且，通過存儲卡4使?fàn)顟B(tài)值變換為所希望的值，在B中比較電路8的比較結(jié)果表示了與第1期望值一致的情況下，狀態(tài)控制電路9在圖4的B中把狀態(tài)轉(zhuǎn)移到圖2的狀態(tài)104的DMA。
當(dāng)狀態(tài)控制電路9的狀態(tài)是104時，存儲卡控制器6與DMA電路12確定的DMA請求信號相同步，從DMA電路12接收數(shù)據(jù)，用該數(shù)據(jù)對于存儲卡4的數(shù)據(jù)寄存器進行寫訪問。這里存儲卡控制器6對于數(shù)據(jù)寄存器寫入數(shù)據(jù)，是為了事前在S1004中把數(shù)據(jù)傳輸目的地設(shè)定為表示數(shù)據(jù)寄存器的地址。
在狀態(tài)控制器9的狀態(tài)是104期間，存儲卡控制器6反復(fù)進行數(shù)據(jù)寫入。與此同時，計數(shù)器10計數(shù)數(shù)據(jù)寫入的次數(shù)。
計數(shù)器10在數(shù)據(jù)寫入的次數(shù)成為1個區(qū)段部分的情況下，對于狀態(tài)控制電路9確定表示該狀態(tài)的信號。
在圖4的C中，示出計數(shù)器10檢索1個區(qū)段的數(shù)據(jù)寫入結(jié)束，進而結(jié)束了最后的傳輸。這里，狀態(tài)控制電路9評定DMAEN信號的值。DMAEN信號由于傳輸開始而被確定為1，當(dāng)預(yù)先設(shè)置的全部數(shù)據(jù)大小的傳輸結(jié)束了時，信號翻轉(zhuǎn)為0。
從而，在1個區(qū)段的傳輸結(jié)束以后，當(dāng)DMAEN信號是確定狀態(tài)的情況下，首先示出留有應(yīng)該傳輸?shù)臄?shù)據(jù)。
狀態(tài)控制電路9由此在圖4的C中把狀態(tài)轉(zhuǎn)移到圖2的狀態(tài)102。狀態(tài)控制電路9的狀態(tài)是102的Wait IREQ的情況下，存儲卡控制器6等待存儲卡4確定IREQ信號。
當(dāng)存儲卡4成為可數(shù)據(jù)傳輸?shù)臓顟B(tài)時，確定IREQ信號。IREQ信號為0是確定狀態(tài)即中斷請求狀態(tài)，為1是非狀態(tài)。在圖4的D中，設(shè)存儲卡4確定了IREQ信號。由此，狀態(tài)控制電路9把狀態(tài)轉(zhuǎn)移到103。存儲卡控制器6讀取存儲卡4的狀態(tài)寄存器，比較電路8把存儲卡4的狀態(tài)與期望值再次進行比較。而且，在圖4的E中，再次把狀態(tài)轉(zhuǎn)移到104，與DMA同步進行1個區(qū)段部分的數(shù)據(jù)寫入。
反復(fù)進行以上的處理，在圖4的F中預(yù)定的全部數(shù)據(jù)從DRAM16傳輸?shù)酱鎯刂破?中。這里，在完成了1個區(qū)段部分的傳輸?shù)耐瑫r由于DMAEN信號翻轉(zhuǎn)為0，因此狀態(tài)控制電路9把狀態(tài)轉(zhuǎn)移到101的空閑狀態(tài)。
進而，隨后存儲卡控制器6在圖4的G中，當(dāng)判斷為DMAEN信號被翻轉(zhuǎn)，1個區(qū)段單位的傳輸結(jié)束了，存儲卡4確定了IREQ信號時，對于中斷控制器3輸出傳輸結(jié)束中斷請求信號，進而，中斷控制器3對于CPU2確定該信號。
由此，CPU2能夠了解對于存儲卡4的數(shù)據(jù)寫入可靠地結(jié)束了，能夠防止在數(shù)據(jù)傳輸結(jié)束之前錯誤地發(fā)行對于存儲卡的下一個命令等事故。另外，通常在數(shù)碼照相機中，在對于存儲卡的數(shù)據(jù)寫入動作中，為了防止用戶拔出存儲卡而顯示警告。在本形式中，當(dāng)數(shù)據(jù)的寫入完全結(jié)束了時，由于向CPU輸出中斷請求，因此能夠可靠地結(jié)束這樣的警告顯示。
通過數(shù)據(jù)寫入結(jié)束中斷，CPU2停止執(zhí)行其它的任務(wù)，把執(zhí)行處理返回到圖3的區(qū)段寫入處理的S1014。由此，CPU2在S1015中結(jié)束對于存儲卡的數(shù)據(jù)寫入處理。
如以上那樣，結(jié)束對于存儲卡4的數(shù)據(jù)寫入。
這時，在作為剛剛開始了對于存儲卡4的數(shù)據(jù)傳輸?shù)腟1013到結(jié)束數(shù)據(jù)傳輸?shù)腟1014的期間，CPU2完全不需要進行對于存儲卡4的處理。因此，CPU2在該期間能夠執(zhí)行其它的任務(wù)。
另外，在對于存儲卡4的數(shù)據(jù)傳輸中，CPU2由于不需要進行狀態(tài)的確認(rèn)，也不需要根據(jù)IREQ信號起動中斷處理，因此瞬時判斷狀態(tài)與期望值一致，DMA電路12能夠在存儲卡4的狀態(tài)剛剛成為就緒狀態(tài)以后，就開始數(shù)據(jù)傳輸。
這里，說明在數(shù)據(jù)傳輸過程中，作為狀態(tài)值存儲卡4表示出錯狀態(tài)的情況。
預(yù)先在第2期望值中設(shè)定出錯比特的值，屏蔽電路26設(shè)定成屏蔽出錯比特以外的比特。
在圖2的103中，讀取存儲卡4的狀態(tài)寄存器，在該值的出錯比特是“真”的情況下，比較電路24把其結(jié)果傳輸?shù)綘顟B(tài)控制電路9。狀態(tài)控制電路9把狀態(tài)轉(zhuǎn)移到圖2的105。接著，起動DMA，而且雖然是請求了數(shù)據(jù)傳輸?shù)臓顟B(tài)，但是存儲卡控制器6并不進行對于存儲卡4的訪問，而是取暫時停止DMA處理的狀態(tài)。
如果能夠避免出錯，則CPU2向存儲卡控制器6進行恢復(fù)命令，也能夠再次開始數(shù)據(jù)傳輸。另外，在對于出錯不能夠避免的情況下，就停止DMA處理。其結(jié)果，由于DMAET信號成為0，狀態(tài)控制電路9轉(zhuǎn)移到101的初始狀態(tài)，因此中止數(shù)據(jù)傳輸，例如能夠進行把存儲卡4初始化這樣的處理。
如果應(yīng)該寫入到存儲卡4中的數(shù)據(jù)存在于DRAM16上則在變更了邏輯地址的基礎(chǔ)上可以再次嘗試數(shù)據(jù)的寫入。
下面，使用圖1、圖2、圖5、圖6說明對于存儲卡4的數(shù)據(jù)讀出時的動作。
在圖3的S1100中，CPU2開始數(shù)據(jù)讀出處理。
CPU2首先在S1101中對于隨后對存儲卡4進行的數(shù)據(jù)傳輸，設(shè)定邏輯塊地址，進而在S1102中設(shè)定傳輸區(qū)段數(shù)，在S1103中設(shè)定記錄傳輸數(shù)據(jù)的起始區(qū)段號。
進而，CPU2在S1104中，對于存儲卡控制器6作為DMA傳輸源地址的值，指定表示存儲卡4的數(shù)據(jù)寄存器的地址。
在S1105中，CPU2在Skip IREQ Waiting寄存器中設(shè)置0。這是因為存儲卡4在讀出區(qū)段時，對于最初的區(qū)段也確定IREQ信號。另外，這時CPU2在傳輸結(jié)束中斷允許寄存器中設(shè)置0。
在S1106中，CPU2對于存儲卡控制器6作為1個區(qū)段的數(shù)據(jù)數(shù)設(shè)定512字節(jié)。另外，在S1107以及S1108中，CPU2設(shè)定存儲卡4的狀態(tài)寄存器的地址和其期望值。在S1109中，CPU2對于存儲卡4發(fā)行讀出命令。
在S1110中，CPU2對于DMA電路12作為記錄數(shù)據(jù)的地址指定存在于DRAM16上的數(shù)據(jù)保存區(qū)的起始地址。進而，CPU2對于DMA電路12設(shè)定成為DMA傳輸對象的數(shù)據(jù)的大小。
在S1111中，CPU2對于DMA電路12把由DMA進行的數(shù)據(jù)傳輸?shù)姆较驈拇鎯?設(shè)置到DRAM16的方向。
這里，CPU2在圖5的S1112、圖6的H中，對于DMA電路12指示DMA傳輸開始。由此，DMA電路12把DMAEN信號確定為1。
進而，CPU2在S1113中對于中斷控制器3，把DMA電路12發(fā)生的傳輸結(jié)束中斷設(shè)定為對于CPU2的中斷請求。由此，CPU2在至DMA電路12顯示數(shù)據(jù)傳輸結(jié)束的期間，不需要進行關(guān)于存儲卡4與DRAM16之間的數(shù)據(jù)傳輸?shù)奶幚怼?br> 進而，通過由多任務(wù)OS控制系統(tǒng)的任務(wù)，在至中斷發(fā)生的期間，CPU2能夠處理其它的任務(wù)。
這時，作為中斷的原因選擇DMA電路12是因為對于存儲器發(fā)生處理的DMA電路12能夠檢測全部數(shù)據(jù)傳輸?shù)搅薉RAM16中。
圖2中，狀態(tài)控制電路9在數(shù)碼照相機起動后到至此為止的期間采取101的空閑狀態(tài)。而且，通過CPU2在S1112中對于DMA電路12指示DMA傳輸開始，DMA電路12確定DMAEN信號，把該信號經(jīng)由存儲卡控制器6傳輸?shù)綘顟B(tài)控制電路9。
狀態(tài)控制電路9通過確定DMAEN信號而且事前把Skip IREQWaiting寄存器的值設(shè)置為0，把狀態(tài)轉(zhuǎn)移到102的Wait IREQ狀態(tài)。由此，存儲卡控制器等待卡確定IREQ信號。在確定了IREQ信號的情況下，在圖6的I中把狀態(tài)轉(zhuǎn)移到103的狀態(tài)檢查狀態(tài)。
在狀態(tài)控制電路9的狀態(tài)是103的情況下，反復(fù)讀取存儲卡4的狀態(tài)寄存器。這里，通過存儲卡4使?fàn)顟B(tài)的值變換為所希望的值，在J中表示比較電路8的比較結(jié)果與期望值的一致，狀態(tài)控制電路9在圖6的J中把狀態(tài)轉(zhuǎn)移到圖2的狀態(tài)104的DMA。
當(dāng)狀態(tài)控制電路9的狀態(tài)是104時，存儲卡控制器6與DMA電路12確定的DMA請求信號同步，從存儲卡4的數(shù)據(jù)寄存器接收數(shù)據(jù)，對于DRAM16傳輸該數(shù)據(jù)。在狀態(tài)控制電路9的狀態(tài)是104的期間，存儲卡控制器6反復(fù)進行數(shù)據(jù)讀取。與此同時，計數(shù)器10計數(shù)數(shù)據(jù)讀取的次數(shù)。
計數(shù)器10的計數(shù)值與1個區(qū)段部分的數(shù)據(jù)寫入的次數(shù)一致的情況下，對于狀態(tài)控制電路9確定表示該含義的信號。
在圖6的K中，設(shè)計數(shù)器10表示結(jié)束了1個區(qū)段的數(shù)據(jù)讀取，進而完成了最后的傳輸。這里，狀態(tài)控制電路9評價DMAEN信號的值。在1個區(qū)段的傳輸結(jié)束以后，在DMAEN信號是確定狀態(tài)的情況下，首先表示留有應(yīng)該傳輸?shù)臄?shù)據(jù)。
狀態(tài)控制電路9由此在圖6的K中把狀態(tài)轉(zhuǎn)移到圖2的狀態(tài)102。在狀態(tài)控制電路9的狀態(tài)是102的Wait IREQ的情況下，存儲卡控制器6等待存儲卡4確定IREQ信號。
當(dāng)存儲卡4成為可數(shù)據(jù)傳輸?shù)臓顟B(tài)時，確定IREQ信號。在圖4的L中存儲卡4確定了IREQ信號的情況下，狀態(tài)控制電路9把狀態(tài)轉(zhuǎn)移到103。存儲卡控制器6讀取存儲卡4的狀態(tài)寄存器，比較電路8把存儲卡4的狀態(tài)與期望值再次進行比較。然后在圖6的M中再次把狀態(tài)轉(zhuǎn)移到104，與DMA同步進行1個區(qū)段部分的數(shù)據(jù)讀出。
反復(fù)進行這些動作，設(shè)在圖6的N中預(yù)定的全部數(shù)據(jù)從存儲卡控制器6傳輸?shù)搅薉RAM16中。這里，在完成了1個區(qū)段部分的傳輸?shù)耐瑫rDMAEN信號翻轉(zhuǎn)為0。由此狀態(tài)控制電路把狀態(tài)轉(zhuǎn)移到101的空閑狀態(tài)。
這里，存儲卡控制器6在圖6的O中不確定傳輸結(jié)束中斷請求信號。另一方面，DMA電路12在全部數(shù)據(jù)傳輸?shù)搅薉RAM16中的N的時刻，確定傳輸結(jié)束中斷請求信號。CPU2通過DMA電路12確定的傳輸結(jié)束中斷請求信號來檢測全部數(shù)據(jù)的傳輸結(jié)束。
由此，CPU2在圖3的S1114中檢測中斷，在S1115中結(jié)束來自存儲卡4的數(shù)據(jù)讀取的處理。
根據(jù)以上動作結(jié)束來自存儲卡4的數(shù)據(jù)讀取。
這時，在從剛開始來自存儲卡4的數(shù)據(jù)讀取的S1113至結(jié)束數(shù)據(jù)傳輸?shù)腟1114的期間，CPU2能夠完全不進行關(guān)于存儲卡4的處理而結(jié)束多任務(wù)的數(shù)據(jù)讀取。從而，CPU2在該期間能夠執(zhí)行其它任務(wù)。
另外，在來自存儲卡4的數(shù)據(jù)傳輸中，CPU2由于不需要進行狀態(tài)的確認(rèn)，也不需要根據(jù)IREQ信號起動中斷處理，瞬時判斷狀態(tài)與期望值一致，DMA隨即能夠開始數(shù)據(jù)傳輸。
如上所述，在本形式中，在IREQ信號的檢測、狀態(tài)寄存器值的檢查和DMA的起動期間，由于不經(jīng)由CPU進行的中斷處理，因此能夠瞬時完成這些處理，能夠在短時間內(nèi)結(jié)束存儲卡與裝置之間的數(shù)據(jù)傳輸，由此能夠?qū)崿F(xiàn)縮短拍攝間隔時間，使用十分方便的數(shù)碼照相機。
進而，在與存儲卡之間進行數(shù)據(jù)傳輸?shù)钠陂g，CPU能夠執(zhí)行其它的任務(wù)，而且該任務(wù)也不會被數(shù)據(jù)傳輸?shù)膮^(qū)段單位所中斷。由此，能夠提高CPU的處理能力，例如，對于來自用戶的操作，能夠?qū)崿F(xiàn)響應(yīng)出色地動作的使用十分方便的數(shù)碼照相機。
另外，在本形式中，在預(yù)定的期間暫時中止存儲卡與DRAM之間的數(shù)據(jù)傳輸，通過該期間的結(jié)束還能夠再次開始數(shù)據(jù)傳輸。
這種情況下，存在設(shè)定比較電路表示比較一致時的狀態(tài)設(shè)備的動作的SuspendEnable寄存器，動作能夠從繼續(xù)DMA和暫停DMA兩種選擇。
圖7是表示數(shù)據(jù)傳輸執(zhí)行中的動作的圖。
在作為數(shù)據(jù)傳輸執(zhí)行中的P中，CPU2把關(guān)于比較電路8的比較結(jié)果的SuspendEnable寄存器的值從DMA繼續(xù)進行變更為暫停。狀態(tài)控制電路9在Q中把狀態(tài)轉(zhuǎn)移到103，讀取狀態(tài)寄存器。進而比較電路8顯示這些數(shù)據(jù)的一致。
在R中，狀態(tài)控制電路9通過進行這樣的設(shè)定把狀態(tài)轉(zhuǎn)移到105的暫停狀態(tài)。由此，存儲卡4與DRAM16之間的數(shù)據(jù)傳輸成為暫時停止?fàn)顟B(tài)。
接著，CPU2在S中把SuspendEnable寄存器的值返回到DMA繼續(xù)進行，進而對于存儲卡控制器6命令恢復(fù)。由此，狀態(tài)控制電路9再次開始數(shù)據(jù)傳輸。
在數(shù)碼照相機中，與拍攝動作的動作同步，有打算使CPU的程序執(zhí)行優(yōu)先的情況。
例如，拍攝時需要調(diào)整拍攝圖像的曝光或者白平衡。拍攝處理與水平同步信號或者垂直同步信號相同步進行，把一個畫面與一個畫面之間的時間稱為V(垂直)消隱期間。曝光或者白平衡的處理使用從拍攝元件得到的一個畫面部分的圖像數(shù)據(jù)進行運算，在開始下一個畫面的拍攝之前需要對于攝像電路設(shè)定用于該曝光或者白平衡控制的控制值。從而，需要在V消隱期間完成從運算到參數(shù)設(shè)置的處理。
因此，在V消隱的期間中，為了進行曝光或者白平衡控制優(yōu)先使用系統(tǒng)總線或者ROM、DRAM是較理想的，而為了對存儲卡的數(shù)據(jù)傳輸使用卻并不理想。
因此，在開始V消隱期間之前，把SuspendEnable寄存器變更為DMA暫停，在V消隱期間結(jié)束的同時把SuspendEnable寄存器的值返回到DMA繼續(xù)進行，進而可以對于存儲卡控制器6命令恢復(fù)。
攝像電路20從V消隱期間的開始恰好在存儲卡訪問1個區(qū)段部分的時間之前，把中斷請求輸出到中斷控制器3，另外，在V消隱結(jié)束時也把中斷請求輸出到中斷控制器3。CPU2在通過中斷檢測出了是V消隱期間開始之前的情況下，把SuspendEnable寄存器變更為DMA暫停。另外，CPU2在通過中斷檢測出V消隱期間結(jié)束的情況下，把SuspendEnable寄存器返回到DMA繼續(xù)進行，進而對于存儲卡控制器6命令恢復(fù)。
由此，在V消隱期間不進行對于存儲卡4的數(shù)據(jù)傳輸，CPU能夠在V消隱期間最大限度地處理關(guān)于拍攝的處理。而且，在V消隱以外的時間內(nèi)還能夠短時間進行對于存儲卡4的數(shù)據(jù)傳輸。
這樣，在本形式中，能夠在拍攝時比對于存儲卡的數(shù)據(jù)傳輸優(yōu)先進行拍攝所需要的處理，通過可靠地進行拍攝處理還能夠?qū)崿F(xiàn)高畫質(zhì)的數(shù)碼照相機。
如以上所說明的，如果依據(jù)本發(fā)明，則能夠在短時間內(nèi)結(jié)束存儲器件與存儲器件之間的數(shù)據(jù)傳輸。
在不脫離本發(fā)明的精神和范圍的前提下，可以有許多明顯不同的實施方式，因此，可以理解，本發(fā)明不限于上述具體實施方式
，而在下面的權(quán)利要求中加以限定。
權(quán)利要求
1.一種信號處理裝置，其特征在于包括微處理器；對于存儲器件寫入數(shù)據(jù)的存儲器控制裝置；以及根據(jù)上述微處理器的指示，對于上述存儲器控制裝置傳輸處理上述數(shù)據(jù)的存儲器訪問裝置，在把第1大小的上述數(shù)據(jù)寫入到上述存儲器件中時，上述存儲器訪問裝置對于上述存儲器控制裝置傳輸上述數(shù)據(jù)直到上述第1大小數(shù)據(jù)的寫入結(jié)束，并且上述存儲器控制裝置在每次對于上述存儲器件的比上述第1大小小的第2大小的上述數(shù)據(jù)的寫入結(jié)束時，檢查上述存儲器件的狀態(tài)是否是預(yù)定的狀態(tài)，響應(yīng)對于上述存儲器件完成了上述第1大小的數(shù)據(jù)的寫入，對于上述微處理器輸出中斷請求信號。
2.根據(jù)權(quán)利要求1所述的信號處理裝置，其特征在于上述存儲器控制裝置在上述記錄介質(zhì)的狀態(tài)不是上述預(yù)定狀態(tài)的情況下，停止對于上述記錄介質(zhì)的上述數(shù)據(jù)的寫入。
3.根據(jù)權(quán)利要求1所述的信號處理裝置，其特征在于上述存儲器控制裝置具有把從上述記錄介質(zhì)讀出的狀態(tài)數(shù)據(jù)與預(yù)先設(shè)定的比較值進行比較的比較裝置，根據(jù)上述比較裝置的輸出檢查上述存儲器件的狀態(tài)。
4.根據(jù)權(quán)利要求3所述的信號處理裝置，其特征在于上述存儲器件在每次寫入上述第2大小的數(shù)據(jù)時輸出中斷請求，上述存儲器控制裝置響應(yīng)上述存儲器件發(fā)生了中斷請求，從上述存儲器件讀出上述狀態(tài)數(shù)據(jù)。
5.根據(jù)權(quán)利要求4所述的信號處理裝置，其特征在于上述存儲器控制裝置根據(jù)上述第1大小的數(shù)據(jù)的寫入開始的指示，從上述存儲器件讀出上述狀態(tài)數(shù)據(jù)。
6.根據(jù)權(quán)利要求1所述的信號處理裝置，其特征在于還包括控制是否進行由上述存儲器訪問裝置實施的上述數(shù)據(jù)傳輸?shù)臓顟B(tài)控制裝置。
7.根據(jù)權(quán)利要求6所述的信號處理裝置，其特征在于上述數(shù)據(jù)包括圖像數(shù)據(jù)，上述狀態(tài)控制裝置根據(jù)輸出上述圖像數(shù)據(jù)的拍攝裝置的動作狀態(tài)，控制是否進行由上述存儲器訪問裝置實施的上述數(shù)據(jù)的傳輸。
8.根據(jù)權(quán)利要求7所述的信號處理裝置，其特征在于上述狀態(tài)控制裝置在與上述圖像數(shù)據(jù)的垂直同步期間相同步的預(yù)定期間內(nèi)，停止由上述存儲器訪問裝置實施的上述數(shù)據(jù)的傳輸。
9.根據(jù)權(quán)利要求1所述的信號處理裝置，其特征在于上述第2大小根據(jù)上述存儲器件決定。
10.一種信號處理裝置，其特征在于包括微處理器；從存儲器件讀出數(shù)據(jù)的存儲器控制裝置；以及根據(jù)上述微處理器的指示，傳輸處理由上述存儲器控制裝置讀出的數(shù)據(jù)的存儲器訪問裝置，在從上述存儲器件讀出第1大小的上述數(shù)據(jù)時，上述存儲器訪問裝置傳輸從上述存儲器控制裝置讀出的上述數(shù)據(jù)直到上述第1大小的數(shù)據(jù)的讀出結(jié)束，并且上述存儲器控制裝置在每次進行從上述存儲器件讀出比上述第1大小小的第2大小的上述數(shù)據(jù)時，檢查上述存儲器件的狀態(tài)是否是預(yù)定的狀態(tài)，響應(yīng)完成了從上述存儲器件讀出上述第1大小的數(shù)據(jù)，對于上述微處理器輸出中斷請求信號。
全文摘要
本發(fā)明提供一種用于記錄再現(xiàn)數(shù)據(jù)的信號處理裝置。在把第1大小的數(shù)據(jù)寫入到存儲卡(4)中時，DMA電路(12)對于存儲卡控制器(6)傳輸圖像數(shù)據(jù)直到第1大小的圖像數(shù)據(jù)的寫入結(jié)束，并且存儲卡控制器(6)在每次對于存儲卡(4)的比第1大小小的第2大小的圖像數(shù)據(jù)的寫入結(jié)束時，檢查存儲卡(4)的狀態(tài)是否是預(yù)定的狀態(tài)，響應(yīng)完成了對于存儲卡(4)寫入第1大小的圖像數(shù)據(jù)，對于CPU(2)輸出傳輸結(jié)束中斷請求信號。
文檔編號G06K13/00GK1591357SQ20041005718
公開日2005年3月9日 申請日期2004年8月27日 優(yōu)先權(quán)日2003年8月28日
發(fā)明者嵯峨吉博 申請人:佳能株式會社