專利名稱：提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)控制技術(shù)，尤其涉及提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法。
背景技術(shù)：
隨著個(gè)人電腦的普及，各種數(shù)字產(chǎn)品與人們的工作生活關(guān)系日益密切，隨之而來的大量數(shù)據(jù)的處理及攜帶便成為急需解決的問題，因而各種移動(dòng)存儲(chǔ)設(shè)備層出不窮，而半導(dǎo)體存儲(chǔ)設(shè)備因體積小、容量大，高速存取、攜帶方便，性能穩(wěn)定、不易損壞等優(yōu)點(diǎn)而得到了越來越普及的應(yīng)用。
目前的半導(dǎo)體存儲(chǔ)設(shè)備由控制模塊與存儲(chǔ)介質(zhì)構(gòu)成，主機(jī)系統(tǒng)通過該控制模塊對存儲(chǔ)介質(zhì)進(jìn)行數(shù)據(jù)讀寫操作，該控制模塊與主機(jī)系統(tǒng)之間可通過各種數(shù)據(jù)傳輸協(xié)議進(jìn)行通信，該通信內(nèi)容包括發(fā)送指令及進(jìn)行數(shù)據(jù)傳輸，控制模塊接收指令及數(shù)據(jù)后再根據(jù)該指令對存儲(chǔ)介質(zhì)進(jìn)行相應(yīng)的數(shù)據(jù)操作，因?yàn)榇鎯?chǔ)介質(zhì)固有的讀寫特性，主機(jī)系統(tǒng)與控制模塊之間的數(shù)據(jù)傳輸速度遠(yuǎn)大于控制模塊對存儲(chǔ)介質(zhì)的讀寫操作速度，所以控制模塊對存儲(chǔ)介質(zhì)的讀寫操作速度便成為主機(jī)系統(tǒng)與存儲(chǔ)介質(zhì)之間進(jìn)行數(shù)據(jù)傳輸?shù)钠款i。
例如，目前廣泛應(yīng)用的以USB協(xié)議進(jìn)行數(shù)據(jù)傳輸、以閃存介質(zhì)(FLASHMemory)作為存儲(chǔ)介質(zhì)的移動(dòng)存儲(chǔ)設(shè)備，USB2.0推出后，主機(jī)系統(tǒng)與該存儲(chǔ)設(shè)備的控制模塊間的速度可達(dá)到480Mbps，而因?yàn)殚W存介質(zhì)固有的讀寫特性的限制，對8bit閃存介質(zhì)的數(shù)據(jù)操作速度最高只能達(dá)到160Mbps(請確認(rèn))，且目前上述移動(dòng)存儲(chǔ)設(shè)備的控制模塊對于閃存介質(zhì)采用單通道的方法，每次只能對一片閃存介質(zhì)讀寫，如果是單片8bit閃存介質(zhì)，實(shí)驗(yàn)室最高傳輸速度為讀數(shù)據(jù)80Mbps，寫速度64Mbps；如果是單片16bit閃存介質(zhì)，實(shí)驗(yàn)室最高傳輸速度為讀數(shù)據(jù)160Mbps，寫速度128Mbps，顯然這種控制模式下的控制模塊對閃存介質(zhì)的數(shù)據(jù)存取速度遠(yuǎn)低于主機(jī)系統(tǒng)與控制模塊之間的數(shù)據(jù)傳輸速度，未能充分利用主機(jī)系統(tǒng)與控制模塊之間的高數(shù)據(jù)傳輸率，進(jìn)而限制了主機(jī)系統(tǒng)與存儲(chǔ)介質(zhì)之間數(shù)據(jù)傳輸速度。
因此，如何提供一種提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法成為亟待解決的問題。

發(fā)明內(nèi)容
本發(fā)明的目的是在現(xiàn)有技術(shù)基礎(chǔ)上，針對現(xiàn)有技術(shù)應(yīng)用領(lǐng)域的不足，提供一種提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法。
本發(fā)明提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法可以通過以下技術(shù)方案實(shí)現(xiàn)一種提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法，所述方法用于提高主機(jī)對移動(dòng)存儲(chǔ)裝置的數(shù)據(jù)存取速度，所述移動(dòng)存儲(chǔ)裝置包括可通過通信協(xié)議與主機(jī)進(jìn)行數(shù)據(jù)傳輸?shù)目刂颇K，用來存儲(chǔ)數(shù)據(jù)的存儲(chǔ)模塊，所述存儲(chǔ)模塊中包括至少兩片存儲(chǔ)介質(zhì)，所述方法包括如下步驟1)使所述控制模塊從主機(jī)接收數(shù)據(jù)讀/寫命令，并獲得所述命令所指數(shù)據(jù)的扇區(qū)地址；2)若當(dāng)前需要傳輸?shù)纳葏^(qū)數(shù)目大于1，則同時(shí)并分別對對應(yīng)的存儲(chǔ)介質(zhì)進(jìn)行奇數(shù)扇區(qū)和偶數(shù)扇區(qū)的數(shù)據(jù)讀/寫操作；3)若所述扇區(qū)數(shù)目為1，則根據(jù)所述扇區(qū)地址的奇偶性選擇對應(yīng)的存儲(chǔ)介質(zhì)進(jìn)行數(shù)據(jù)讀/寫操作。
所述方法進(jìn)一步包括根據(jù)所述扇區(qū)地址計(jì)算對應(yīng)的邏輯塊地址，并由邏輯對照表得到對應(yīng)的物理塊地址。
所述方法進(jìn)一步包括將所述物理塊地址送入所述對應(yīng)的存儲(chǔ)介質(zhì)進(jìn)行數(shù)據(jù)讀/寫操作。
所述兩片存儲(chǔ)介質(zhì)可共用一個(gè)邏輯對照表，也可使用各自的邏輯對照表。
所述控制模塊通過數(shù)據(jù)線D0-D7、控制線CE1、控制線ALE、CLE、RB、RE、WE與一片存儲(chǔ)介質(zhì)連接，通過數(shù)據(jù)線D8-D15、控制線CE2、控制線ALE、CLE、RB、RE、WE與另一片存儲(chǔ)介質(zhì)連接，所述兩片存儲(chǔ)介質(zhì)共用所述控制模塊的控制線ALE、CLE、RB、RE、WE。
所述存儲(chǔ)介質(zhì)可以是但不限于閃存介質(zhì)(FLASH Memory)、SDRAM、DRAM、EPPROM、鐵磁隨機(jī)存儲(chǔ)器/鐵電存貯器(FRAM)、磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)、超高密度存儲(chǔ)芯片(MILLIPEDE)。
所述通信協(xié)議包括但不限于USB協(xié)議、Zigbee協(xié)議、IEEE1394協(xié)議、藍(lán)牙協(xié)議、串行ATA協(xié)議、IDE協(xié)議、SCSI協(xié)議、HiperLAN協(xié)議、IrDA紅外協(xié)議、HomeRF協(xié)議、IEEE802.11x、IEEE802.11a、802.11b、802.11d、802.11.g、802.15、802.16、802.3協(xié)議、RS232協(xié)議、RS485協(xié)議、USB_OTG協(xié)議、UWB協(xié)議、GPIO協(xié)議、UART協(xié)議、CF協(xié)議、SM協(xié)議、MMC協(xié)議、SD協(xié)議、MS協(xié)議、MD協(xié)議、X-D協(xié)議、PCMCIA協(xié)議、GSM、GPRS、CDMA、2.5G和/或3G協(xié)議。
本發(fā)明提高數(shù)據(jù)存取速度的方法還可通過以下技術(shù)方案實(shí)現(xiàn)一種提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法，所述方法用于提高主機(jī)對移動(dòng)存儲(chǔ)裝置的數(shù)據(jù)存取速度，所述移動(dòng)存儲(chǔ)裝置包括可通過通信協(xié)議與主機(jī)進(jìn)行數(shù)據(jù)傳輸?shù)目刂颇K，用來存儲(chǔ)數(shù)據(jù)的存儲(chǔ)模塊，所述存儲(chǔ)模塊中包括至少兩片存儲(chǔ)介質(zhì)，所述方法包括如下步驟1)所述控制模塊從主機(jī)接收數(shù)據(jù)讀/寫命令，并獲得所述命令所指數(shù)據(jù)的扇區(qū)地址；2)同時(shí)并分別對對應(yīng)的存儲(chǔ)介質(zhì)進(jìn)行所述扇區(qū)的奇數(shù)字節(jié)和偶數(shù)字節(jié)的數(shù)據(jù)讀/寫操作，或?qū)⑺錾葏^(qū)分成前256字節(jié)和后256字節(jié)同時(shí)并分別對對應(yīng)的存儲(chǔ)介質(zhì)進(jìn)行數(shù)據(jù)讀/寫操作。
所述方法中的每一扇區(qū)的數(shù)據(jù)在塊(Block)中的偏移地址為(256+8)的倍數(shù)。
所述控制模塊通過數(shù)據(jù)線D0-D7、控制線CE、ALE、CLE、RB、RE、WE與一片存儲(chǔ)介質(zhì)連接，通過數(shù)據(jù)線D8-D15、控制線CE、ALE、CLE、RB、RE、WE與另一片存儲(chǔ)介質(zhì)連接，所述兩片存儲(chǔ)介質(zhì)共用所述控制模塊的控制線CE、ALE、CLE、RB、RE、WE。
所述存儲(chǔ)介質(zhì)可以是但不限于閃存介質(zhì)(FLASH Memory)、SDRAM、DRAM、EPPROM、鐵磁隨機(jī)存儲(chǔ)器/鐵電存貯器(FRAM)、磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)、超高密度存儲(chǔ)芯片(MILLIPEDE)。
所述通信協(xié)議包括但不限于USB協(xié)議、Zigbee協(xié)議、IEEE1394協(xié)議、藍(lán)牙協(xié)議、串行ATA協(xié)議、IDE協(xié)議、SCSI協(xié)議、HiperLAN協(xié)議、IrDA紅外協(xié)議、HomeRF協(xié)議、IEEE802.11x、IEEE802.11a、802.11b、802.11d、802.11.g、802.15、802.16、802.3協(xié)議、RS232協(xié)議、RS485協(xié)議、USB_OTG協(xié)議、UWB協(xié)議、GPIO協(xié)議、UART協(xié)議、CF協(xié)議、SM協(xié)議、MMC協(xié)議、SD協(xié)議、MS協(xié)議、MD協(xié)議、X-D協(xié)議、PCMCIA協(xié)議、GSM、GPRS、CDMA、2.5G和/或3G協(xié)議。
本發(fā)明通可同時(shí)對存儲(chǔ)介質(zhì)進(jìn)行數(shù)據(jù)存取操作，進(jìn)而大大提高數(shù)據(jù)存取速度。


圖1是本發(fā)明第一實(shí)施例的數(shù)據(jù)分配示意圖。
圖2是本發(fā)明第一實(shí)施例的寫數(shù)據(jù)流程圖。
圖3是本發(fā)明第一實(shí)施例的讀數(shù)據(jù)流程圖。
圖4是本發(fā)明另一實(shí)施例的數(shù)據(jù)分配示意圖。
圖5是本發(fā)明另一實(shí)施例的寫數(shù)據(jù)流程圖。
圖6是本發(fā)明另一實(shí)施例的讀數(shù)據(jù)流程圖。
具體實(shí)施例方式
本發(fā)明提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法適用于移動(dòng)存儲(chǔ)裝置的數(shù)據(jù)傳輸及存儲(chǔ)過程。
請參閱圖1，圖1是本發(fā)明提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法的第一實(shí)施例的數(shù)據(jù)分配示意圖，如圖1所示，移動(dòng)存儲(chǔ)裝置包括控制模塊20和存儲(chǔ)模塊30，所述控制模塊20中包括DMA、ECC單元及其它必要器件(所述器件凡業(yè)界之普通人士均可知道，不再贅述)。
所述控制模塊20的一端可與主機(jī)通過通信協(xié)議進(jìn)行數(shù)據(jù)傳輸，所述通信協(xié)議包括但不限于USB協(xié)議、Zigbee協(xié)議、IEEE1394協(xié)議、藍(lán)牙協(xié)議、串行ATA協(xié)議、IDE協(xié)議、SCSI協(xié)議、HiperLAN協(xié)議、IrDA紅外協(xié)議、HomeRF協(xié)議、IEEE802.11x、IEEE802.11a、802.11b、802.11d、802.11.g、802.15、802.16、802.3協(xié)議、RS232協(xié)議、RS485協(xié)議、USB_OTG協(xié)議、UWB協(xié)議、GPIO協(xié)議、UART協(xié)議、CF協(xié)議、SM協(xié)議、MMC協(xié)議、SD協(xié)議、MS協(xié)議、MD協(xié)議、X-D協(xié)議、PCMCIA協(xié)議、GSM、GPRS、CDMA、2.5G和/或3G協(xié)議。
所述控制模塊20的另一端與存儲(chǔ)模塊30連接，所述存儲(chǔ)模塊30可采用的存儲(chǔ)介質(zhì)可以是但不限于閃存介質(zhì)(FLASH Memory)、SDRAM、DRAM、EPPROM、鐵磁隨機(jī)存儲(chǔ)器/鐵電存貯器(FRAM)、磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)、超高密度存儲(chǔ)芯片(MILLIPEDE)。本實(shí)施例中存儲(chǔ)模塊30采用的存儲(chǔ)介質(zhì)為兩片閃存(Flash)FLASH1和FLASH2，如圖所示，邏輯扇區(qū)地址為偶數(shù)的扇區(qū)存儲(chǔ)于FLASH1，邏輯扇區(qū)地址為奇數(shù)的扇區(qū)存儲(chǔ)于FLASH2，圖中所示的FLASH1和FLASH2中的扇區(qū)地址的分配均以一個(gè)塊(B1ock)中的扇區(qū)地址分布為例，其中N指一個(gè)塊可容納的最大扇區(qū)(512字節(jié))數(shù)。所述控制模塊20通過數(shù)據(jù)線D0-D7、控制線CE1、控制線ALE、CLE、RB、RE、WE與FLASH1連接，通過數(shù)據(jù)線D8-D15、控制線CE2、控制線ALE、CLE、RB、RE、WE與FLASH2連接，也就是FLASH1與FLASH2共用所述控制模塊40的控制線ALE、CLE、RB、RE、WE。
在本實(shí)施例中從主機(jī)輸入的數(shù)據(jù)是分時(shí)進(jìn)入控制模塊20的，這種結(jié)構(gòu)的數(shù)據(jù)傳輸過程有兩種情況1)當(dāng)數(shù)據(jù)包(數(shù)據(jù)包是以1個(gè)扇區(qū)即sector為單位的)大于2個(gè)sector時(shí)，控制模塊20將等兩個(gè)sector接受完后，同時(shí)分別把相應(yīng)的sector分別送往FLASH1和FLASH2，由于兩片F(xiàn)LASH同時(shí)操作的，這樣可以讓兩片F(xiàn)LASH共用控制信號(hào)ALE，CLE，RE，WE，RB，如此可以節(jié)省控制信號(hào)。
2)當(dāng)數(shù)據(jù)包只有一個(gè)sector時(shí)，此時(shí)只能是一片F(xiàn)LASH在傳送數(shù)據(jù)，只能選中其中一片F(xiàn)LASH來操作，因此這兩片F(xiàn)LASH的片選(CE)控制信號(hào)不能共用。
請參閱圖2，圖2是第一實(shí)施例寫數(shù)據(jù)的流程。
下面對本實(shí)施例的數(shù)據(jù)寫流程予以說明首先，由步驟201開始，控制模塊20從主機(jī)接收到寫命令；然后進(jìn)入步驟203，根據(jù)寫起始扇區(qū)地址求出邏輯塊地址所述邏輯塊地址＝邏輯扇區(qū)地址/(2*邏輯塊的扇區(qū)個(gè)數(shù))；然后進(jìn)入步驟205，由邏輯對照表找到所述邏輯塊地址對應(yīng)的物理塊地址，所述邏輯對照表有兩種建法，可以使每一片F(xiàn)LASH建立自己的對照表，也可以兩片F(xiàn)LASH共用一個(gè)表，不過共用一個(gè)對照表時(shí)，如果有一片F(xiàn)LASH的某一個(gè)BLOCK壞了，則另外一片F(xiàn)LASH對應(yīng)的物理BLOCK也要標(biāo)記成壞塊；
進(jìn)入步驟206，判斷當(dāng)前需要傳輸?shù)纳葏^(qū)數(shù)目是小于1，即數(shù)據(jù)包中所含的扇區(qū)數(shù)是否小于1；若否，即數(shù)據(jù)包中所含的扇區(qū)數(shù)不小于1，也就是數(shù)據(jù)包中所含的扇區(qū)數(shù)大于或等于2時(shí)，則進(jìn)入步驟208，準(zhǔn)備兩個(gè)扇區(qū)的數(shù)據(jù)以供DMA同時(shí)傳輸?shù)絻善現(xiàn)LAH中；接著進(jìn)入步驟210，發(fā)送編程命令并把相應(yīng)的物理地址送到對應(yīng)的FLASH；然后進(jìn)入步驟212，開啟所述DMA使奇數(shù)扇區(qū)和偶數(shù)扇區(qū)同時(shí)并分別寫入FLASH1和FLASH2；然后返回步驟206，判斷數(shù)據(jù)包中所含的扇區(qū)數(shù)是否小于1；若是，即數(shù)據(jù)包中所含的扇區(qū)數(shù)小于1，則進(jìn)入步驟207，判斷當(dāng)前需要傳輸?shù)纳葏^(qū)數(shù)目是否為0，即數(shù)據(jù)包中所含的扇區(qū)數(shù)是否為0；若是，即數(shù)據(jù)包中所含的扇區(qū)數(shù)為0，則進(jìn)入步驟215結(jié)束流程；若否，即數(shù)據(jù)包中的扇區(qū)數(shù)為1，則判斷當(dāng)前要傳輸?shù)纳葏^(qū)地址的奇偶性；若當(dāng)前要傳輸?shù)纳葏^(qū)地址為奇數(shù)，則進(jìn)入步驟213，將所述扇區(qū)的數(shù)據(jù)寫入FLASH2；然后進(jìn)入步驟215結(jié)束流程。
若當(dāng)前要傳輸?shù)纳葏^(qū)地址是為偶數(shù)，則進(jìn)入步驟211，將所述扇區(qū)的數(shù)據(jù)寫入FLASH1；然后進(jìn)入步驟215結(jié)束流程。
請參閱圖3，圖3是第一實(shí)施例讀數(shù)據(jù)的流程。
下面對本實(shí)施例的讀數(shù)據(jù)的流程予以說明該流程由步驟301開始，控制模塊20從主機(jī)接收到讀數(shù)據(jù)的命令；然后進(jìn)入步驟303，根據(jù)寫起始扇區(qū)地址求出邏輯塊地址所述邏輯塊地址＝邏輯扇區(qū)地址/(2*邏輯塊的扇區(qū)個(gè)數(shù))；并由邏輯對照表找到所述邏輯塊地址對應(yīng)的物理塊地址，所述邏輯對照表有兩種建法，可以使每一片F(xiàn)LASH建立自己的對照表，也可以兩片F(xiàn)LASH共用一個(gè)表，不過共用一個(gè)對照表時(shí)，如果有一片F(xiàn)LASH的某一個(gè)BLOCK壞了，則另外一片F(xiàn)LASH對應(yīng)的物理BLOCK也要標(biāo)記成壞塊；然后進(jìn)入步驟305，判斷當(dāng)前需要傳輸?shù)纳葏^(qū)數(shù)目是否小于1；若否，即當(dāng)前需要傳輸?shù)纳葏^(qū)數(shù)目大于1，則進(jìn)入步驟306，DMA同時(shí)并分別從FLASH1和FLASH2讀出奇數(shù)扇區(qū)和偶數(shù)扇區(qū)的數(shù)據(jù)；然后返回步驟305，判斷當(dāng)前需要傳輸?shù)纳葏^(qū)數(shù)目是否小于1；
若是，即當(dāng)前需要傳輸?shù)纳葏^(qū)數(shù)目小于1，則進(jìn)入步驟307判斷當(dāng)前要傳輸?shù)纳葏^(qū)數(shù)目是否為0；若是，即當(dāng)前需要傳輸?shù)纳葏^(qū)數(shù)為0，則進(jìn)入步驟311結(jié)束流程；若否，即當(dāng)前需要傳輸?shù)纳葏^(qū)數(shù)不為0(即為1)，則進(jìn)入步驟308，判斷當(dāng)前要傳輸?shù)纳葏^(qū)地址的奇偶性；若當(dāng)前要傳輸?shù)纳葏^(qū)地址為奇數(shù)，則進(jìn)入步驟310，從FLASH2讀取所述扇區(qū)的數(shù)據(jù)；然后進(jìn)入步驟311結(jié)束流程。
若當(dāng)前要傳輸?shù)纳葏^(qū)地址是為偶數(shù)，則進(jìn)入步驟309，從FLASH1讀取所述扇區(qū)的數(shù)據(jù)；然后進(jìn)入步驟311結(jié)束流程。
請參閱圖4，圖4是本發(fā)明另一實(shí)施例的數(shù)據(jù)分配示意圖。
如圖4所示，移動(dòng)存儲(chǔ)裝置包括控制模塊40和存儲(chǔ)模塊50，所述控制模塊40中包括DMA、ECC單元及其它必要器件(所述器件凡業(yè)界之普通人士均可知道，不再贅述)。
所述控制模塊40的一端可與主機(jī)通過通信協(xié)議進(jìn)行數(shù)據(jù)傳輸，所述通信協(xié)議包括但不限于USB協(xié)議、Zigbee協(xié)議、IEEE1394協(xié)議、藍(lán)牙協(xié)議、串行ATA協(xié)議、IDE協(xié)議、SCSI協(xié)議、HiperLAN協(xié)議、IrDA紅外協(xié)議、HomeRF協(xié)議、IEEE802.11x、IEEE802.11a、802.11b、802.11d、802.11.g、802.15、802.16、802.3協(xié)議、RS232協(xié)議、RS485協(xié)議、USB_OTG協(xié)議、UWB協(xié)議、GPIO協(xié)議、UART協(xié)議、CF協(xié)議、SM協(xié)議、MMC協(xié)議、SD協(xié)議、MS協(xié)議、MD協(xié)議、X-D協(xié)議、PCMCIA協(xié)議、GSM、GPRS、CDMA、2.5G和/或3G協(xié)議。
所述控制模塊40的另一端與存儲(chǔ)模塊50連接，所述存儲(chǔ)模塊50可采用的存儲(chǔ)介質(zhì)可以是但不限于閃存介質(zhì)(FLASH Memory)、SDRAM、DRAM、EPPROM、鐵磁隨機(jī)存儲(chǔ)器/鐵電存貯器(FRAM)、磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)、超高密度存儲(chǔ)芯片(MILLIPEDE)。
本實(shí)施例中存儲(chǔ)模塊50采用的存儲(chǔ)介質(zhì)為兩片閃存(Flash)FLASH1和FLASH2，所述控制模塊40通過數(shù)據(jù)線D0-D7、控制線CE、ALE、CLE、RB、RE、WE與FLASH1連接，通過數(shù)據(jù)線D8-D15、控制線CE、ALE、CLE、RB、RE、WE與FLASH2連接，也就是FLASH1與FLASH2共用所述控制模塊40的控制線CE、ALE、CLE、RB、RE、WE。
在本實(shí)施例中，由于一個(gè)扇區(qū)的數(shù)據(jù)是分開存在兩片F(xiàn)LASH中，因此當(dāng)一個(gè)扇區(qū)的數(shù)據(jù)包到達(dá)時(shí)，就可以往兩片F(xiàn)LASH里送，這樣不存在某一時(shí)刻操作一片F(xiàn)LASH的情況。因此FLASH的所有控制信號(hào)可以完全共用。在把512字節(jié)的數(shù)據(jù)分成各256送往兩片F(xiàn)LASH時(shí)，可以有兩種分法1)將512字節(jié)分成前256字節(jié)和后256字節(jié)分別送往兩片F(xiàn)LASH。2)將512字節(jié)分成奇數(shù)字節(jié)和偶數(shù)字節(jié)分別送往兩片F(xiàn)LASH。由于一個(gè)扇區(qū)的數(shù)據(jù)拆成兩半，因此其在塊(BLOCK)里的偏移地址變成原來的一半，即每一個(gè)扇區(qū)的數(shù)據(jù)在BLOCK里的偏移是(256+8)的倍數(shù)，如圖所示，其中FLASH1和FLASH2中的扇區(qū)地址的分配均以一個(gè)塊(Block)中的扇區(qū)地址分布為例，其中N指一個(gè)塊可容納的最大扇區(qū)(512字節(jié))數(shù)。該數(shù)據(jù)分配方法使得傳輸速度不會(huì)因?yàn)閭鬏敂?shù)據(jù)包為一個(gè)扇區(qū)時(shí)不能同時(shí)往FLASH里傳送而受影響。
請參閱圖5，寫流程由步驟501從主機(jī)接收到寫命令開始；然后進(jìn)入步驟503，根據(jù)寫起始扇區(qū)地址求出邏輯塊地址所述邏輯塊地址＝邏輯扇區(qū)地址/(2*邏輯塊的扇區(qū)個(gè)數(shù))；并由邏輯對照表找到所述邏輯塊地址對應(yīng)的物理塊地址，所述邏輯對照表有兩種建法，可以使每一片F(xiàn)LASH建立自己的對照表，也可以兩片F(xiàn)LASH共用一個(gè)表，不過共用一個(gè)對照表時(shí)，如果有一片F(xiàn)LASH的某一個(gè)BLOCK壞了，則另外一片F(xiàn)LASH對應(yīng)的物理BLOCK也要標(biāo)記成壞塊；然后進(jìn)入步驟505，判斷當(dāng)前需要傳輸?shù)纳葏^(qū)數(shù)目是否為0；若為零，則進(jìn)入步驟511結(jié)束流程。
若當(dāng)前需要傳輸?shù)纳葏^(qū)數(shù)目不為0，則進(jìn)入步驟507， 準(zhǔn)備一個(gè)扇區(qū)的數(shù)據(jù)以供DMA同時(shí)傳輸?shù)絻善現(xiàn)LASH中；然后進(jìn)入步驟509，開啟DMA將當(dāng)前扇區(qū)的奇數(shù)字節(jié)和偶數(shù)字節(jié)的數(shù)據(jù)同時(shí)并分別寫入FLASH1和FLASH2中；或者，將當(dāng)前扇區(qū)的512字節(jié)分成前256字節(jié)和后256字節(jié)分別送往FLASH1和FLASH2；然后返回步驟505，判斷當(dāng)前需要傳輸?shù)纳葏^(qū)數(shù)目是否為0。
請參閱圖6，讀數(shù)據(jù)流程由步驟601從主機(jī)接收到讀命令開始；然后進(jìn)入步驟603，根據(jù)寫起始扇區(qū)地址求出邏輯塊地址所述邏輯塊地址＝邏輯扇區(qū)地址/(2*邏輯塊的扇區(qū)個(gè)數(shù))；
并由邏輯對照表找到所述邏輯塊地址對應(yīng)的物理塊地址，所述邏輯對照表有兩種建法，可以使每一片F(xiàn)LASH建立自己的對照表，也可以兩片F(xiàn)LASH共用一個(gè)表，不過共用一個(gè)對照表時(shí)，如果有一片F(xiàn)LASH的某一個(gè)BLOCK壞了，則另外一片F(xiàn)LASH對應(yīng)的物理BLOCK也要標(biāo)記成壞塊；然后進(jìn)入步驟605，判斷當(dāng)前需要傳輸?shù)纳葏^(qū)數(shù)目是否為0；若為零，則進(jìn)入步驟611結(jié)束流程。
若當(dāng)前需要傳輸?shù)纳葏^(qū)數(shù)目不為0，則進(jìn)入步驟607，準(zhǔn)備一個(gè)扇區(qū)的數(shù)據(jù)以供DMA從兩片F(xiàn)LASH上讀??；然后進(jìn)入步驟609，開啟DMA同時(shí)并分別從FLASH1和FLASH2中讀出當(dāng)前扇區(qū)的奇數(shù)字節(jié)和偶數(shù)字節(jié)的數(shù)據(jù)；或者，分別從FLASH1和FLASH2讀取當(dāng)前扇區(qū)的前256字節(jié)和后256；然后返回步驟605，判斷當(dāng)前需要傳輸?shù)纳葏^(qū)數(shù)目是否為0。
以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以作出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法，所述方法用于提高主機(jī)對移動(dòng)存儲(chǔ)裝置的數(shù)據(jù)存取速度，所述移動(dòng)存儲(chǔ)裝置包括可通過通信協(xié)議與主機(jī)進(jìn)行數(shù)據(jù)傳輸?shù)目刂颇K，用來存儲(chǔ)數(shù)據(jù)的存儲(chǔ)模塊，所述存儲(chǔ)模塊中包括至少兩片存儲(chǔ)介質(zhì)，所述方法包括如下步驟1)使所述控制模塊從主機(jī)接收數(shù)據(jù)讀/寫命令，并獲得所述命令所指數(shù)據(jù)的扇區(qū)地址；2)若當(dāng)前需要傳輸?shù)纳葏^(qū)數(shù)目大于1，則同時(shí)并分別對對應(yīng)的存儲(chǔ)介質(zhì)進(jìn)行奇數(shù)扇區(qū)和偶數(shù)扇區(qū)的數(shù)據(jù)讀/寫操作；3)若所述扇區(qū)數(shù)目為1，則根據(jù)所述扇區(qū)地址的奇偶性選擇對應(yīng)的存儲(chǔ)介質(zhì)進(jìn)行數(shù)據(jù)讀/寫操作。
2.根據(jù)權(quán)利要求1所述的提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法，其特征在于所述方法進(jìn)一步包括根據(jù)所述扇區(qū)地址計(jì)算對應(yīng)的邏輯塊地址，并由邏輯對照表得到對應(yīng)的物理塊地址。
3.根據(jù)權(quán)利要求2所述的提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法，其特征在于所述方法進(jìn)一步包括將所述物理塊地址送入所述對應(yīng)的存儲(chǔ)介質(zhì)進(jìn)行數(shù)據(jù)讀/寫操作。
4.根據(jù)權(quán)利要求2所述的提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法，其特征在于所述兩片存儲(chǔ)介質(zhì)可共用一個(gè)邏輯對照表，也可使用各自的邏輯對照表。
5.根據(jù)權(quán)利要求1所述的提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法，其特征在于所述控制模塊通過數(shù)據(jù)線D0-D7、控制線CE1、控制線ALE、CLE、RB、RE、WE與一片存儲(chǔ)介質(zhì)連接，通過數(shù)據(jù)線D8-D15、控制線CE2、控制線ALE、CLE、RB、RE、WE與另一片存儲(chǔ)介質(zhì)連接，所述兩片存儲(chǔ)介質(zhì)共用所述控制模塊的控制線ALE、CLE、RB、RE、WE。
6.根據(jù)權(quán)利要求1所述的提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法，其特征在于所述存儲(chǔ)介質(zhì)可以是但不限于閃存介質(zhì)(FLASH Memory)、SDRAM、DRAM、EPPROM、鐵磁隨機(jī)存儲(chǔ)器/鐵電存貯器(FRAM)、磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)、超高密度存儲(chǔ)芯片(MILLIPEDE)。
7.根據(jù)權(quán)利要求1所述的提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法，其特征在于所述通信協(xié)議包括但不限于USB協(xié)議、Zigbee協(xié)議、IEEE1394協(xié)議、藍(lán)牙協(xié)議、串行ATA協(xié)議、IDE協(xié)議、SCSI協(xié)議、HiperLAN協(xié)議、IrDA紅外協(xié)議、HomeRF協(xié)議、IEEE802.11x、IEEE802.11a、802.11b、802.11d、802.11.g、802.15、802.16、802.3協(xié)議、RS232協(xié)議、RS485協(xié)議、USB_OTG協(xié)議、UWB協(xié)議、GPIO協(xié)議、UART協(xié)議、CF協(xié)議、SM協(xié)議、MMC協(xié)議、SD協(xié)議、MS協(xié)議、MD協(xié)議、X-D協(xié)議、PCMCIA協(xié)議、GSM、GPRS、CDMA、2.5G和/或3G協(xié)議。
8.一種提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法，所述方法用于提高主機(jī)對移動(dòng)存儲(chǔ)裝置的數(shù)據(jù)存取速度，所述移動(dòng)存儲(chǔ)裝置包括可通過通信協(xié)議與主機(jī)進(jìn)行數(shù)據(jù)傳輸?shù)目刂颇K，用來存儲(chǔ)數(shù)據(jù)的存儲(chǔ)模塊，所述存儲(chǔ)模塊中包括至少兩片存儲(chǔ)介質(zhì)，所述方法包括如下步驟1)所述控制模塊從主機(jī)接收數(shù)據(jù)讀/寫命令，并獲得所述命令所指數(shù)據(jù)的扇區(qū)地址；2)同時(shí)并分別對對應(yīng)的存儲(chǔ)介質(zhì)進(jìn)行所述扇區(qū)的奇數(shù)字節(jié)和偶數(shù)字節(jié)的數(shù)據(jù)讀/寫操作，或?qū)⑺錾葏^(qū)分成前256字節(jié)和后256字節(jié)同時(shí)并分別對對應(yīng)的存儲(chǔ)介質(zhì)進(jìn)行數(shù)據(jù)讀/寫操作。
9.根據(jù)權(quán)利要求8所述的提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法，其特征在于每一扇區(qū)的數(shù)據(jù)在塊(Block)中的偏移地址為(256+8)的倍數(shù)。
10.根據(jù)權(quán)利要求8所述的提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法，其特征在于所述控制模塊通過數(shù)據(jù)線D0-D7、控制線CE、ALE、CLE、RB、RE、WE與一片存儲(chǔ)介質(zhì)連接，通過數(shù)據(jù)線D8-D15、控制線CE、ALE、CLE、RB、RE、WE與另一片存儲(chǔ)介質(zhì)連接，所述兩片存儲(chǔ)介質(zhì)共用所述控制模塊的控制線CE、ALE、CLE、RB、RE、WE。
11.根據(jù)權(quán)利要求8所述的提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法，其特征在于所述存儲(chǔ)介質(zhì)可以是但不限于閃存介質(zhì)(FLASH Memory)、SDRAM、DRAM、EPPROM、鐵磁隨機(jī)存儲(chǔ)器/鐵電存貯器(FRAM)、磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)、超高密度存儲(chǔ)芯片(MILLIPEDE)。
12.根據(jù)權(quán)利要求8所述的提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法，其特征在于所述通信協(xié)議包括但不限于USB協(xié)議、Zigbee協(xié)議、IEEE1394協(xié)議、藍(lán)牙協(xié)議、串行ATA協(xié)議、IDE協(xié)議、SCSI協(xié)議、HiperLAN協(xié)議、IrDA紅外協(xié)議、HomeRF協(xié)議、IEEE802.11x、IEEE802.11a、802.11b、802.11d、802.11.g、802.15、802.16、802.3協(xié)議、RS232協(xié)議、RS485協(xié)議、USB_OTG協(xié)議、UWB協(xié)議、GPIO協(xié)議、UART協(xié)議、CF協(xié)議、SM協(xié)議、MMC協(xié)議、SD協(xié)議、MS協(xié)議、MD協(xié)議、X-D協(xié)議、PCMCIA協(xié)議、GSM、GPRS、CDMA、2.5G和/或3G協(xié)議。
全文摘要
一種提高數(shù)據(jù)存取速度的數(shù)據(jù)分配方法，所述方法用于提高主機(jī)對移動(dòng)存儲(chǔ)裝置的數(shù)據(jù)存取速度，所述移動(dòng)存儲(chǔ)裝置包括可通過通信協(xié)議與主機(jī)進(jìn)行數(shù)據(jù)傳輸?shù)目刂颇K，用來存儲(chǔ)數(shù)據(jù)的存儲(chǔ)模塊，所述存儲(chǔ)模塊中包括至少兩片存儲(chǔ)介質(zhì)，所述方法包括如下步驟1)使所述控制模塊從主機(jī)接收數(shù)據(jù)讀/寫命令，并獲得所述命令所指數(shù)據(jù)的扇區(qū)地址；2)若當(dāng)前需要傳輸?shù)纳葏^(qū)數(shù)目大于1，則同時(shí)并分別對對應(yīng)的存儲(chǔ)介質(zhì)進(jìn)行奇數(shù)扇區(qū)和偶數(shù)扇區(qū)的數(shù)據(jù)讀/寫操作；3)若所述扇區(qū)數(shù)目為1，則根據(jù)所述扇區(qū)地址的奇偶性選擇對應(yīng)的存儲(chǔ)介質(zhì)進(jìn)行數(shù)據(jù)讀/寫操作。
文檔編號(hào)G06F3/06GK1704889SQ20041002745
公開日2005年12月7日 申請日期2004年5月31日 優(yōu)先權(quán)日2004年5月31日
發(fā)明者符運(yùn)河, 黃文勝, 成曉華 申請人:深圳市朗科科技有限公司