專利名稱：數(shù)據(jù)處理芯片及其存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)據(jù)處理芯片，特別是涉及一種具有數(shù)據(jù)處理功能的存儲(chǔ)芯片及使用該芯片的移動(dòng)存儲(chǔ)裝置。
背景技術(shù)：
半導(dǎo)體存儲(chǔ)技術(shù)的不斷發(fā)展，為數(shù)據(jù)移動(dòng)存儲(chǔ)領(lǐng)域開辟了新的空間。因半導(dǎo)體存儲(chǔ)產(chǎn)品體積小、容量大、高速存取、攜帶方便、不易損壞等優(yōu)點(diǎn)得到了越來越普及的應(yīng)用。尤其是以快閃存儲(chǔ)器(Flash Memory)為存儲(chǔ)介質(zhì)的快閃存儲(chǔ)裝置，也稱閃存盤，更已成為新一代個(gè)人數(shù)據(jù)的移動(dòng)存儲(chǔ)產(chǎn)品。
現(xiàn)有的移動(dòng)存儲(chǔ)裝置的主要部件包括如快閃存儲(chǔ)器(Flash Memory)的存儲(chǔ)芯片、控制器芯片及接口電路等3個(gè)部分組成構(gòu)成，其中存儲(chǔ)芯片用于數(shù)據(jù)的存儲(chǔ)；控制器芯片用于控制整個(gè)移動(dòng)存儲(chǔ)裝置內(nèi)的全部器件，通過對(duì)接口電路和存儲(chǔ)芯片的數(shù)據(jù)操作，實(shí)現(xiàn)移動(dòng)存儲(chǔ)裝置的數(shù)據(jù)存取；而接口電路提供該移動(dòng)存儲(chǔ)裝置與外部數(shù)據(jù)處理主機(jī)建立數(shù)據(jù)連接，進(jìn)行數(shù)據(jù)交換。
然而，現(xiàn)有的移動(dòng)存儲(chǔ)裝置的存儲(chǔ)芯片與控制器芯片是兩個(gè)獨(dú)立的芯片，有其諸多不足之處。
其一，存儲(chǔ)芯片與控制器芯片分別安裝在印刷電路板上，存儲(chǔ)芯片與控制器芯片之間的數(shù)據(jù)及電連接是通過印刷電路板上的線路實(shí)現(xiàn)，數(shù)據(jù)傳輸?shù)姆€(wěn)定性及可靠必較難得到保證。
其二，將存儲(chǔ)芯片與控制器芯片獨(dú)立封裝制得的移動(dòng)存儲(chǔ)裝置，其內(nèi)部元件數(shù)量的增加，使得整個(gè)移動(dòng)存儲(chǔ)裝置體積較難降低，與移動(dòng)存儲(chǔ)裝置便攜的要求不相一致，同時(shí)增加了系統(tǒng)電路計(jì)設(shè)的復(fù)雜性及SMT工藝的難度。
其三，分離設(shè)計(jì)對(duì)于整個(gè)裝置的數(shù)據(jù)保存是不安全的，雖然，現(xiàn)有的移動(dòng)存儲(chǔ)裝置可以通過在控制器的固化軟件中設(shè)定用戶認(rèn)證信息等加密方式增加數(shù)據(jù)加密措施，但該種方法對(duì)于更換移動(dòng)存儲(chǔ)裝置的控制芯片讀取存儲(chǔ)芯片中的數(shù)據(jù)的方式，控制芯片中的固化軟件設(shè)定的保密程序?qū)ΡＷo(hù)存儲(chǔ)介質(zhì)中的數(shù)據(jù)顯然是無能為力的，因而對(duì)于采用各自分離、單獨(dú)的存儲(chǔ)芯片與控制器芯片構(gòu)成的移動(dòng)存儲(chǔ)裝置，采用加密方式對(duì)于數(shù)據(jù)的存儲(chǔ)仍是存在不安全的隱患。
其四，現(xiàn)行的移動(dòng)存儲(chǔ)裝置大多所采用的快閃存儲(chǔ)芯片，其與控制芯片之間采用串行方式進(jìn)行數(shù)據(jù)連接，使得控制芯片發(fā)送到閃存芯片的控制命令、地址及數(shù)據(jù)分批的從快閃存儲(chǔ)芯片的輸入輸出接口進(jìn)入，再由閃存芯片內(nèi)部進(jìn)行處理，因而降低了數(shù)據(jù)處理的速度。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種具有數(shù)據(jù)存儲(chǔ)安全且具有數(shù)據(jù)處理功能的存儲(chǔ)芯片。
為此，本發(fā)明解決技術(shù)問題的技術(shù)方案是提供的一種數(shù)據(jù)處理芯片，包括微處理器，作為整個(gè)芯片的控制器，主要控制數(shù)據(jù)的存取、傳輸和參數(shù)的設(shè)置；DMA控制器，接受微處理器的控制，對(duì)數(shù)據(jù)執(zhí)行快速傳輸；數(shù)據(jù)存儲(chǔ)單元，用于數(shù)據(jù)的存儲(chǔ)。
所述數(shù)據(jù)處理芯片還包括存儲(chǔ)介質(zhì)總線接口單元，所述存儲(chǔ)介質(zhì)總線接口單元連接數(shù)據(jù)存儲(chǔ)單元和存儲(chǔ)介質(zhì)控制器。
在此基礎(chǔ)上，本發(fā)明解決的另一技術(shù)問題在于提供一種具有數(shù)據(jù)存儲(chǔ)安全、制造簡(jiǎn)單的移動(dòng)存儲(chǔ)裝置。包括至少一數(shù)據(jù)處理芯片，用于控制與主機(jī)系統(tǒng)與所述移動(dòng)存儲(chǔ)裝置之間的數(shù)據(jù)交換；和外部總線接口，用于連接所述數(shù)據(jù)處理芯片和所述主機(jī)系統(tǒng)與現(xiàn)有技術(shù)相比，本發(fā)明提供的數(shù)據(jù)處理芯片同時(shí)具有數(shù)據(jù)處理能力與存儲(chǔ)能力，還可以實(shí)現(xiàn)對(duì)數(shù)據(jù)操作指令的并行輸入，提高了數(shù)據(jù)輸入輸出的速度，且通過其內(nèi)設(shè)置的DMA控制器，實(shí)現(xiàn)數(shù)據(jù)的DMA傳輸，更進(jìn)一步的提高了數(shù)據(jù)傳輸?shù)乃俣取?br> 與現(xiàn)有技術(shù)相比，本發(fā)明提供的移動(dòng)存儲(chǔ)裝置采用控制芯片與存儲(chǔ)芯片集成在一起的數(shù)據(jù)處理芯片，增加了數(shù)據(jù)傳輸?shù)目煽啃耘c穩(wěn)定性，以及數(shù)據(jù)存儲(chǔ)的安全，此外，移動(dòng)存儲(chǔ)裝置采用單一芯片，簡(jiǎn)化外部的硬件電路設(shè)計(jì)，同時(shí)大大降低整個(gè)移動(dòng)存儲(chǔ)裝置的體積。


圖1是本發(fā)明實(shí)現(xiàn)的數(shù)據(jù)處理芯片的原理方框圖；圖2是利用圖1所示的數(shù)據(jù)處理芯片制成的移動(dòng)存儲(chǔ)裝置原理方框圖；圖3是移動(dòng)存儲(chǔ)裝置與外部主機(jī)系統(tǒng)連接的系統(tǒng)主要部件的示意圖。
具體實(shí)施例方式
以下以具體實(shí)施的方式說明本發(fā)明實(shí)現(xiàn)的數(shù)據(jù)處理芯片及移動(dòng)存儲(chǔ)裝置，結(jié)合附圖及說明可以得到更好的理解。
請(qǐng)參閱圖1，是本發(fā)明數(shù)據(jù)處理芯片20的原理方框圖，為了更好的實(shí)現(xiàn)對(duì)本發(fā)明數(shù)據(jù)處理芯片20的理解，現(xiàn)從原理上對(duì)數(shù)據(jù)處理芯片20劃分模塊，包括微處理器(MCU)21、通過總線與微處理器相連接的DMA控制器22、寄存器組23、在線ECC模塊24、內(nèi)部存儲(chǔ)單元25、協(xié)議實(shí)現(xiàn)控制器31，該數(shù)據(jù)處理芯片還包括存儲(chǔ)介質(zhì)控制器30、存儲(chǔ)介質(zhì)總線接口單元26和與其連接的數(shù)據(jù)存儲(chǔ)單元28，所述存儲(chǔ)介質(zhì)控制器30分別與微處理器21和DMA控制器22連接。所述微處理器21作為本發(fā)明數(shù)據(jù)處理芯片的核心，接收和執(zhí)行外部指令，控制和協(xié)調(diào)其它各單元操作。
所述的協(xié)議實(shí)現(xiàn)控制器31可以是USB協(xié)議實(shí)現(xiàn)控制器、IEEE1394協(xié)議實(shí)現(xiàn)控制器、藍(lán)牙協(xié)議實(shí)現(xiàn)控制器、紅外線協(xié)議實(shí)現(xiàn)控制器、PCMCIA協(xié)議實(shí)現(xiàn)控制器、UWB協(xié)議實(shí)現(xiàn)控制器、Zigbee協(xié)議實(shí)現(xiàn)控制器和/或局域網(wǎng)無線協(xié)議實(shí)現(xiàn)控制器；所述協(xié)議實(shí)現(xiàn)控制器31可以是單獨(dú)存在，也可與微處理器21合二為一，或可直接通過微處理器21實(shí)現(xiàn)。
在本發(fā)明的數(shù)據(jù)處理芯片20中，所述微處理器21連接有一內(nèi)部存儲(chǔ)模塊25，其中內(nèi)部存儲(chǔ)模塊25包括ROM 251和RAM 252這兩個(gè)部分，其中ROM 251主要存儲(chǔ)提供微處理器21運(yùn)行的、控制整個(gè)芯片操作的系統(tǒng)程序和/或應(yīng)用程序，而RAM 252則作為應(yīng)用程序運(yùn)行的緩存，所述的RAM可以選用但不限于SRAM、DRAM、SDRAM、EEPROM、MRAM、FRAM等介質(zhì)。
所述微處理器21通過總線292與其它各單元建立數(shù)據(jù)連接，對(duì)數(shù)據(jù)處理芯片20中其它各單元的參數(shù)進(jìn)行配置，包括對(duì)DMA控制器22、寄存器23、在線ECC模塊24、以及通過存儲(chǔ)介質(zhì)控制器30和存儲(chǔ)介質(zhì)總線接口26實(shí)現(xiàn)對(duì)數(shù)據(jù)存儲(chǔ)單元28在內(nèi)的其它各單元的控制，以及根據(jù)指令的要求實(shí)現(xiàn)數(shù)據(jù)操作。
所述DMA控制器22連接并受微處理器21控制，通過接受微處理器21指令實(shí)現(xiàn)對(duì)數(shù)據(jù)存儲(chǔ)單元28的數(shù)據(jù)快速存儲(chǔ)，DMA控制器22進(jìn)行數(shù)據(jù)傳輸是主要通過調(diào)用相關(guān)的寄存器的參數(shù)建立DMA數(shù)據(jù)傳輸通道，完成不同DMA傳輸類型的數(shù)據(jù)快速傳輸功能。在DMA控制器22輔助存儲(chǔ)下，微處理器21對(duì)數(shù)據(jù)存儲(chǔ)單元28的數(shù)據(jù)存儲(chǔ)的速度有極大的提高。
所述DMA控制器22調(diào)用的相關(guān)參數(shù)的寄存器包括DMA控制寄存器、RAM地址寄存器、數(shù)據(jù)存儲(chǔ)單元計(jì)數(shù)寄存器、數(shù)據(jù)存儲(chǔ)單元地址寄存器、數(shù)據(jù)存儲(chǔ)單元命令寄存器等的默認(rèn)參數(shù)值來完成不同類型的DMA數(shù)據(jù)傳輸。所述相關(guān)寄存器均設(shè)置于寄存器組23中，除前述相關(guān)寄存器之外，寄存器組23進(jìn)一步包括處理器控制寄存器、處理器狀態(tài)寄存器、處理器地址寄存器、DMA狀態(tài)寄存器、DMA計(jì)數(shù)寄存器、外部總線接口單元控制寄存器、外部總線接口單元狀態(tài)寄存器、外部總線接口單元計(jì)數(shù)寄存器、ECC控制寄存器、ECC狀態(tài)寄存器等。
所述的DMA數(shù)據(jù)傳輸類型包括但不限于在外部數(shù)據(jù)和數(shù)據(jù)存儲(chǔ)單元28之間實(shí)現(xiàn)數(shù)據(jù)傳輸、外部數(shù)據(jù)和RAM 252之間實(shí)現(xiàn)數(shù)據(jù)傳輸、RAM252和數(shù)據(jù)存儲(chǔ)單元28之間實(shí)現(xiàn)數(shù)據(jù)傳輸，以及對(duì)數(shù)據(jù)存儲(chǔ)單元28的數(shù)據(jù)擦除，有關(guān)DMA數(shù)據(jù)傳輸技術(shù)的詳細(xì)介紹可見于中國(guó)專利申請(qǐng)03140023.X文件中。
所述在線ECC模塊24主要提供對(duì)輸入輸出數(shù)據(jù)存儲(chǔ)單元28的數(shù)據(jù)進(jìn)行編碼解碼，當(dāng)微處理器21或DMA控制器22根據(jù)外部指令(主機(jī)系統(tǒng)或上位機(jī)送達(dá))將數(shù)據(jù)寫入至數(shù)據(jù)存儲(chǔ)單元28時(shí)，在線ECC模塊24將編碼ECC代碼，而當(dāng)從數(shù)據(jù)存儲(chǔ)單元28讀取數(shù)據(jù)時(shí)，在線ECC模塊24則將ECC代碼解碼，若產(chǎn)生ECC校驗(yàn)錯(cuò)誤，在線ECC模塊則進(jìn)行在線糾正。在線ECC模塊采用漢明碼(Hamming Code)或RS碼在線編解碼，完成對(duì)數(shù)據(jù)的一位糾錯(cuò)、兩位檢錯(cuò)功能，這種糾一檢二的方式可以校正數(shù)據(jù)的單位錯(cuò)誤，存儲(chǔ)器不因單錯(cuò)而中斷工作，故其平均無故障時(shí)間(MTBF)增大，在確保數(shù)據(jù)傳輸?shù)恼_性和可靠性同時(shí)，提高了數(shù)據(jù)傳輸?shù)乃俣取?br> 所述在線ECC模塊進(jìn)行在線糾錯(cuò)主要通過設(shè)置ECC控制寄存器的主要參數(shù)ECC_EN實(shí)現(xiàn)，其默認(rèn)值為1，ECC在線檢測(cè)功能開啟，對(duì)DMA數(shù)據(jù)傳輸過程進(jìn)行在線檢測(cè)，當(dāng)微處理器21將ECC_EN參數(shù)值設(shè)置為零時(shí)，ECC電路24將停止檢測(cè)。
所述存儲(chǔ)介質(zhì)控制器30是用來控制外部存儲(chǔ)介質(zhì)的讀寫時(shí)序，可以但不限于閃存介質(zhì)控制器、SDRAM介質(zhì)控制器、DRAM介質(zhì)控制器、EPPROM介質(zhì)控制器、SRAM介質(zhì)控制器、FRAM介質(zhì)控制器、MRAM介質(zhì)控制器、MILLIPEDE介質(zhì)控制器等，所述存儲(chǔ)介質(zhì)控制器30可以是單獨(dú)存在，也可與微處理器21合二為一，或可直接通過微處理器21實(shí)現(xiàn)。
所述數(shù)據(jù)存儲(chǔ)單元28是數(shù)據(jù)存儲(chǔ)的主要的空間，該數(shù)據(jù)存儲(chǔ)單元28通過存儲(chǔ)介質(zhì)總線接口單元26與存儲(chǔ)介質(zhì)控制器30連接，數(shù)據(jù)存儲(chǔ)單元28主要包括控制譯碼器282、地址寄存器284，地址譯碼器286、數(shù)據(jù)緩沖器287及存儲(chǔ)介質(zhì)陣列288。所述控制譯碼器282經(jīng)控制線293連接存儲(chǔ)總線接口單元26，接收來自微處理器21的操作命令，并進(jìn)行編譯；所述地址寄存器284經(jīng)地址線295連接存儲(chǔ)總線接口單元26，接收來自微處理器21的數(shù)據(jù)操作的地址，再經(jīng)地址譯碼器286進(jìn)行譯碼；數(shù)據(jù)緩沖器287經(jīng)數(shù)據(jù)線297連接存儲(chǔ)總線接口單元26，接收來自總線的數(shù)據(jù)，對(duì)寫入存儲(chǔ)介質(zhì)陣列288和從存儲(chǔ)介質(zhì)陣列288的數(shù)據(jù)進(jìn)行暫存。
所述存儲(chǔ)介質(zhì)總線接口單元26是連接所述數(shù)據(jù)存儲(chǔ)單元與存儲(chǔ)介質(zhì)控制器30的通道，所述存儲(chǔ)介質(zhì)總線接口單元26的接口類型可是串行接口、并行接口、USB接口、IEEE1394接口、I2C接口、SPI接口等。
所述存儲(chǔ)介質(zhì)陣列288是數(shù)據(jù)處理芯片20實(shí)際的存儲(chǔ)空間，在本發(fā)明的數(shù)據(jù)處理芯片中存儲(chǔ)介質(zhì)采用閃存介質(zhì)(Flash Memory)，其它可利用的存儲(chǔ)介質(zhì)包括但不限于SDRAM、DRAM、EPPROM、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、鐵磁隨機(jī)存儲(chǔ)器/鐵電存貯器(FRAM)、磁阻式隨機(jī)存取存儲(chǔ)器(MRAM)、超高密度存儲(chǔ)芯片(MILLIPEDE)等。
在本發(fā)明的數(shù)據(jù)處理芯片20中包括微處理器21及DMA控制器22，因而本發(fā)明的數(shù)據(jù)處理芯片的數(shù)據(jù)傳輸有兩種工作模式，微處理器模式和DMA傳輸模式，其默認(rèn)模式是微處理器模式，在此模式下，所需的數(shù)據(jù)和地址總線均由微處理器21直接控制，實(shí)現(xiàn)對(duì)數(shù)據(jù)存儲(chǔ)單元28的數(shù)據(jù)操作。在DMA傳輸模式，所需的數(shù)據(jù)和地址總線均由受DMA控制器22控制，實(shí)現(xiàn)DMA控制器22與數(shù)據(jù)存儲(chǔ)單元28的數(shù)據(jù)直接傳輸。
所述兩種工作模式的切換是通過微處理器21設(shè)置DMA控制寄存器的相應(yīng)的參數(shù)來實(shí)現(xiàn)，該相應(yīng)的參數(shù)主要包括DMA_EN、DMA_DONE、DMA_TYPE、USB_EPT、USE_DEFAULT，其功能和設(shè)置詳細(xì)描述分別如下參數(shù)DMA EN主要用于切換操作模式，其默認(rèn)值為0，即本發(fā)明數(shù)據(jù)處理芯片20默認(rèn)的操作模式，即處理器模式，由微處理器21對(duì)該數(shù)據(jù)處理芯片1的全部數(shù)據(jù)線和地址線進(jìn)行控制，對(duì)數(shù)據(jù)進(jìn)行操作；當(dāng)其參數(shù)值設(shè)置為1時(shí)，則切換到DMA模式，即由DMA控制器22對(duì)該數(shù)據(jù)處理芯片1的數(shù)據(jù)線和地址線進(jìn)行控制，在數(shù)據(jù)完成DMA傳輸后，所述DMA控制器22將該參數(shù)值再次設(shè)置為0，使得數(shù)據(jù)處理芯片處于處理器模式下。
參數(shù)DMA_DONE主要用于產(chǎn)生微處理器21輸入端口的中斷信號(hào)，其默認(rèn)值為1。所述微處理器21在設(shè)置DMA_EN參數(shù)為1時(shí)將其清0，使所述微處理器21不產(chǎn)生中斷信號(hào)輸入，在DMA控制器22完成DMA數(shù)據(jù)傳輸后，將其設(shè)置為1，即產(chǎn)生中斷信號(hào)通知微處理器21，數(shù)據(jù)已經(jīng)完成DMA傳輸。
參數(shù)USB_EPT主要用于指示數(shù)據(jù)處理芯片20實(shí)現(xiàn)DMA傳輸，其參數(shù)值為0時(shí)，表示數(shù)據(jù)從外部輸入，當(dāng)其參數(shù)值為1時(shí)，則表示數(shù)據(jù)向外部輸出。
參數(shù)USE_DEFAULT的參數(shù)值從0變?yōu)?時(shí)，與數(shù)據(jù)DMA傳輸相關(guān)的寄存器獲得默認(rèn)值，對(duì)DMA傳輸?shù)牡刂?、?shù)據(jù)大小進(jìn)行初始化設(shè)置。
參數(shù)DMA_TYPE主要用于定義DMA數(shù)據(jù)傳輸類型，其數(shù)據(jù)傳輸類型可以為多種類型，例如在外部總線接口和數(shù)據(jù)存儲(chǔ)單元28之間實(shí)現(xiàn)數(shù)據(jù)傳輸、外部總線接口和RAM 252之間實(shí)現(xiàn)數(shù)據(jù)傳輸、RAM 252和數(shù)據(jù)存儲(chǔ)單元28之間實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)鹊?，同時(shí)還定義一些對(duì)存儲(chǔ)介質(zhì)288進(jìn)行的非DMA數(shù)據(jù)傳輸?shù)牟僮?，例如擦除、編程或者其他的命令?br> 本發(fā)明的數(shù)據(jù)處理芯片20包括有數(shù)據(jù)處理功能的微處理器21及DMA控制器22，以及具有數(shù)據(jù)存儲(chǔ)功能的數(shù)據(jù)存儲(chǔ)單元28，因而本發(fā)明的數(shù)據(jù)處理芯片20利用半導(dǎo)體集成技術(shù)實(shí)現(xiàn)了數(shù)據(jù)處理單元21與數(shù)據(jù)存儲(chǔ)單元28之間的數(shù)據(jù)傳輸，有效的提高了數(shù)據(jù)傳輸?shù)姆€(wěn)定性與可靠性。
在本發(fā)明的數(shù)據(jù)處理芯片20中，微處理器21和DMA控制器22發(fā)送至數(shù)據(jù)存儲(chǔ)單元28的指令，包括控制命令、地址以及數(shù)據(jù)分別通過控制線293、地址線295以及數(shù)據(jù)線297直接進(jìn)入數(shù)據(jù)存儲(chǔ)單元28中各單元進(jìn)行處理，實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)單元28和微處理器21與DMA控制器22之間并行傳輸，有效地提高數(shù)據(jù)在微處理器21(或DMA控制器22)和數(shù)據(jù)存儲(chǔ)單元28傳輸?shù)乃俣取?br> 此外，所述數(shù)據(jù)處理芯片通過協(xié)議實(shí)現(xiàn)控制器31和外部總線接口連接外部主機(jī)系統(tǒng)，提供外部數(shù)據(jù)輸入至數(shù)據(jù)處理芯片20和從數(shù)據(jù)處理芯片20輸出數(shù)據(jù)至外部的端口，該部份管腳的數(shù)量可根據(jù)預(yù)定的數(shù)據(jù)處理芯片20使用接口的性質(zhì)進(jìn)行封裝，以減少數(shù)據(jù)處理芯片20的管腳數(shù)量，如所述協(xié)議實(shí)現(xiàn)控制器31支持USB協(xié)議和/或IEEE1394協(xié)議，則所述數(shù)據(jù)處理芯片20的管腳應(yīng)至少包含支持USB協(xié)議和/或IEEE1394協(xié)議的管腳。
本發(fā)明所述數(shù)據(jù)處理芯片20的一個(gè)優(yōu)化的方式可在數(shù)據(jù)存儲(chǔ)單元28中開辟一相應(yīng)的存儲(chǔ)空間取代內(nèi)部存儲(chǔ)單元25中的RAM 252，用以存儲(chǔ)提供微處理器21運(yùn)行的、控制整個(gè)芯片操作的系統(tǒng)程序和/或應(yīng)用程序，以減少數(shù)據(jù)處理芯片20內(nèi)部單元的數(shù)量。
請(qǐng)參閱圖2，是利用本發(fā)明數(shù)據(jù)處理芯片20制成的移動(dòng)存儲(chǔ)裝置200的主要組件示意框圖，移動(dòng)存儲(chǔ)裝置200包括外部總線接口單元40及數(shù)據(jù)處理芯片20，該外部總線接口單元40用于移動(dòng)存儲(chǔ)裝置200與外部主機(jī)系統(tǒng)建立數(shù)據(jù)連接，提供所述移動(dòng)存儲(chǔ)裝置200的數(shù)據(jù)輸入輸出的端口，數(shù)據(jù)處理芯片20用于實(shí)現(xiàn)對(duì)輸入移動(dòng)存儲(chǔ)裝置200的數(shù)據(jù)進(jìn)行處理，并存儲(chǔ)，以及接收外部主機(jī)系統(tǒng)的指令，向外部主機(jī)系統(tǒng)提供數(shù)據(jù)。
該移動(dòng)存儲(chǔ)裝置200通過在數(shù)據(jù)處理芯片20的RAM 252固化實(shí)現(xiàn)接口標(biāo)準(zhǔn)功能和執(zhí)行數(shù)據(jù)讀寫功能的固化軟件，以實(shí)現(xiàn)該移動(dòng)存儲(chǔ)裝置200的外部總線接口單元40采用如USB接口和/或IEEE1394接口建立與外部主機(jī)系統(tǒng)的數(shù)據(jù)交換。所述移動(dòng)存儲(chǔ)裝置200所需的工作電源可以通過外部總線接口單元40從外部主機(jī)系統(tǒng)汲取，當(dāng)然移動(dòng)存儲(chǔ)裝置200也可采用自帶電源的方式供電。
移動(dòng)存儲(chǔ)裝置200的外部總線接口單元40所采用的接口方式不限于USB接口或IEEE1394接口，數(shù)據(jù)處理芯片20的封裝作相應(yīng)的預(yù)留，移動(dòng)存儲(chǔ)裝置200的外部總線接口單元40可以使用其它的接口，即可以選自CF、SM、MMC、SD、MS、MD、X-D、PCMCIA接口，還可以包括串行ATA、IDE/SCSI以及HiperLAN、藍(lán)牙、IrDA紅外、HomeRF、IEEE802.11x、IEEE802.11a、802.11b、802.11d、802.11.g、802.15、802.16、802.3、RS232、RS485、USB_OTG、UWB、GPIO、UART接口，還可以包括GSM、GPRS、CDMA、2.75G、3G接口和并行接口中的一種或幾種；如外部總線接口單元40采用的是無線接口，則所述移動(dòng)移動(dòng)存儲(chǔ)裝置200必須采用自帶電源，所述自帶電源可以是原電池、可充電電池等等。
請(qǐng)參閱圖3，是本發(fā)明的移動(dòng)存儲(chǔ)裝置200與外部主機(jī)系統(tǒng)100連接的原理和系統(tǒng)主要部件的示意方框圖，主機(jī)系統(tǒng)100其內(nèi)包括主機(jī)控制器110，該主機(jī)系統(tǒng)100通過主機(jī)控制器110對(duì)與主機(jī)系統(tǒng)100相連接的移動(dòng)存儲(chǔ)裝置200進(jìn)行數(shù)據(jù)操作，使該移動(dòng)存儲(chǔ)裝置200成為該主機(jī)系統(tǒng)100的外部數(shù)據(jù)存儲(chǔ)裝置或外部數(shù)據(jù)存儲(chǔ)空間。
所述主機(jī)系統(tǒng)100可以是手持式電腦、個(gè)人電腦、筆記本電腦、服務(wù)器、專用機(jī)或其它具備主機(jī)功能的主機(jī)系統(tǒng)。本發(fā)明實(shí)現(xiàn)的移動(dòng)存儲(chǔ)裝置200也可與其它的外部設(shè)備進(jìn)行連接，實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)，所述外部設(shè)備可以但不限于是讀卡器、通訊設(shè)備、數(shù)碼相機(jī)、計(jì)算機(jī)外設(shè)或其他專用設(shè)備。
以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以作出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種數(shù)據(jù)處理芯片，包括微處理器(21)，作為整個(gè)芯片的控制器，主要控制數(shù)據(jù)的存取、傳輸和參數(shù)的設(shè)置；DMA控制器(22)，接受微處理器的控制，對(duì)數(shù)據(jù)執(zhí)行快速傳輸；數(shù)據(jù)存儲(chǔ)單元(28)，用于數(shù)據(jù)的存儲(chǔ)。
2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理芯片，其特征在于，還包括存儲(chǔ)介質(zhì)總線接口單元(26)，所述存儲(chǔ)介質(zhì)總線接口單元(26)連接數(shù)據(jù)存儲(chǔ)單元(28)和存儲(chǔ)介質(zhì)控制器(30)。
3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)處理芯片，其特征在于，所述存儲(chǔ)介質(zhì)總線接口單元(26)的接口類型包括但不限于串行接口、并行接口、USB接口、IEEE1394接口、I2C接口或SPI接口。
4.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理芯片，其特征在于，所述數(shù)據(jù)存儲(chǔ)單元(28)的存儲(chǔ)介質(zhì)類型包括但不限于閃存介質(zhì)、SDRAM、SDRAM、EPPROM、SRAM、FRAM、MRAM和/或MILLIPEDE。
5.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理芯片，其特征在于，可工作于處理器模式和/或DMA模式。
6.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理芯片，其特征在于，還包括協(xié)議實(shí)現(xiàn)控制器(31)，所述的協(xié)議實(shí)現(xiàn)控制器(31)可以是USB協(xié)議實(shí)現(xiàn)控制器、IEEE1394協(xié)議實(shí)現(xiàn)控制器、藍(lán)牙協(xié)議實(shí)現(xiàn)控制器、紅外線協(xié)議實(shí)現(xiàn)控制器、PCMCIA協(xié)議實(shí)現(xiàn)控制器、UWB協(xié)議實(shí)現(xiàn)控制器、Zigbee協(xié)議實(shí)現(xiàn)控制器和/或局域網(wǎng)無線協(xié)議實(shí)現(xiàn)控制器。
7.一種應(yīng)用如權(quán)利要求1所述數(shù)據(jù)處理芯片的移動(dòng)存儲(chǔ)裝置，其特征在于，至少一數(shù)據(jù)處理芯片(20)，用于控制與主機(jī)系統(tǒng)與所述移動(dòng)存儲(chǔ)裝置之間的數(shù)據(jù)交換；和外部總線接口(40)，用于連接所述數(shù)據(jù)處理芯片和所述主機(jī)系統(tǒng)。
全文摘要
本發(fā)明公開了一種數(shù)據(jù)處理芯片及使用該芯片的移動(dòng)存儲(chǔ)裝置，所述的數(shù)據(jù)處理芯片包括微處理器、通過總線與微處理器相連接的DMA控制器、寄存器、存儲(chǔ)介質(zhì)控制器、存儲(chǔ)介質(zhì)總線接口單元、協(xié)議實(shí)現(xiàn)控制器，以及通過存儲(chǔ)介質(zhì)總線接口與前述各單元建立數(shù)據(jù)連接的數(shù)據(jù)存儲(chǔ)單元，所述的數(shù)據(jù)處理芯片包括數(shù)據(jù)存儲(chǔ)介質(zhì)和其它控制數(shù)據(jù)存儲(chǔ)的功能部件，使用該芯片的移動(dòng)存儲(chǔ)裝置，增加了數(shù)據(jù)傳輸?shù)目煽啃耘c穩(wěn)定性，以及數(shù)據(jù)存儲(chǔ)的安全，且簡(jiǎn)化外部的硬件電路設(shè)計(jì)，同時(shí)大大降低整個(gè)移動(dòng)存儲(chǔ)裝置的體積。
文檔編號(hào)G06F13/38GK1661582SQ20041001552
公開日2005年8月31日 申請(qǐng)日期2004年2月29日 優(yōu)先權(quán)日2004年2月29日
發(fā)明者成曉華, 鄧國(guó)順, 向鋒 申請(qǐng)人:深圳市朗科科技有限公司