專利名稱：串擾檢驗方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于檢驗由半導體集成電路的布線設(shè)計中相鄰線路之間的相鄰線路之一的信號躍遷造成的串擾的串擾檢驗方法，所述半導體集成電路是通過經(jīng)單元間線路連接基本邏輯單元或功能宏模塊構(gòu)成的。
背景技術(shù)：
參考圖13至17描述現(xiàn)有技術(shù)。
串擾是在相鄰線路之間產(chǎn)生的，相鄰線路之一中的信號改變干擾了另一條相鄰線路上的信號的現(xiàn)象。圖13A，13B，14A和14B示出了一個實例。
假設(shè)由驅(qū)動單元C51。線路L51和被驅(qū)動單元C52組成的路徑是發(fā)出串擾影響的攻擊方；相反，假設(shè)由驅(qū)動單元C53。線路L52和被驅(qū)動單元C54組成的路徑是受到串擾影響的受害方。
圖13A示出了不考慮串擾情況下的設(shè)計技術(shù)。這種情況下，由如電容Cp1或電容Cp2這樣的接地電容表示線路L51和L52之間產(chǎn)生的偶合電容。在驅(qū)動單元C53驅(qū)動具有電容電容Cp2的線路L52的條件下計算驅(qū)動單元C53的輸出信號波形W53或被驅(qū)動單元C54的輸入信號波形W54。根據(jù)上述兩個信號波形計算線路L52的線路延遲Dy1。當設(shè)計規(guī)則的范圍是從約0.25μm到約0.35μm時，串擾的影響較小。因此，即使采用上述設(shè)計技術(shù)，從延遲的觀點來看，與實際操作幾乎沒有什么差別。
然而，當設(shè)計規(guī)則變得更小并且線路之間的間隔變得很窄時，情況發(fā)生了變化。圖13B示出了在線路L51和L52之間的間隔非常窄的情況下發(fā)生的串擾。偶合電容不表示為接地電容，而是表示為線路之間的電容，象電容Cp3那樣。
如從圖13A和13B所示情況之間的比較所清楚看到的，在延遲計算之后獲得的驅(qū)動單元C53的輸出信號波形W53a與輸出信號波形W53不同。以同樣方式，被驅(qū)動單元C54的輸入信號波形W54a與輸入信號波形W54不同。同樣，根據(jù)輸出信號波形W53a和輸入信號波形W54a計算的線路延遲Dy2與線路延遲Dy1不同。
在驅(qū)動單元C51和C53的輸出信號波形的躍遷方向彼此相同的情況下(例如，在兩個躍遷方向從零變到VDD的情況下)，由下面建立的不等式(1)到(3)表示這些關(guān)系。相反，在躍遷方向彼此不同的情況下，由下面建立的不等式(4)到(6)表示這些關(guān)系。在此，信號波形的傾角表示電壓從零變到VDD或從VDD變到零期間的信號躍遷時間(即，它不表示上升或下降梯度)。
m53＞n53(1)m54＞n54(2)Dy1＞Dy2 (3)m53＜n53(4)m54＜n54(5)Dy1＜Dy2 (6)其中m53表示輸出信號波形W53的傾角；n53表示輸出信號波形W53a的傾角；m54表示輸入信號波形W54的傾角；n54表示輸入信號波形W54a的傾角。
隨著偶合電容Cp3變大，通過不等式(1)到(6)獲得的差值變大。此外，隨著發(fā)出串擾影響的攻擊方上的信號波形的傾角率η相對于受到串擾影響的受害方變大，該差值也變大。在此，由根據(jù)下面的等式(7)計算的值表示信號波形的傾角率η。
η＝kvic/kagg (7)其中kvic表示受害方的信號波形的傾角；相反，kagg表示攻擊方的信號波形的傾角。
換句話說，信號波形的傾斜率η表示由輸出信號波形W53的傾角驅(qū)動的輸出信號波形W53a的傾角。當設(shè)計規(guī)則變?yōu)?.18μm或0.10μm那樣精細時，偶合電容變大。結(jié)果是，不等式(1)到(6)中的每一個中表示的右側(cè)和左側(cè)之間的差值變大，以致于在時序設(shè)計方面不能忽略該差值。
此外，可能由串擾產(chǎn)生的低頻干擾(須狀脈沖)引起誤操作。圖14A示出了在偶合電容被表示為接地電容的情況下，來自驅(qū)動單元C51的輸出被改變，而來自被驅(qū)動單元C53的輸出沒有任何改變的狀態(tài)。這種情況下，在驅(qū)動單元C51和C53之間沒有偶合電容，因此，驅(qū)動單元C51和C53彼此獨立，于是，來自驅(qū)動單元C53的輸出中不包括低頻干擾。
然而，在圖14B所示的存在偶合電容Cp3的情況下，在由驅(qū)動單元C51的輸出信號波形W51的變化引起的來自驅(qū)動單元C53的輸出中出現(xiàn)低頻干擾G1。當?shù)皖l干擾G1較大時，低頻干擾通過線路L52和被驅(qū)動單元C54傳播，然后到達連接到被驅(qū)動單元C54的觸發(fā)器FF1。如果在低頻干擾到達觸發(fā)器FF1的時刻將時鐘輸入到觸發(fā)器FF1，出現(xiàn)如下所述的錯誤。就是說，雖然觸發(fā)器的輸出信號波形W55應該固有為零，它被作為從零到VDD轉(zhuǎn)變的信號W55c輸出。在此，該邏輯翻轉(zhuǎn)，于是，在下面的路徑上引起誤操作。
鑒于此，已經(jīng)建立了能夠?qū)Ω渡鲜霏h(huán)境的技術(shù)。該技術(shù)之一是在布線期間提取和校正有可能出現(xiàn)串擾的部分的方法。另外，還有一種在布線完成之后驗證發(fā)生串擾的方法。
首先，參考圖15描述在布線完成后提取發(fā)生串擾的部分的方法。
在P&R過程的步驟S81中，利用由接地電容表示的線路之間的偶合電容，考慮一個時序來產(chǎn)生布線30。
然后，在RC提取過程的步驟S82中，輸入布線30，然后提取具有其中描述的線路電阻和電容元件的RC信息。在RC信息31中描述了偶合電容如同線路間電容。
接下來，根據(jù)RC信息31計算構(gòu)成布線30的單元和線路的延遲時間。利用計算的延遲信息執(zhí)行時序分析。在進行時序分析時，在單元的每個輸入/輸出端獲得有關(guān)信號躍遷時序的信息，作為時序信息32輸出。
此后，在噪聲分析過程的步驟S84中，首先，根據(jù)時序信息32對所有單元檢驗信號躍遷時序。隨后，描繪出產(chǎn)生偶合電容的相鄰線路，然后，提取每個相鄰線路上的驅(qū)動單元。對提取的單元檢驗時序信息32，然后檢驗信號躍遷時序。也就是說，檢驗相鄰線路之間的時序窗口是否彼此重疊。如果時序窗口彼此重疊，則輸出校正信息。針對上述時序檢驗和時序窗口之間的重疊來評估所有單元。計算由串擾引起的延遲中的波動，從而執(zhí)行靜態(tài)時序驗證。結(jié)果是，報告不滿足該時序條件的路徑和抑制該滿足的目標的位置，從而找到要校正的部分。
接下來，下面給出在布線階段找到串擾發(fā)生部分的方法。
通常，布線工具包括以與如上所述相同的方式檢驗由串擾引起的延遲中的波動造成出現(xiàn)時序誤差的部分的方法，和通過限制相鄰線路之間的并行線路的長度來防止任何串擾的技術(shù)。在圖16所示的并行線路長度提取過程的步驟S91中，如圖17所示，在相鄰線路之間具有并行線路長度L61的并行線路被包括在布線40中的情況下，確定并行線路的長度是否為基準值41或更短。如果該長度大于基準值41，則確定在線路上發(fā)生了串擾，從而執(zhí)行布線校正。
如上所述，存在著數(shù)種用于檢驗串擾發(fā)生部分的方法。在用于檢驗串擾發(fā)生部分的方法中，考慮布線后的時序，在需要校正的情況下需要實質(zhì)的工作，從而增加工時的數(shù)量。另外，在布線后，即在諸如進行時鐘一致之類的時序之后，難以進行校正。
作為替換，在檢驗發(fā)生串擾部分的方法中，在布線期間，利用統(tǒng)一的并行線路長度進行檢驗，因此，明顯增加了發(fā)生串擾部分的數(shù)量。因此，延長了校正時間，或增加了校正發(fā)生串擾的部分的面積。

發(fā)明內(nèi)容
鑒于現(xiàn)有技術(shù)中觀察到的上述問題，本發(fā)明的一個主要目的是提供一種串擾檢驗方法，該方法可減少處理工時的數(shù)量，可抑制面積的增加或電功耗，并可減少缺乏產(chǎn)品的發(fā)生率。
從下面的描述中將使根據(jù)本發(fā)明的其它目的，特征和優(yōu)點更加明顯。
為了解決上述問題，對用于檢查由通過單元間線路將基本邏輯單元或功能宏模塊彼此連接構(gòu)成的半導體集成電路中的相鄰線路之一上的信號躍遷造成的串擾的串擾檢驗方法，根據(jù)本發(fā)明采用下述裝置。
作為第一種解決手段，構(gòu)成根據(jù)本發(fā)明的串擾檢驗方法，以便包括如下描述的多個過程并行線路長度提取過程和依據(jù)間距的并行線路長度檢驗過程。在并行線路長度提取過程中，輸入布線和依據(jù)間距的基準值，以便提取相鄰線路之間的并行線路長度。依據(jù)間距的基準值包括根據(jù)線路間距的不同并行線路長度的限定值。在依據(jù)間距的并行線路長度檢驗過程中，針對并行線路長度提取過程中提取的相鄰線路計算線路間距，然后，將相鄰線路之間的并行線路長度與依據(jù)間距的基準值比較。結(jié)果是，如果并行線路長度較大，則確定在線路的一個部分發(fā)生串擾。
通過該結(jié)構(gòu)，由于根據(jù)相鄰線路之間的線路間距(即，依據(jù)間距的基準值)來提供并行線路長度的限定值，在現(xiàn)有技術(shù)中利用統(tǒng)一并行線路長度的限定值已經(jīng)連接的部分不用連接。因此，能夠抑制不必要的單元插入或單元定尺寸，以便減小處理工時的數(shù)量。此外，能夠抑制面積或電功耗的增加。
作為第二種解決方案，構(gòu)成根據(jù)本發(fā)明的串擾檢驗方法，以便包括如下所述的多個過程并行線路長度提取過程和依據(jù)驅(qū)動能力的并行線路長度檢驗過程。在并行線路長度提取過程輸入布線，并進一步根據(jù)用于驅(qū)動線路的單元的驅(qū)動能力輸入包括不同并行線路長度的限定值的依據(jù)驅(qū)動能力的基準值，以便提取相鄰線路之間的并行線路長度。此外，在依據(jù)驅(qū)動能力的并行線路長度檢驗過程中，針對在并行線路長度提取過程中提取的相鄰線路來提取與用于驅(qū)動該線路的單元的驅(qū)動能力對應的依據(jù)驅(qū)動能力的基準值，然后，將其與相鄰線路之間的并行線路長度進行比較，如果并行線路長度更大，則確定該線路是發(fā)生串擾的部分。
具有上述配置的功能如下串擾是一種相對于相鄰線路之間的偶合電容，因借助電力充電，或在一條線路上進行電力充電期間，通過另一條線路上的電力放電來抑制電力充電而造成的時序改變或電壓波動的現(xiàn)象。結(jié)果是，具有較強驅(qū)動能力的單元較少被對具有較弱驅(qū)動能力的單元外的偶合電容的電力充電或放電影響，從而減少串擾的影響。因此，并行線路長度的限定值可根據(jù)驅(qū)動能力的幅度而改變。利用這種配置，由于根據(jù)用于驅(qū)動線路的單元的驅(qū)動能力來提供并行線路長度的限定值(即，依據(jù)驅(qū)動能力的基準值)，不對已利用現(xiàn)有技術(shù)中的統(tǒng)一并行線路長度的限定值校正的部分進行校正。因此，能夠抑制不需要的單元插入或單元尺寸，以減小處理工時的數(shù)量。此外，能夠抑制面積或能耗的增加。
作為第三種解決方案，構(gòu)成根據(jù)本發(fā)明的串擾檢驗方法，以便包括如下所述的多個過程并行線路長度提取過程，時鐘網(wǎng)提取過程和攻擊方/受害方確定過程。在并行線路長度提取過程中，輸入布線，并進一步輸入包括并行線路長度的限定值的基準值，以便提取相鄰線路之間的并行線路長度。此外，在時鐘網(wǎng)提取過程中，利用網(wǎng)列表和時鐘源的一點作為輸入來追蹤路徑，然后，提取時鐘網(wǎng)。另外，在攻擊/受害確定過程中，相對于提取的網(wǎng)，在網(wǎng)列表中的單元輸出端，利用包括信號波形的傾角的傾角信息作為輸入，根據(jù)單元輸出端的信號波形的傾角的幅度，將相鄰線路分成受到串擾影響的線路和發(fā)出串擾影響的線路，于是，確定該網(wǎng)位于受到串擾影響的一側(cè)。在此，在相鄰線路外發(fā)出串擾影響的線路被稱為“攻擊方”；反之，受到串擾影響以致產(chǎn)生延遲波動或低頻干擾的線路被稱為“受害方”。
利用該配置，注意力在于時鐘網(wǎng)驗證是否在時鐘網(wǎng)中發(fā)生串擾。當串擾使時鐘網(wǎng)延遲或波動時，整個LSI中包括的偏斜被瓦解，從而增加了誤操作的擔憂。當發(fā)生低頻干擾時，在未期望的時序產(chǎn)生時鐘，從而引入邏輯誤差，以致引入誤操作。也就是說，這種關(guān)于時鐘的設(shè)計，需要校正受害方。由于時鐘網(wǎng)包括偏斜，不對該時鐘網(wǎng)進行校正，但校正與此相鄰的網(wǎng)。因此，能夠解決市場供應不足，以提高產(chǎn)量。
作為第四種解決方案，構(gòu)成根據(jù)本發(fā)明的串擾檢驗方法，以便包括如下所述的多個過程并行線路長度提取過程，延遲波動計算過程和延遲信息輸出過程。在并行線路長度提取過程中，輸入布線，并進一步輸入包括并行線路長度的限定值的基準值，以便提取相鄰線路之間的并行線路長度。此外，在延遲波動計算過程中，輸入并行線路長度，并進一步輸入延遲波動表，以便進行有關(guān)有多少延遲波動與并行線路長度提取過程中提取的并行線路長度相對應。延遲波動表描述了根據(jù)用于驅(qū)動并行線路的單元的驅(qū)動能力，在發(fā)生串擾的情況下波動的延遲波動。另外，在延遲信息輸出過程中，輸出在延遲波動計算過程中計算的延遲波動作為驗證時序的延遲波動。
利用該配置，根據(jù)并行線路長度計算由串擾波動的延遲波動，然后，根據(jù)計算的延遲波動驗證該時序，從而找出發(fā)生串擾的部分。即使相鄰線路之間的并行線路長度較大，也不需要在具有足夠時序的部分校正大的并行線路長度，從而減少校正所需的工時的數(shù)量。
作為第五種解決方案，構(gòu)成根據(jù)本發(fā)明的串擾檢驗方法，以便包括如下所述的多個過程并行線路長度提取過程，驅(qū)動能力確定過程和依據(jù)驅(qū)動能力的并行線路長度檢驗過程。在并行線路長度提取過程中，輸入布線，并進一步輸入包括并行線路長度的限定值的基準值，以便提取相鄰線路之間的并行線路長度。此外，在驅(qū)動能力確定過程中，輸入包括延遲信息的程序庫，并進一步輸入具有多個驅(qū)動能力的標準主單元，從而相對于具有諸如IP模塊之類未知驅(qū)動能力的目標單元模塊，根據(jù)有關(guān)程序庫中的輸出信號的波形傾角的信息，計算主單元的依據(jù)驅(qū)動能力的驅(qū)動能力的確定值，然后，計算該目標單元模塊的驅(qū)動能力的確定值，以便通過比較來確定目標單元模塊的驅(qū)動能力。在此，主單元表示被登記為諸如反相器或緩存器之類的標準單元并為其準備多個驅(qū)動能力的單元。在依據(jù)驅(qū)動能力的并行線路長度檢驗過程中，在由目標單元模塊驅(qū)動相鄰線路的情況下，相對于并行線路長度提取過程中提取的相鄰線路，根據(jù)與驅(qū)動能力確定過程中確定的驅(qū)動能力對應的并行線路長度的限定值來確定串擾。
具有上述配置的功能如下在從公司外部引進IP模塊或單元的情況下，驅(qū)動能力的概念與其擁有的公司的概念不同是常見的，此外，引進的IP模塊或單元的驅(qū)動能力在許多情況下是不清楚的。對于具有未知驅(qū)動能力的目標單元模塊，確定驅(qū)動能力，然后，檢驗發(fā)生串擾的部分。因此，識別實際要校正的部分，于是，在抑制不需要面積增加的同時，可校正布線。
作為第六種解決方案，構(gòu)成根據(jù)本發(fā)明的串擾檢驗方法，以便包括如下所述的多個過程并行線路長度提取過程，邊界信息提取過程，分層構(gòu)筑過程和并行線路長度檢驗過程。在并行線路長度提取過程中，輸入按分層設(shè)計的布線，并進一步輸入包括并行線路長度的限定值的基準值，以便依據(jù)分層提取相鄰線路之間的并行線路長度。此外，在邊界信息提取過程中，根據(jù)每個分層的網(wǎng)列表檢驗跨層的線路之間的連接關(guān)系。另外，在分層構(gòu)筑過程中，相對于跨層的相鄰線路的相同網(wǎng)，通過將該分層中提取的并行線路長度相加來計算跨層的并行線路長度。另外，在并行線路長度檢驗過程中，將跨層的并行線路長度與預定的基準值進行比較，從而確定發(fā)生串擾的部分。
利用該配置，即使采用分層設(shè)計，在分層開發(fā)狀態(tài)也能檢驗并行線路長度，從而減輕串擾的不利影響。
從下面結(jié)合附圖對本發(fā)明所做的描述將使本發(fā)明的上述和其它方面變得顯而易見。


圖1是說明根據(jù)本發(fā)明的第一實施例，在串擾檢驗方法中確定布線中發(fā)生串擾的部分的過程中，根據(jù)線路間距作為比較基準的確定結(jié)果，以改變并行線路長度的限定值的技術(shù)的流程圖；圖2A和2B是說明圖1的特定實例的示意圖；圖3是說明根據(jù)本發(fā)明的第二實施例，在串擾檢驗方法中確定布線中發(fā)生串擾的部分的過程中，根據(jù)驅(qū)動單元的線路的驅(qū)動能力，來改變對并行線路長度的限定的技術(shù)的流程圖；圖4A和4B是說明圖3的特定實例的示意圖；圖5是說明根據(jù)本發(fā)明的第三實施例，在串擾檢驗方法中確定布線中發(fā)生串擾的部分的過程中，在注意時鐘線路的同時檢驗并行線路長度的技術(shù)的流程圖；圖6A和6B是說明圖5的特定實例的示意圖；圖7是說明根據(jù)本發(fā)明的第四實施例，在串擾檢驗方法中確定布線中發(fā)生串擾的部分的過程中，根據(jù)相鄰線路之間的并行線路長度計算延遲波動以便驗證時序的方法的流程圖；圖8A和8B是說明圖7的特定實例的示意圖；圖9是說明根據(jù)本發(fā)明的第五實施例，在串擾檢驗方法中確定布線中發(fā)生串擾的部分的過程中，針對具有諸如IP之類的未知驅(qū)動能力的模塊/單元來確定驅(qū)動能力，以便限定并行線路長度的方法的流程圖；圖10是說明圖9所示的驅(qū)動能力確定過程的詳細子過程的流程圖；圖11是說明根據(jù)本發(fā)明的第六實施例，在串擾檢驗方法中確定布線中發(fā)生串擾的部分的過程中，針對分層設(shè)計檢驗跨層的彼此相鄰的相鄰線路之間的并行線路長度的方法的流程圖；圖12A和12B是說明圖11所示的并行線路長度檢驗方法的特定實例的示意圖；圖13A和13B是說明串擾現(xiàn)象的示意圖；圖14A和14B是說明串擾現(xiàn)象的另一個示意圖；圖15是考慮串擾的常規(guī)設(shè)計流程圖；圖16是說明在布線時常規(guī)串擾處理方法的流程圖；和圖17是說明圖16的特定實例的示意圖。
在所有這些附圖中，相同的部分用相同的數(shù)字指示。
具體實施例方式
下面參考附圖描述根據(jù)本發(fā)明優(yōu)選實施例的串擾檢驗方法。
(第一實施例)下面描述根據(jù)本發(fā)明第一實施例中的串擾檢驗方法。
圖1是說明在確定布線中發(fā)生串擾的部分的過程中，根據(jù)線路間距作為比較基準的確定結(jié)果，來改變并行線路長度的限定值的技術(shù)的流程圖；圖2A和2B是說明圖1的特定實例的示意圖。
在圖1中，步驟S11表示并行線路長度提取過程；步驟S12表示依據(jù)間距的并行線路長度檢驗過程；參考數(shù)字11表示依據(jù)間距的基準值；參考數(shù)字10表示布線。
在圖2A和2B中，參考字符C11至C18表示單元；L11和L12表示相鄰線路之間的并行線路長度；T11和T12表示依據(jù)間距的并行線路長度的限定值，在依據(jù)間距的基準值11中描述了限定值；D11和D12表示線路間距，每個線路間距表示相鄰線路的線路中部之間的距離。
在并行線路長度提取過程的步驟S11中，根據(jù)布線10和依據(jù)間距的基準值11來提取相鄰線路之間的并行線路長度。此時，要被參考的并行線路長度的限定值是在依據(jù)間距的基準值11中描述的依據(jù)間距的并行線路長度之外的最小值。
下面解釋依據(jù)間距的基準值11。依據(jù)間距的基準值11中描述了依據(jù)線路間距的不同并行線路長度的限定值。已利用諸如“hspice”之類的電路模擬器預先獲得了依據(jù)線路間距的并行線路長度的限定值。
下面描述線路間距與并行線路長度的限定值之間的關(guān)系。如圖2A和2B所示，線路間距D11和線路間距D12之間的關(guān)系滿足下面的不等式(8)D11＜D12(8)這種情況下，并行線路長度的限定值T11和并行線路長度的限定值T12之間的關(guān)系滿足下面的不等式(9)T11＜TD12 (9)隨著線路間距變大，相鄰線路之間的偶合電容變小。結(jié)果是，串擾的影響變小。因此，由于串擾的影響隨著變大的線路間距而變小，并行線路長度的限定值變大。
接下來，在依據(jù)間距的并行線路長度檢驗過程的步驟S12中，根據(jù)與線路間距對應的并行線路長度的限定值來檢驗并行線路長度。在圖2A和2B所示的實例中，作為與線路間距D11對應的并行線路長度的限定值T11和并行線路長度L11的比較結(jié)果，發(fā)現(xiàn)并行線路長度L11較大，因此，確定該對相鄰線路是發(fā)生串擾的部分。接下來，作為與線路間距D12對應的并行線路長度的限定值T12和并行線路長度L12的比較結(jié)果，發(fā)現(xiàn)并行線路長度L12較短，因此，確定該對相鄰線路不是發(fā)生串擾的部分。下文中，相對于所有相鄰線路執(zhí)行相同的處理，以便確定該線路是否是發(fā)生串擾的部分。在發(fā)生串擾的部分，校正布線，在未發(fā)生串擾的部分，不校正布線。
如上所述，提供與相鄰線路之間的線路間距對應的并行線路長度的限定值，以便與現(xiàn)有技術(shù)相比可以更多地減少布線校正部分的數(shù)量。在現(xiàn)有技術(shù)中，該處理是根據(jù)并行線路長度的統(tǒng)一限定值進行的。因此，能夠減少處理工時的數(shù)量，并進一步抑制面積的增加。此外，通過確定不對在現(xiàn)有技術(shù)中已校正的部分進行校正，可防止不必要的單元插入或單元定大小，從而產(chǎn)生抑制電能耗增加的效果。
(第二實施例)下面描述根據(jù)本發(fā)明第二實施例中的串擾檢驗方法。
圖3是說明在確定布線中發(fā)生串擾的部分的過程中，根據(jù)驅(qū)動單元的線路的驅(qū)動能力來改變并行線路長度的限定值的技術(shù)的流程圖；圖4A和4B是說明圖3的特定實例的示意圖。
在圖3中，步驟S21表示并行線路長度提取過程；步驟S22表示依據(jù)驅(qū)動能力的并行線路長度檢驗過程；參考數(shù)字12表示依據(jù)驅(qū)動能力的基準值。在圖4A和4B中，參考字符C21至C28表示單元；L21表示作為在要由單元C21和C23驅(qū)動的相鄰線路彼此并行的部分的長度的并行線路長度；L22表示要由單元C25和C25驅(qū)動的相鄰線路之間的并行線路長度；T21和T22表示依據(jù)驅(qū)動能力的并行線路長度的限定值，在依據(jù)驅(qū)動能力的基準值中描述了該限定值。
在并行線路長度提取過程的步驟S21中，根據(jù)布線10和依據(jù)驅(qū)動能力的基準值12來提取相鄰線路之間的并行線路長度。此時，在提取中使用的并行線路長度的限定值是在依據(jù)驅(qū)動能力的基準值12中描述的最小值。
下面解釋依據(jù)驅(qū)動能力的基準值12。依據(jù)驅(qū)動能力的基準值12中描述了驅(qū)動單元的線路的依據(jù)驅(qū)動能力要檢驗的并行線路長度的限定值。已利用諸如“hspice”之類的電路模擬器預先獲得了依據(jù)驅(qū)動能力的并行線路長度的限定值。下面描述驅(qū)動能力與并行線路長度的限定值之間的關(guān)系。單元C21的驅(qū)動能力與單元C25的驅(qū)動能力之間的關(guān)系滿足下面的不等式(10)單元C21的驅(qū)動能力＞單元C25的驅(qū)動能力(10)這種情況下，并行線路長度的限定值T21和并行線路長度的限定值T22之間的關(guān)系滿足下面的不等式(11)T21＞TD22 (11)隨著驅(qū)動能力變強，對相鄰線路之間的偶合電容的電充電力和電放電力變強。串擾是一種針對相鄰線路之間的偶合電容，因借助電力充電，或在一條線路上進行電力充電期間，通過另一條線路上的電力放電來抑制電力充電而造成的時序改變或電壓波動的現(xiàn)象。因此，偶合電容對電力充電或來自比具有較小驅(qū)動能力的另一個具有較強驅(qū)動能力的電力放電的影響相對不易受到影響，因此減少了串擾的影響。結(jié)果是，能夠根據(jù)驅(qū)動能力的幅度改變并行線路長度的限定值。
接下來，在依據(jù)驅(qū)動能力的并行線路長度檢驗過程的步驟S22中，根據(jù)與線路驅(qū)動單元的驅(qū)動能力對應的并行線路長度的限定值來檢驗并行線路長度。在圖4A和4B所示的實例中，作為與單元C21的驅(qū)動能力對應的并行線路長度的限定值T21和并行線路長度L21的比較結(jié)果，發(fā)現(xiàn)并行線路長度L21較短，因此，確定該對相鄰線路不是發(fā)生串擾的部分。接下來，作為與單元C25的驅(qū)動能力對應的并行線路長度的限定值T22和并行線路長度L22的比較結(jié)果，發(fā)現(xiàn)并行線路長度L22較長，因此，確定該對相鄰線路是發(fā)生串擾的部分。下文中，針對所有相鄰線路執(zhí)行相同的處理，以便確定該線路是否是發(fā)生串擾的部分。在發(fā)生串擾的部分，校正布線，在未發(fā)生串擾的部分，不校正布線。
如上所述，提供與線路驅(qū)動單元的驅(qū)動能力對應的并行線路長度的限定值，以便與現(xiàn)有技術(shù)相比可以更多地減少布線校正部分的數(shù)量。在現(xiàn)有技術(shù)中，該處理是根據(jù)并行線路長度的統(tǒng)一限定值進行的。因此，能夠減少處理工時的數(shù)量，并進一步抑制面積的增加。此外，通過確定不對在現(xiàn)有技術(shù)中已校正的部分進行校正，可防止不必要的單元插入或單元定大小，從而產(chǎn)生抑制電能耗增加的效果。
(第三實施例)下面描述根據(jù)本發(fā)明第三實施例中的串擾檢驗方法。
圖5是說明在確定布線中發(fā)生串擾的部分的過程中，在注意時鐘線路的同時檢驗并行線路長度的技術(shù)的流程圖；圖6A和6B是說明圖5的特定實例的示意圖。
在圖5中，步驟S31表示并行線路長度提取過程；步驟S32表示時鐘網(wǎng)提取過程；步驟S33表示攻擊方/受害方確定過程；參考數(shù)字14網(wǎng)列表；參考數(shù)字15表示有關(guān)每個單元的信號波形傾角的信息。在圖6A和6B中，參考字符C31和C32表示時鐘線上的單元；C33和C34表示正常信號線上的單元；K31表示單元C31的輸出端的信號波形的傾角；K33表示單元C33的輸出端的信號波形的傾角；C35和C36表示另一條時鐘線上的單元；C37和C38表示另一條正常信號線上的單元；K35表示單元C35的輸出端的信號波形的傾角；K37表示單元C37的輸出端的信號波形的傾角。
在并行線路長度提取過程的步驟S31中，根據(jù)布線10和基準值13提取相鄰線路之間的并行線路長度。在此提取的相鄰線路是圖6A和6B所示的兩條相鄰線路。
此后，在時鐘網(wǎng)提取過程的步驟S32中，利用作為輸入的網(wǎng)列表14和時鐘源的一點追蹤一條路徑，從而提取構(gòu)成時鐘的網(wǎng)。下面假設(shè)提取由圖6A和6B所示的單元C31驅(qū)動的線路和單元C35驅(qū)動的線路作為按上述時鐘網(wǎng)提取的時鐘網(wǎng)進行解釋。
此后，在攻擊方/受害方確定過程的步驟S33中，利用有關(guān)作為輸入的信號波形的傾角的信息15，根據(jù)在每個單元的輸出端的信號波形的傾角，確定在時鐘網(wǎng)提取過程的步驟S32中提取的網(wǎng)是否是受害方。在此，信號波形的傾角表示電壓從零變到VDD或從VDD變到零的信號躍遷時間。換句話說，信號波形的傾角表示躍遷時間，而不是梯度。此外，攻擊方是指發(fā)出串擾影響的線路；相反，受害方是指受到串擾影響，以致產(chǎn)生延遲波動或低頻干擾的線路。
下面詳細描述確定方法。在圖6A中，將在單元C31的輸出端的信號波形的傾角K31與在單元C33的輸出端的信號波形的傾角K33比較。這些信號波形的傾角是傾角信息15中描述的信息，并且在攻擊方/受害方確定過程的步驟S33中被讀出。在圖6A的情況下，信號波形的傾角K31與信號波形的傾角K33之間的關(guān)系滿足下面的不等式(12)(其中，信號波形的傾角滿足躍遷時間，而不是梯度)K31＞K33(12)在不等式(12)表示的關(guān)系的情況下，由于信號波形的傾角K31較大，確定由單元C31驅(qū)動的時鐘線是受害方。相反，如圖6B所示，建立不等式(13)中表示的關(guān)系，則確定由單元C35驅(qū)動的時鐘線是攻擊方。
K35＜K37(13)下文中，對于所有相鄰線路，通過比較信號波形的傾角幅度來確時鐘線是攻擊方還是受害方。
最后，確定在時鐘網(wǎng)提取過程的步驟S32中已經(jīng)提取的時鐘網(wǎng)是否是受害方。如果有一個作為受害方的時鐘網(wǎng)，則輸出該時鐘網(wǎng)。
在此，解釋提取作為受害方的時鐘網(wǎng)的意義。當串擾造成時鐘網(wǎng)被延遲或波動時，整個LSI中的偏斜(skew)的結(jié)合被瓦解，因而可能引入誤操作。此外，當發(fā)生低頻干擾時，在不期望的時序產(chǎn)生時鐘，從而產(chǎn)生邏輯錯誤，以致引入誤操作。也就是說，考慮到串擾，由于從質(zhì)量的觀點來看出現(xiàn)了問題，因此需要校正時鐘是受害方的設(shè)計。
在對時鐘網(wǎng)的校正中，由于時鐘網(wǎng)與偏斜結(jié)合，因此不是校正時鐘網(wǎng)，而是校正相鄰網(wǎng)。
如上所述，在注意時鐘網(wǎng)的同時，通過驗證是否在時鐘網(wǎng)發(fā)生串擾，能夠制造市場上缺乏的高可靠性的LSI，以增強產(chǎn)量的服務效果。
(第四實施例)下面描述根據(jù)本發(fā)明第四實施例中的串擾檢驗方法。
圖7是說明在確定布線中發(fā)生串擾的部分的過程中，根據(jù)相鄰線路之間的并行線路長度計算延遲波動的方法的流程圖；圖8A和8B分別是說明圖7的特定實例的示意圖。
在圖7中，步驟S41表示并行線路長度提取過程；步驟S42表示延遲波動計算過程；步驟S43表示延遲信息輸出過程；參考數(shù)字16表示延遲波動的表。在圖8A和8B中，參考字符C41到C44表示單元；參考字符L41表示并行線路長度；參考數(shù)字16是表示并行線路長度，驅(qū)動能力和延遲波動之間的相互關(guān)系的表；參考數(shù)字17表示根據(jù)表16計算的延遲波動。
在并行線路長度提取過程的步驟S41中，根據(jù)布線10和基準值13提取相鄰線路之間的并行線路長度。在此提取的相鄰線路是圖8A所示的相鄰線路。由單元C41和C43分別驅(qū)動的線路在并行線路長度L41彼此相鄰。根據(jù)來自單元C41和C43的輸出信號的波形傾角，確定由單元C41驅(qū)動的線路是受害方。
此后，在延遲波動計算過程的步驟S42中，基準延遲波動的表16，根據(jù)并行線路長度L41和單元C41的驅(qū)動能力來計算由串擾波動的延遲，延遲波動的表16是表示并行線路長度和驅(qū)動能力之間的關(guān)系的表，按照任意內(nèi)插算法內(nèi)插表中的值。
此后，在延遲信息輸出過程的步驟S43中，輸出延遲波動計算過程的步驟S42中計算的結(jié)果作為延遲波動17。在用于指示延遲信息的方法中經(jīng)常使用標準延遲格式(縮寫為“SDF”)，因此，用SDF的INCREMENTAL(增量)描述來表示延遲波動17。作為受害方的所有線路經(jīng)歷該延遲信息，于是利用有關(guān)作為輸入的信號波形的生成了設(shè)計的延遲信息。
最后，通過根據(jù)延遲信息和未發(fā)生串擾時的延遲信息驗證時序來規(guī)定發(fā)生由串擾引起的時序誤差的部分。規(guī)定之后，針對發(fā)生時序誤差的部分校正布線，以便能夠避免由串擾造成的時序誤差。
順便指出，在本實施例中，雖然在表示并行線路長度和驅(qū)動能力之間關(guān)系的表中已經(jīng)給出延遲波動的表16，如果通過加入諸如單元類型，線路間距或線路層之類的信息，使一個表包括了各種值，則能夠進行相同的處理。此外，在各種條件下，已利用諸如“hspice”之類的電路模擬器預先準備了延遲波動的表16。
如上所述，根據(jù)并行線路長度或類似內(nèi)容計算由串擾波動的延遲波動，然后驗證該時序，以致能夠找到發(fā)生串擾的部分。利用該技術(shù)，即使相鄰線路之間的并行線路長度較大，在具有足夠時序的部分不需要校正該設(shè)計，從而減少了校正工時。
(第五實施例)下面描述根據(jù)本發(fā)明第五實施例中的串擾檢驗方法。
圖9是說明針對具有諸如知識產(chǎn)權(quán)(縮寫為“IP”)之類的未知驅(qū)動能力的模塊/單元，確定驅(qū)動能力的流程圖，以便在確定布線中發(fā)生串擾的部分的過程中限定并行線路長度；圖10是說明圖9所示驅(qū)動能力確定過程的詳細細分過程的流程圖。
在圖9中，步驟S51表示并行線路長度提取過程；步驟S52表示驅(qū)動能力確定過程；參考數(shù)字18表示延遲程序庫。在圖10中，步驟S61表示主單元驅(qū)動能力確定值生成過程；步驟S62表示目標單元驅(qū)動能力確定值計算過程；步驟S63表示目標單元驅(qū)動能力確定過程；參考數(shù)字19表示主單元；參考數(shù)字20表示目標單元。
首先，解釋驅(qū)動能力。驅(qū)動能力是在單元輸出級的晶體管結(jié)構(gòu)的模型，其中可驅(qū)動容量的最大值根據(jù)晶體管的尺寸而改變。因此，通常制造各種具有相同功能而只是驅(qū)動能力不同的單元。由于在設(shè)計期間不知道該單元用在何處，因此，在要被驅(qū)動的容量較小的部分使用具有弱驅(qū)動能力的單元；相反，在要被驅(qū)動的容量較大的部分使用具有強驅(qū)動能力的單元。在此，驅(qū)動能力越強，晶體管的尺寸越大，從而增加了單元的面積。
例如，在具有反相器功能的單元的情況下，首先，開發(fā)具有基本驅(qū)動能力的反相器單元。然后，制備具有相同功能而只是驅(qū)動能力不同的數(shù)種單元，例如，相對于具有基本驅(qū)動能力的反相器單元具有雙倍驅(qū)動能力的反相器單元，或具有三倍驅(qū)動能力的反相器單元。在此，確定基本驅(qū)動能力，或在許多情況下根據(jù)工藝制備具有數(shù)倍驅(qū)動能力的單元。如果改變使用的工藝，創(chuàng)作思想也被改變。因此，在從公司外部引入IP模塊或單元的情況下，驅(qū)動能力的概念通常與其自己公司的概念不同，引入的IP模塊或單元的驅(qū)動能力在許多情況下是不清楚的。
然而，由于串擾明顯取決于驅(qū)動相鄰線路的單元的驅(qū)動能力，對于具有未知驅(qū)動能力的模塊或單元也需要用于確定驅(qū)動能力的裝置。因此，下面針對具有未知驅(qū)動能力的模塊或單元來描述驅(qū)動能力確定方法，這是本發(fā)明的一個特征。
在并行線路長度提取過程的步驟S51中，根據(jù)布線10和基準值13提取相鄰線路之間的并行線路長度。
接下來，在驅(qū)動能力確定過程的步驟S52中，根據(jù)描述單元延遲信息的延遲程序庫18計算驅(qū)動能力。這樣，針對所有的程序庫或單元確定驅(qū)動能力。在驅(qū)動能力確定過程的步驟S52中，由于定義了驅(qū)動能力，對于在公司中開發(fā)的單元沒有出現(xiàn)問題。然而，針對從公司外部引入的IP模塊來確定驅(qū)動能力是很重要的。因此，將參考圖10更詳細地描述步驟S52中的驅(qū)動能力確定過程。
步驟S52中的驅(qū)動能力確定過程包括步驟S61中的主單元驅(qū)動能力確定值生成過程，步驟S62中的目標單元驅(qū)動能力確定值計算過程，和步驟S63中的目標單元驅(qū)動能力確定過程。在主單元驅(qū)動能力確定值生成過程的步驟S61中，利用描述有關(guān)所有模塊或單元和主單元19的延遲信息作為輸入來計算主單元驅(qū)動能力確定值21。在此，主單元表示在確定具有未知驅(qū)動能力的模塊或單元的驅(qū)動能力時被參考的單元，其中應該希望設(shè)置簡單的反相器或緩存器。
驅(qū)動能力確定值21表示代表驅(qū)動能力的值，利用下面的等式(14)計算該驅(qū)動能力確定值驅(qū)動能力確定值＝(輸出信號波形的傾角的最大值-輸出信號波形的傾角的最小值)/(驅(qū)動能力的最大值-驅(qū)動能力的最小值)(14)在總的延遲程序庫中，用函數(shù)或單元的輸入信號波形的傾角和在許多情況下由等式(14)中的驅(qū)動能力表示的驅(qū)動能力的表來表示單元的輸出信號波形的傾角。等式(14)中的分子幾乎是與驅(qū)動能力的強度無關(guān)的常數(shù)。由于可驅(qū)動容量隨著驅(qū)動能力變強而變大，分母則變大。因此，驅(qū)動能力確定值21隨著驅(qū)動能力變強而變小。
依據(jù)主單元的驅(qū)動能力計算等式(14)表示的值。結(jié)果是，依據(jù)驅(qū)動能力計算驅(qū)動能力確定值21作為差值。隨著驅(qū)動能力變強，將驅(qū)動能力確定值21設(shè)置得較小。
接下來，在目標單元驅(qū)動能力確定值計算過程的步驟S62中，利用具有未知驅(qū)動能力的目標單元20和延遲程序庫18作為輸入，按照等式(14)以同樣的方式計算驅(qū)動能力確定值。
隨后，在目標單元驅(qū)動能力確定過程的步驟S63中，根據(jù)驅(qū)動能力確定值21和目標單元20的驅(qū)動能力來確定目標單元20的驅(qū)動能力對應什么。
最后，在依據(jù)驅(qū)動能力的并行線路長度檢驗過程的步驟S53中，由于針對所有模塊和單元來確定驅(qū)動能力，因此，依據(jù)驅(qū)動能力，按照基準值12來檢驗相鄰線路之間的并行線路長度。在第二實施例中已描述了步驟S53中依據(jù)驅(qū)動能力的并行線路長度檢驗過程的細節(jié)。在該檢驗中，在被確定為發(fā)生串擾的部分校正布線。
如上所述，雖然不存在不知道公司的設(shè)計中的驅(qū)動能力的情況，在使用公司外部制備的IP或單元的情況下，如果不知道驅(qū)動能力，也可應用根據(jù)本發(fā)明的驅(qū)動能力確定方法，從而確定驅(qū)動能力，以便檢驗發(fā)生串擾的部分。因此，能夠僅校正確實必須校正的部分，從而防止增加不必要的面積。
順便指出，雖然已經(jīng)只按照等式(14)中的驅(qū)動能力計算驅(qū)動能力確定值，也可用輸入信號波形的傾角作為等式的元素。
(第六實施例)下面描述根據(jù)本發(fā)明第六實施例中的串擾檢驗方法。
圖11是說明在確定布線中發(fā)生串擾的部分的過程中，針對分層設(shè)計檢驗彼此跨層相鄰的相鄰線路之間的并行線路長度的方法的流程圖；圖12A和12B是說明圖11所示的并行線路長度方法的特定實例的示意圖。
在圖11中，步驟S71表示并行線路長度提取過程；步驟S72表示邊界信息提取過程；步驟S73表示分層構(gòu)筑過程；步驟S74表示并行線路長度檢驗過程；參考數(shù)字22表示包括所有分層的分層網(wǎng)列表。在圖12中，參考數(shù)字23表示設(shè)計的TOP分層；參考數(shù)字24表示步驟S61表示TOP分層23下的模塊；參考字符P1到P4表示模塊24的端子；參考字符N1到N6表示網(wǎng)。
在并行線路長度提取過程的步驟S71中，根據(jù)布線10和基準值13提取相鄰線路之間的并行線路長度。針對所有分層提取相鄰線路之間的并行線路長度。然而，此時，只檢驗同一分層中的并行線路長度。
此后，在邊界信息提取過程的步驟S72中，利用描述作為輸入的分層中的所有模塊的分層網(wǎng)列表22來提取TOP分層和模塊之間的連接信息。
參考圖12A和12B說明其細節(jié)。模塊24存在于TOP分層23中。TOP分層23中的網(wǎng)N1、N3、N4和N6通過模塊24的端子P1、P2、P3和P4分別連接到模塊24內(nèi)部的網(wǎng)N2和N5。
在邊界信息提取過程的步驟S72中，如表1中所示的格式1建立連接到端子的TOP分層中的模塊名稱，模塊的端子名稱，網(wǎng)名和模塊內(nèi)部的網(wǎng)名之間的相互關(guān)系。
表1格式1

此后，在分層構(gòu)筑過程的步驟S37中，計算跨層的相鄰線路的分層中的并行線路長度。在并行線路長度提取過程的步驟S71中，假設(shè)如表2所示提取并行線路長度。
表2提取結(jié)果

首先，按照格式1連網(wǎng)。由于網(wǎng)N1和N3通過端子P1和P2連接到模塊24的網(wǎng)N2，網(wǎng)N1，N2和N3被識別為一個網(wǎng)N7。同樣，由于TOP分層中的網(wǎng)N4和N6通過端子P3和P4連接到模塊24的網(wǎng)N5，網(wǎng)N4，N5和N6被識別為一個網(wǎng)N8。按照網(wǎng)連接標識校正表2中所示的提取結(jié)果。表3中示出校正的提取結(jié)果表3校正的提取結(jié)果

于是，根據(jù)校正的提取結(jié)果，在從100μm，200μm和300μm的總和得到的600μm的范圍內(nèi)，識別網(wǎng)N7和N8彼此并行。
接下來，在并行線路長度檢驗過程的步驟S74，應用現(xiàn)有技術(shù)和第一至第三實施例中描述的方法提取要被連接的、發(fā)生串擾的部分。
如上所述，通過開發(fā)分層和檢驗并行線路長度，即使在分層設(shè)計中也能減輕串擾造成的不利影響。
雖然只給出了TOP分層23中只有一個模塊24的說明，即使其中有其它模塊，可以重復相同的方法，從而執(zhí)行該處理。此外，如果模塊24中包括子模塊，在把模塊24看作TOP分層的同時執(zhí)行該處理，然后，應用上述方法執(zhí)行該處理。此外，雖然已經(jīng)用與原始名稱不同的名稱指定了分層開發(fā)后的網(wǎng)名，例如，網(wǎng)N7或N8，最好是應該用TOP分層23中的網(wǎng)名N1或N4指定分層開發(fā)后的網(wǎng)名。這是因為當用不同的名稱指定分層開發(fā)后的網(wǎng)名時，網(wǎng)列表中出現(xiàn)的不一致使得以后的布線校正很難進行。
如上所述，根據(jù)本發(fā)明，能夠只校正因串擾引起延遲時間波動或發(fā)生低頻干擾的、實際需要校正的部分，從而與現(xiàn)有技術(shù)相比，減少處理工時并抑制面積的增加或電能耗。另外，只校正實際上很有可能發(fā)生串擾的部分，從而減少缺乏產(chǎn)品產(chǎn)生的幾率。
從上面的描述中可以清楚地知道本發(fā)明提供的內(nèi)容。
權(quán)利要求
1.一種串擾檢驗方法，包括步驟通過輸入布線，并進一步輸入依據(jù)間距的基準值來提取相鄰線路之間的并行線路長度，該依據(jù)間距的基準值描述了隨線路間距而不同的并行線路長度的限定值；和針對并行線路長度提取步驟中提取的相鄰線路來計算線路間距，將相鄰線路之間的并行線路長度與依據(jù)間距的基準值比較，并由此在并行線路長度較大的情況下發(fā)生確定發(fā)生串擾的部分。
2.一種串擾檢驗方法，包括步驟通過輸入布線，并進一步輸入依據(jù)驅(qū)動能力的基準值來提取相鄰線路之間的并行線路長度，所述依據(jù)驅(qū)動能力的基準值描述了隨驅(qū)動線路的單元的驅(qū)動能力而不同的并行線路長度的限定值；和針對并行線路長度提取步驟中提取的相鄰線路來提取與用于驅(qū)動該線路的單元的驅(qū)動能力對應的、依據(jù)驅(qū)動能力的基準值，將相鄰線路之間的并行線路長度與該基準值比較，在并行線路長度較大的情況下，確定發(fā)生串擾的部分。
3.一種串擾檢驗方法，包括步驟通過輸入布線，并進一步輸入描述并行線路長度的限定值的基準值來提取相鄰線路之間的并行線路長度；利用網(wǎng)列表和時鐘源作為輸入來追蹤路徑，以便提取時鐘網(wǎng)；和利用描述在網(wǎng)列表中描述的單元輸出端的信號波形的傾角的傾角信息作為輸入，針對提取的網(wǎng)，根據(jù)單元輸出端的信號波形的傾角的幅度，將相鄰線路分成受到串擾影響的受害方線路和發(fā)出串擾影響的攻擊方線路，以便確定該網(wǎng)是否受到了串擾的影響。
4.一種串擾檢驗方法，包括步驟通過輸入布線，并進一步輸入描述并行線路長度的限定值的基準值來提取相鄰線路之間的并行線路長度；輸入并行線路長度，并進一步輸入根據(jù)用于驅(qū)動并行線路的單元的驅(qū)動能力，描述在發(fā)生串擾的情況下波動的延遲波動的延遲波動表，以便計算在并行線路長度提取過程中提取的并行線路長度與多少延遲波動相對應；和輸出在延遲波動計算步驟中計算的延遲波動，作為用于驗證時序的延遲信息。
5.一種串擾檢驗方法，包括步驟通過輸入布線，并進一步輸入描述并行線路長度的限定值的基準值來提取相鄰線路之間的并行線路長度；輸入描述延遲信息的程序庫，并進一步輸入具有多個驅(qū)動能力的標準主單元，針對其驅(qū)動能力未知的目標單元模塊，根據(jù)程序庫中的輸出信號的波形傾角信息計算主單元的依據(jù)驅(qū)動能力的驅(qū)動能力的確定值，隨后計算目標單元模塊的驅(qū)動能力的確定值，以便通過比較來確定目標單元模塊的驅(qū)動能力；和在由目標單元模塊驅(qū)動相鄰線路的情況下，針對并行線路長度提取步驟中提取的相鄰線路，根據(jù)與驅(qū)動能力確定步驟中確定的驅(qū)動能力對應的并行線路長度的限定值來確定串擾。
6.一種串擾檢驗方法，包括步驟通過輸入布線，并進一步輸入描述并行線路長度的限定值的基準值，針對分層設(shè)計的布線來提取依據(jù)分層的相鄰線路之間的并行線路長度；在每個分層的網(wǎng)列表中檢驗跨層的線路之間的連接關(guān)系，以便提取邊界信息；針對跨層的相鄰線路的相同的網(wǎng)，通過計算依據(jù)分層提取的并行線路長度的總和，計算跨層的并行線路長度；和比較跨越該分層的并行線路長度和預定的基準值來確定發(fā)生串擾的部分。
全文摘要
在并行線路長度提取過程中，輸入布線和依據(jù)間距的基準值，該依據(jù)間距的基準值描述隨線路間距而不同的并行線路長度的限定值，從而提取相鄰線路之間的并行線路長度。在依據(jù)間距的并行線路長度檢驗過程中，針對并行線路長度提取過程中提取的相鄰線路計算線路間距，將相鄰線路之間的并行線路長度與依據(jù)間距的基準值比較，在并行線路長度較大的情況下確定發(fā)生串擾的部分。
文檔編號G06F17/50GK1506883SQ20031011959
公開日2004年6月23日 申請日期2003年12月4日 優(yōu)先權(quán)日2002年12月4日
發(fā)明者巖西信房 申請人:松下電器產(chǎn)業(yè)株式會社