專利名稱：半導體集成電路及裝載它的數(shù)據(jù)載體的制作方法
技術領域：
本發(fā)明涉及半導體集成電路、裝載這種半導體集成電路的非接觸型信息介質(zhì)以及包含該非接觸型信息介質(zhì)的非接觸型信息系統(tǒng)。
背景技術：
近年來，利用線圈的互感現(xiàn)象并采用規(guī)定波長的電波供給功率、同時進行數(shù)據(jù)收發(fā)的非接觸IC卡等數(shù)據(jù)載體已進入實用階段。該非接觸IC卡根據(jù)在與非接觸IC卡之間進行電波收發(fā)的讀寫器與非接觸IC卡之間能夠進行通信的距離，大致可分為緊貼型、接觸型及遠離型等，關于它們的標準規(guī)格也正在建立之中。
特別是從讀寫器到10cm左右的距離內(nèi)能夠使用的接近型非接觸IC卡，若例如用于定期票等用途，則能夠在車站剪票口等處不用從卡套中取出非接觸IC卡，根據(jù)與讀寫器在非接觸狀態(tài)下的信息交換，進行剪票口閘門的開閉控制等，能夠在非常廣泛的范圍中使用。
下面用圖14到圖16說明以往的裝載有半導體集成電路的非接觸式IC卡有關的技術。
圖14所示為非接觸IC卡系統(tǒng)的簡圖。
非接觸式IC卡1與讀寫器2的通信，是非接觸式IC卡1一旦接近讀寫器2，則利用電磁波以非接觸方式進行功率傳輸及信號交換，讀寫器2將非接觸式IC卡1的信息與主機3進行發(fā)送與接收。
非接觸式IC卡1如圖15所示構成。
非接觸式IC卡1由非接觸IC卡用LSI11、天線線圈12及調(diào)諧諧用電容13構成。非接觸式IC卡用LSI11利用模擬電路部20、邏輯電路部21、存儲器電路部22及隨機數(shù)發(fā)生電路23等構成。
對由讀寫器2的天線線圈4輸出的電磁波5進行接收發(fā)送用的天線線圈12與非接觸IC卡用LSI11的焊盤36及37連接。調(diào)諧用電容13與天線線圈12連接。天線線圈12接收來自讀寫器2的電磁波5，在天線線圈12的兩端(焊盤36與焊盤37之間)產(chǎn)生交流電壓。
在天線線圈12的兩端產(chǎn)生的交流電壓輸入至模擬膽略部20。模擬電路部20利用整流電路30、電源電路31、時鐘發(fā)生電路32、解調(diào)電路33、調(diào)制電路34、復位發(fā)生電路35等構成。利用整流電路30及電源電路31產(chǎn)生使邏輯電路部21、存儲器電路部22及隨機數(shù)發(fā)生電路23工作用的電源電壓。
復位發(fā)生電路35對電源31的產(chǎn)生電壓進行監(jiān)控，在達到非接觸式IC卡用LSI11不引起誤動作的電源電壓大小時，接觸復位信號，非接觸式IC卡用LSI11進行工作。
在非接觸式IC卡1與讀寫器2之間收發(fā)的數(shù)據(jù)疊加在交流電磁波5上，用解調(diào)電路33解調(diào)(在非接觸式IC卡1接收來自讀寫器2的數(shù)據(jù)時)，或者用調(diào)制電路34調(diào)制(在非接觸式IC卡1向讀寫器2發(fā)送數(shù)據(jù)時)。在非接觸式IC卡1與讀寫器2之間收發(fā)的數(shù)據(jù)用于邏輯電路部21進行處理，指定地址或數(shù)據(jù)存入存儲器電路部22，指定地址讀出或?qū)懭搿?br> 為了防止寫入非接觸式IC卡1的數(shù)據(jù)非法流出或竄改，上述IC卡1與讀寫器2在進行數(shù)據(jù)交換時，進行相互認證的處理。即讀寫器2與對自己發(fā)送的查詢信號而返回規(guī)定應答信號的非接觸式IC卡1之間進行相互認證處理。作為相互認證處理的方法，已知有采樣密鑰的方法。
這里簡單說明非接觸式IC卡1與讀寫器2之間進行的采樣密碼的相互認證處理。
首先，讀寫器2對非接觸式IC卡1發(fā)送內(nèi)部產(chǎn)生的隨機數(shù)a。非接觸式IC卡1用自己的密鑰將接收的隨機數(shù)a變換為隨機數(shù)A，并將隨機數(shù)A返回給讀寫器。在讀寫器2中，利用與特定的非接觸式IC卡1之間公用的密鑰，將上述生成的隨機數(shù)a進行處理，求得隨機數(shù)A’，將求得的隨機數(shù)A’與上述從非接觸式IC卡1返回來的隨機數(shù)A進行比較。讀寫器2在隨機數(shù)A與隨機數(shù)A’一致時，確認該非接觸式IC卡1為正規(guī)的卡。
然后，非接觸式IC卡對讀寫器2發(fā)送內(nèi)部生成的隨機數(shù)b。在這種情況下，讀寫器2用自己的密鑰將接收的隨機數(shù)b變換為隨機數(shù)B，并將隨機數(shù)B返回非接觸式IC卡1。非接觸式IC卡利用與特定的讀寫器2之間公用的密鑰，將上述生成的隨機數(shù)b進行處理后，將隨機數(shù)B’與上述從讀寫器2返回來的隨機數(shù)B進行比較。非接觸式IC卡1在隨機數(shù)B與隨機數(shù)B’一致時，確認該讀寫器2為正規(guī)的讀寫器。
在非接觸式IC卡1及讀寫器2內(nèi)裝有生成上述相互認證處理所用的隨機數(shù)的隨機數(shù)發(fā)生電路23。
通常，為了產(chǎn)生預測困難的隨機數(shù)，是采用基于電阻體熱騷動的熱噪聲信號源。但是，由于熱噪聲信號只能產(chǎn)生非常微小的電壓變動(約50μV左右)，因此必須要高靈敏度的放大器。此外，由于非接觸式IC卡1的電源電壓是將電磁波整流后產(chǎn)生的，因此對于電源電壓作為噪聲疊加了很大的電磁波載波分量及發(fā)送數(shù)據(jù)信號分量，所以將基于電阻體熱騷動的熱噪聲信號進行放大是非常困難的。為此，通常非接觸式IC卡1用的隨機數(shù)發(fā)生電路23是采用了邏輯電路。
圖16所示為以往的隨機數(shù)發(fā)生電路23的一個例子。
隨機數(shù)發(fā)生電路23是稱之為所謂48位M系列隨機數(shù)發(fā)生電路，由級聯(lián)(多級串聯(lián)0的1位移位寄存器41、2位移位寄存器42、25位移位積存器43、20位移位寄存器44、構成將各位移位寄存器輸出之和輸入至第1級的20位移位寄存器44的輸入端的加法電路的加法器51、51及51構成。
1位移位寄存器41利用與CLK電路32輸出的時鐘信號CLK同步動作的觸發(fā)器55及傳輸門56構成。在利用邏輯電路部21的內(nèi)部所含CPU選擇的地址15F2H的地址線從“L”切換為“H”時，將觸發(fā)器55的輸出端作為隨機數(shù)數(shù)據(jù)D10輸出。
2位移位寄存器42、25位移位寄存器43及20位移位寄存器44的電路是分別僅將移位的位數(shù)數(shù)量的與上述1位移位寄存器41相同的電路串聯(lián)而成的。2位移位寄存器42在選擇地址15F2H時，輸出隨機數(shù)數(shù)據(jù)D11及D12。25位移位寄存器43在選擇地址15F2H、15F3H、15F4H及15F5H時，輸出隨機數(shù)數(shù)據(jù)D13到D17、D18到D115、D20到D27及D28到D211。20位移位寄存器44在選擇地址15F5H、15F6H、15F7H時，輸出隨機數(shù)數(shù)據(jù)D212到D215、D30到D37及D38到D315。

發(fā)明內(nèi)容
上述構成的隨機數(shù)發(fā)生電路23生成的隨機數(shù)具有以一定時間重復的規(guī)定的生成模式。
因此，存在讀寫器材2與非接觸式IC卡1之間交換的通信數(shù)據(jù)被竊取并確定隨機數(shù)生成模式的情況。這樣一旦確定隨機數(shù)的模式，則即使密鑰及加密處理的內(nèi)容不知道，但通過將隨機數(shù)a與隨機數(shù)A加以對應的表格，也能夠偽造非接觸式IC卡1。同樣，通過采用將隨機數(shù)b與隨機數(shù)B加以對應的表格，能夠偽造讀寫器2。
為了有效防止利用上述通信數(shù)據(jù)竊取而偽造非接觸式IC卡1或讀寫器2，就要求即使竊取通信數(shù)據(jù)也不能解讀生成模式那樣程度的高級隨機數(shù)生成電路。但是，若采用復雜的隨機數(shù)生成電路，雖能夠有效防止非法解讀隨機數(shù)生成模式，但電路尺寸變大。特別是在非接觸式IC卡1的情況下，希望內(nèi)裝的隨機數(shù)生成電路的尺寸要小。
此外，非接觸式IC卡1在進行上述相互認證處理的通信處理執(zhí)行前，必須執(zhí)行下述處理，即如在基于內(nèi)部生成的隨機數(shù)的時刻，使對于來自讀寫器2查詢處理的應答信號的應答時間變化等，避免與其他非接觸式IC卡輸出的應答信號的沖突。為了提高非接觸式IC卡與讀寫器2之間的通信速度，希望有高速工作的隨機數(shù)生成電路。
本發(fā)明的目的在于提供一種半導體集成電路，它能夠以簡單的構成使內(nèi)裝該電路的非接觸式IC卡(非接觸信息介質(zhì))小型化，而且能夠高速產(chǎn)生無規(guī)則的同樣預測困難的隨機數(shù)數(shù)據(jù)。
為了解決上述問題，本發(fā)明的數(shù)據(jù)載體用半導體集成電路為了產(chǎn)生上述隨機數(shù)，通過裝有由邏輯電路構成的計數(shù)器，在非接觸式IC卡進入讀寫器2的通信區(qū)域后，實際測量到接收讀寫器的命令為止的時間，將該值(測量時間)作為隨機數(shù)值使用，這樣非接觸式IC卡1進入讀寫器2的通信區(qū)域，能夠生成沒有完全同樣周期性的隨機數(shù)。因此，對于來自懷有惡意的第三者的攻擊，能夠容易實現(xiàn)非常難以偽造的安全的非接觸式IC卡。
本發(fā)明的半導體集成電路，在數(shù)據(jù)載體側(cè)識別讀寫器發(fā)送的信號后、數(shù)據(jù)載體應答并將信號返回的非接觸式信息系統(tǒng)中，由所述數(shù)據(jù)載體使用，包括整流電路，接收由讀寫器發(fā)送載波并進行整流，解調(diào)電路，將輸入的接收信號解調(diào)并重放數(shù)據(jù)，以及隨機數(shù)發(fā)生電路，對從所述整流電路的輸出電壓超過規(guī)定值的時刻起到識別所述讀寫器為止的時鐘信號進行計數(shù)、對時間間隔進行計數(shù)并產(chǎn)生隨機數(shù)。
此外，半導體集成電路，設置對由接收讀寫器發(fā)送的載波進行接收整流的所述整流電路的輸出信號作為輸入，檢測該輸入電壓超過規(guī)定值的時刻的復位發(fā)生電路，隨機數(shù)發(fā)生電路利用所述復位發(fā)生電路的輸出信號開始計數(shù)。
此外，識別對輸入的接收信號進行解調(diào)、重放數(shù)據(jù)的所述解調(diào)電路的解調(diào)信號或所述接收信號所含的同步信號，隨機數(shù)發(fā)生電路結(jié)束所述計數(shù)。
此外，所述時鐘信號是將由讀寫器發(fā)送的載波利用時鐘發(fā)送電路進行分頻后得到的同步型時鐘。
此外，還包括將所述隨機發(fā)生電路生成的隨機數(shù)返回所述讀寫器的邏輯電路部。
本發(fā)明的半導體集成電路，在數(shù)據(jù)載體側(cè)識別讀寫器發(fā)送的信號后、數(shù)據(jù)載體應答并將信號返回的非接觸式信息系統(tǒng)中，由所述數(shù)據(jù)載體使用，包括整流電路，接收由讀寫器發(fā)送載波并進行整流，解調(diào)電路，將輸入的接收信號解調(diào)并重放數(shù)據(jù)，第1隨機數(shù)發(fā)生電路，對從所述整流電路的輸出電壓超過第1規(guī)定值的時刻起到識別所述讀寫器為止的時間間隔進行計數(shù)，并產(chǎn)生隨機數(shù)，以及第2隨機數(shù)發(fā)生電路，對從所述整流電路的輸出電壓超過第2規(guī)定值起到識別所述讀寫器為止的時間間隔進行計數(shù)，并產(chǎn)生隨機數(shù)。
此外，還包括將所述第1及第2隨機數(shù)發(fā)生電路生成的隨機數(shù)返回所述讀寫器的邏輯電路部。
本發(fā)明的半導體集成電路，在數(shù)據(jù)載體側(cè)識別讀寫器發(fā)送的信號后、數(shù)據(jù)載體應答并將信號返回的非接觸式信息系統(tǒng)中，由所述數(shù)據(jù)載體使用，其特征在于，包括整流電路，接收由讀寫器發(fā)送載波并進行整流，解調(diào)電路，將輸入的接收信號解調(diào)并重放數(shù)據(jù)，第1隨機數(shù)發(fā)生電路，對從所述整流電路的輸出電壓超過規(guī)定值的時刻起到識別所述讀寫器為止的第1時鐘信號進行計數(shù)、對時間間隔進行計數(shù)并產(chǎn)生隨機數(shù)，以及第2隨機數(shù)發(fā)生電路，對從接收讀寫器發(fā)送的載波進行接收并整流的輸出電壓超過規(guī)定值的時刻起到識別所述讀寫器為止、與所述第1時鐘信號不同的第2時鐘信號進行計數(shù)、對時間間隔進行計數(shù)并產(chǎn)生隨機數(shù)。
此外，所述第1時鐘信號是對由讀寫器發(fā)送的載波利用時鐘發(fā)生電路進行分頻得到的同步型時鐘，所述第2時鐘信號是異步時鐘發(fā)生電路產(chǎn)生的異步時鐘。
此外，還包括將所述第1及第2隨機數(shù)發(fā)生電路生成的隨機數(shù)返回所述讀寫器的邏輯電路部。
本發(fā)明的半導體集成電路，是在上述本發(fā)明的半導體集成電路的任一個電路中，設置并行串行變換電路，將隨機數(shù)發(fā)生電路產(chǎn)生的位并行的隨機數(shù)變換為位串行，以及M系列隨機數(shù)發(fā)生電路，將并行串行變換電路的隨機數(shù)輸出作為初始值，產(chǎn)生M系列隨機數(shù)。
本發(fā)明的半導體集成電路，是在所述本發(fā)明的半導體集成電路的任一個電路中，用二進制計數(shù)器構成隨機數(shù)發(fā)生電路，設置選擇所述二進制計數(shù)器計數(shù)的時鐘信號的第1選擇電路，以及選擇將所述二進制計數(shù)器復位的復位信號的第2選擇電路。
此外，本發(fā)明的數(shù)據(jù)載體，裝載上述任一項任一項所述的半導體集成電路。


圖1表示本發(fā)明半導體集成電路(實施形態(tài)1的)的主要部即隨機數(shù)發(fā)生電路的構成圖。
圖2表示該實施形態(tài)1的非接觸式IC卡與讀寫器的通信時序圖。
圖3表示該實施形態(tài)1的電源電壓及復位信號很非接觸IC卡與讀寫器之間的距離關系的說明圖。
圖4表示該實施形態(tài)1的圖2所示時間范圍A中的各信號波形圖。
圖5表示該實施形態(tài)1的接收信號等待時間的概率分布的說明圖。
圖6表示該實施形態(tài)1的N位二進制計數(shù)器的構成圖及時序圖。
圖7表示本發(fā)明半導體繼承電路(實施形態(tài)2)的隨機數(shù)發(fā)生電路的構成圖。
圖8表示該實施形態(tài)2的第1及第2復位信號和距離關系的說明圖。
圖9表示該實施形態(tài)2的接收信號等待時間T01與T02的關系圖。
圖10表示本發(fā)明半導體集成電路(實施形態(tài)3)的隨機數(shù)發(fā)生電路的構成圖。
圖11表示該實施形態(tài)3的時鐘發(fā)生電路的構成圖。
圖12表示本發(fā)明半導體集成電路(實施形態(tài)4)的隨機數(shù)發(fā)生電路的構成圖。
圖13表示本發(fā)明半導體集成電路(實施形態(tài)5)的隨機數(shù)發(fā)生電路的構成圖。
圖14表示非接觸式IC卡系統(tǒng)的簡圖。
圖15表示以往的非接觸式IC卡的方框圖。
圖16表示以往的隨機數(shù)發(fā)生電路(M系列隨機數(shù)發(fā)生電路)的構成圖。
具體實施例方式
下面圖用圖1到13說明本發(fā)明的各實施形態(tài)。
此外，對于與表示以往例子的圖15起到相同作用的部分，附加相同標號進行說明。
(實施形態(tài)1)圖1到圖6所示為本發(fā)明的(實施形態(tài)1)。
圖1所示為代替圖15所示的非接觸式IC卡1的隨機數(shù)發(fā)生電路23裝入的隨機數(shù)發(fā)生電路。
隨機數(shù)發(fā)生電路100利用N位二進制計數(shù)器101及N個傳輸門560到56N＝1構成。對N位二進制計數(shù)器101輸入復位信號102及時鐘信號103，有N個輸出Q0到QN-1，利用接收開始信號104通過N個傳輸門560到56N＝1輸出N位隨機數(shù)。
所述時鐘信號103是將讀寫器發(fā)送的載波利用時鐘發(fā)生電路32進行分頻后得到的同步型時鐘。
圖2所示為非接觸式IC卡與讀寫器2的通信時序圖。此外，圖3所示為非接觸IC卡用LSI11內(nèi)部產(chǎn)生的電源電壓及復位信號和非接觸式IC卡1與讀寫器2之間的距離關系。此外，圖4所示為將圖2的A放大的各種信號波形。
讀寫器2發(fā)送載波根據(jù)國際標準ISO/IEC14443為13.56MHZ)，如圖2(a)所示，以周期TDL下行鏈路信號，查詢非接觸式IC卡1。
一旦非接觸式IC卡1接近讀寫器2，則如圖3(a)所示由內(nèi)部整流電路30生成的電源電壓上升，在電源電壓達到規(guī)定電壓以上(在該例中為4.5伏以上)的時刻T1，如圖3(b)所示，解除復位信號，非接觸式IC卡1將發(fā)送數(shù)據(jù)(上行鏈路信號)向讀寫器2發(fā)送。
非接觸式IC卡1開始接收，通過檢測讀寫器2發(fā)送的下行鏈路信號或利用接收信號的特定模式形成的同步模式，產(chǎn)生接收開始信號104。若能夠正常接收，則非接觸式IC卡1向讀寫器2發(fā)送上行鏈路信號，1次事務處理結(jié)束。
圖5所示為從復位信號102被解除后到接收開始信號104輸出為止的接收信號等待時間T0的概率分布。
讀寫器2發(fā)送的下行鏈路信號雖是一定的周期TDL，但非接觸式IC卡1接近讀寫器2是手動接近的。因而，非接觸式IC卡1接近讀寫器2的周期成為與周期TDL完全不相關的時間間隔。
因此，接收信號等待時間T0如圖5所示，在周期TDL時間以下同樣成為完全隨機的。若測量該接收信號等待時間T0，則完全同樣能夠用作元周期性的隨機數(shù)。
圖6所示為測量接收信號等待時間T0用的N位二進制計數(shù)器101的構成例及時序圖。
N位二進制計數(shù)器利用N個觸發(fā)器550到55N-1構成。將時鐘信號輸入至第1級別的觸發(fā)器550的CLK，將觸發(fā)器55的輸出NQ返回至輸入D，通過這樣輸出Q0將輸入的時鐘信號進行2分頻后輸出。同樣，將觸發(fā)器551到55n-1串聯(lián)，通過這樣進行分頻作為Q1到QN輸出，對復位信號解除后到接收開始信號出現(xiàn)為止的時鐘數(shù)進行計數(shù)，能夠測量接收信號T0。
下面討論二進制計數(shù)器所需要的位數(shù)。
讀寫器2由于不知道非接觸式IC卡1是否進入通信范圍以內(nèi)，因此周期性地使(查詢信號)與下列鏈路信號疊加。該下行鏈路信號的周期TDL根據(jù)系統(tǒng)規(guī)格來決定，這里若參考ISO/IEC14443的情況為約為5msec。此外，時鐘信號由于采用通常的載波，因此為13.56MHZ。
這樣，在下行鏈路信號周期TDL內(nèi)產(chǎn)生的時鐘信號個數(shù)為67567個，約為216個。即根據(jù)上述條件，利用16位的二進制計數(shù)器，能夠產(chǎn)生16位的隨機數(shù)。
邏輯電路部21將利用隨機數(shù)發(fā)生電路100的計數(shù)輸出而生成的隨機數(shù)或用自己的密鑰將該系數(shù)輸出變換后的隨機數(shù)返回前述讀寫器2。
在本實施例中，計數(shù)器是采用異步二進制加法計數(shù)器，但采用同步計數(shù)器或減法計數(shù)器也同樣有效。
此外，這里的Q0到QN-1是直接并行輸出的，但將各位進行重新排列也是有效的，具有來說，如QN-1到Q0那樣進行重新排列，則能夠更增加隨機性。
(實施形態(tài)2)圖7到圖9所示為本發(fā)明的(實施形態(tài)2)。
(實施形態(tài)1)的隨機數(shù)發(fā)生電路100生成的接收信號等待時間T0雖然確實是隨機數(shù)，但存在的問題是，16位程度的隨機數(shù)位數(shù)較少。若位數(shù)少，則在進行非接觸式IC卡1與讀寫器2的相互認證時，惡意的第三者若進行216次的試行，則有1次成功。因此，為了得到更進一步安全的非接觸式IC卡1，必須增加隨機數(shù)的位數(shù)。
圖7所示為代替圖15所示的非接觸式IC卡1的隨機數(shù)發(fā)生電路23裝入的隨機數(shù)發(fā)生電路110。
圖8所示為第1復位信號112及第2復位信號113和非接觸式IC卡1與讀寫器2之間的距離關系。圖9所示為信號等待時間T01與T02的關系。
隨機數(shù)發(fā)生電路110利用作為第1及第2隨機數(shù)發(fā)生電路的2個16位二進制計數(shù)器111a及111b、和32個傳輸門560到5615及5616到5631構成。
16位二進制計數(shù)器111a利用第1復位信號112進行時鐘信號103的計數(shù)，16位二進制計數(shù)器111b利用第2復位信號113進行時鐘信號103的計數(shù)。
數(shù)第1復位信號112如圖8(a)及(b)所示，以通常的非接觸式IC卡用LSI11的工作下限電壓(4.5伏)及解除距離約10cm進行設定，設定為使得非接觸式IC卡LSI11內(nèi)部的存儲器電路部22能夠正常進行數(shù)據(jù)寫入的工作。
第2復位信號113如圖8(a)及(c)所示，以4.3伏即比第1復位信號112僅低0.2伏進行設定。
這里，采用4.3伏左右的電壓，是非接觸式IC卡用LSI11的內(nèi)部邏輯電路進行正常動作而不產(chǎn)生問題的電壓。第2復位信號113在以復位電壓4.3伏進行設定時，在非接觸式IC卡1與讀寫器2之間的距離約12cm時能夠進行解除。第1復位信號112與第2復位信號113的解除距離之差約為2cm。
在車站剪票口等處使用非接觸IC卡系統(tǒng)時，人的移動速度為時速6km左右，以大約12msec移動復位信號1與第2復位信號113的解除距離之差2cm。由于一般的下行鏈路信號的周期TDL為5msec，因此復位信號1與第2復位信號113的解除距離之差的2cm中，具有下行鏈路信號的周期TDL的2.4個周期部。
如圖9所示，利用Q0到Q15決定的接收信號等待時間T01及利用Q16到Q31決定的接收信號等待時間T02具有相關性。但是，在實際使用時，由于人的移動速度變化，因此接收信號等待時間T01與T02的倍數(shù)從2.4倍的斜率開始，每次非接觸式IC卡1進入讀寫器2的通信區(qū)域都變化，相關性非常弱。因此，將Q0到Q15及Q16到Q31的位并行配置，通過這樣能夠用作隨機數(shù)。
邏輯電路部21將利用隨機數(shù)發(fā)生電路110的計數(shù)輸出而生成的隨機數(shù)或用自己的密鑰將該系數(shù)輸出變換后的隨機數(shù)返回前述讀寫器2。
這里，Q1到Q31是直接并行輸出的，但將各位進行重新排列也是有效的。
由上可知，為了得到32位以上的隨機數(shù)，若準備幾個復位信號及16位二進制計數(shù)器，就能夠簡單實現(xiàn)。
(實施形態(tài)3)圖10及圖11所示為本發(fā)明的(實施形態(tài)3)。
(實施形態(tài)1)的隨機數(shù)發(fā)生電路生成的接收信號等待時間T0雖然確實是隨機數(shù)，但存在的問題是，16位程度的隨機數(shù)位數(shù)較少。若位數(shù)少，則自愛進行非接觸式IC卡1與讀寫器2的相互認證時，惡意的第三者若進行216次的試行，則有1次成功。因此，必須增加隨機數(shù)的位數(shù)。
圖10所示為代替圖15所示的非接觸式IC卡1的隨機數(shù)發(fā)生電路23裝入的隨機數(shù)發(fā)生電路。
隨機數(shù)發(fā)生電路120利用作為第1及第2隨機數(shù)發(fā)生電路的2個16位二進制計數(shù)器111a及111b、和32個傳輸門560到5631構成。
對各16位二進制計數(shù)器111a及111b輸入具有互相不同頻率的第1時鐘信號103a及第2時鐘信號103b。
產(chǎn)生第2時鐘信號103b的時鐘發(fā)生電路124如圖11所示，是將2N+1級(奇數(shù)級)的反相器串聯(lián)的環(huán)形振蕩器。第1時鐘信號103a是將讀寫器2發(fā)送的載波利用時鐘發(fā)生電路32進行分頻后得到的同步型時鐘，以載波的周期(這時為13.56MHZ)工作。第2時鐘信號103b是以環(huán)形振蕩器的級數(shù)或反相器125的能力所決定的頻率工作。
若將該時鐘發(fā)生電路124的常數(shù)設定為13.56MHZ的2倍左右，則與(實施形態(tài)2)相同，能夠簡單地增加隨機數(shù)的位數(shù)。
邏輯電路部21將利用隨機數(shù)發(fā)生電路120的計數(shù)輸出而生成的隨機數(shù)或用自己的密鑰將該系數(shù)輸出變換后的隨機數(shù)返回前述讀寫器2。
這里，Q1到Q31是直接并行輸出的，但將各位進行重新排列也是有效的。
由上可知，為了得到32位以上的隨機數(shù)，若備幾對時鐘信號及16位二進制計數(shù)器，就能夠簡單實現(xiàn)。
(實施形態(tài)4)圖12所示為本發(fā)明的(實施形態(tài)4)
(實施形態(tài)1)的隨機數(shù)發(fā)生電路生成的接收信號等待時間T0雖然確實是隨機數(shù)，但存在的問題，16位程度的隨機數(shù)位數(shù)較少。若位數(shù)少，則在進行非接觸式IC卡1與讀寫器2的相互認證時，惡意的第三者若進行216次的試行，則有1次成功。因此，必須增加隨機數(shù)的位數(shù)。
在采用(實施形態(tài)2)及(實施形態(tài)3)的隨機數(shù)發(fā)生電路時，各16位之間雖然有非常弱的相關性，但是仍具有相關性。因此，必須更進一步產(chǎn)生同樣的隨機數(shù)。
圖12所示為代替圖15所示的非接觸式IC卡1的隨機數(shù)發(fā)生電路23裝入的本發(fā)明(實施形態(tài)4)的隨機數(shù)發(fā)生電路。
隨機數(shù)發(fā)生電路130利用16位二進制計數(shù)器111a及111b、32個傳輸門560到5631、16位并行串行變換電路131、M系列隨機數(shù)發(fā)生電路132、以及M位串行并行變換電路133構成。
M系列隨機數(shù)發(fā)生電路132為了進行邏輯動作，必須在復位信號解除時設定初始值。即由于在復位信號解除后，若不設定初始值，則M系列隨機數(shù)發(fā)生電路132的內(nèi)部各移位寄存器的輸出信號全部處于“L”狀態(tài)時，則永遠僅輸出“L”。
通常，僅采用M系列隨機數(shù)發(fā)生電路132，在用隨機數(shù)發(fā)生電路時，初始值設定是很重要的。因此，一般將各非接觸式IC卡1的存儲器電路部22的內(nèi)部設定的識別編號用作初始值，進行隨機數(shù)生成。通過采用這樣的結(jié)構，能夠生成每個非接觸式IC卡1都不相同的偽隨機數(shù)。
但是，若采用這樣的方法進行隨機數(shù)生成，則由于初始值一定，因此電源接通后的隨機數(shù)生成，則由于初始一定，因此電源接通后的隨機數(shù)不斷重復。此外，作為隨機數(shù)源的初始值裝在存儲器電路部22內(nèi)，若有惡意的第三者通過解析掌握了存儲器的存儲內(nèi)容，則能夠容易知道隨機數(shù)的發(fā)生模式，在保密性上不能說是安全的。
因此，對M系列隨機數(shù)發(fā)生電路132使用(實施形態(tài)1)的隨機數(shù)發(fā)生電路得到的隨機數(shù)作為初始值，通過這樣能夠生成更安全的與M系列隨機數(shù)發(fā)生電路132的位數(shù)對應的多位數(shù)的隨機數(shù)。
在該(實施形態(tài)4)中，為了(實施形態(tài)1)的隨機數(shù)發(fā)生電路得到的隨機數(shù)的擴大及位間的擴散，采用了16位的并行串行變換電路131及M系列隨機數(shù)發(fā)生電路132，但對(實施形態(tài)2)或(實施形態(tài)3)產(chǎn)生的隨機數(shù)，同樣可以用16位的并行串行變換電路131及M系列隨機數(shù)發(fā)生電路132實施。
(實施形態(tài)5)圖13所示為本發(fā)明的(實施形態(tài)5)前述的(實施形態(tài)1)到(實施形態(tài)4)的隨機數(shù)發(fā)生電路在通常的使用狀態(tài)下，接收信號等待時間T0確實是隨機數(shù)。但是，惡意的第三者若將非接觸式IC卡1每次都相同地接近讀寫器1，則不構成隨機數(shù)，每次將輸出相同的值。因此，必須增加隨機性。
圖13所示為代替圖15所示的非接觸式IC卡1的隨機數(shù)發(fā)生電路23裝入的隨機數(shù)發(fā)生電路。
隨機數(shù)發(fā)生電路140利用16位二進制計數(shù)器111、16個傳輸門560到5615、選擇器141a及141b構成。
對于16位二進制計數(shù)器111的時鐘，是利用選擇器141a選擇具有互相不同頻率的第1及第2時鐘信號103a及103b的某一個信號輸入。
這里，產(chǎn)生第1時鐘信號103a的時鐘發(fā)生電路是將2N+1級(奇數(shù)級)的反相器串聯(lián)的環(huán)形振蕩器等，具有頻率隨電源電壓及溫度等而變化的時鐘頻率。
此外，第2時鐘信號103b是以讀寫器2輸出的載波周期(在這種情況下為13.56MHZ)工作的。
此外，作為16位二進制計數(shù)器111的復位即16位二進制計數(shù)器111開始工作的基準信號，是利用選擇器114b選擇以不同電壓開始工作的第1復位信號112及第2復位信號113輸入。
這樣，利用選擇器141a及141b，進行第1及第2時鐘信號103a及103b的切換，另外進行第1及第2復位信號112及113的切換，通過這樣即使從外部周期性地進行動作，16位二進制計數(shù)器111的輸出每一次也都改變，即使惡意的第三者將非接觸式IC卡1每次都相同地接近讀寫器2，也每次輸出不同的肅靜數(shù)。因此，能夠生成并使用更安全的隨機數(shù)。
如上所述，本發(fā)明的半導體集成電路是在數(shù)據(jù)載體側(cè)識別讀寫器發(fā)送的信號后數(shù)據(jù)載體應答并將信號返回的非接觸式信息系統(tǒng)中，所述數(shù)據(jù)載體所使用的半導體集成電路，由于設置從接收讀寫器發(fā)送的載波后整流的輸出電壓超過規(guī)定值的時刻起到識別所述讀寫器為止對時鐘信號計數(shù)以對時間間隔進行計數(shù)的隨機數(shù)發(fā)生電路、以及將識別所述讀寫器的時刻的所述隨機發(fā)生電路的計數(shù)輸出用自己的密鑰進行變換后的隨機數(shù)返回所述讀寫器的邏輯電路部，因此在數(shù)據(jù)載體進入讀寫器的通信區(qū)域后，測量實際上到接收讀寫器的命令為止的時間，并將該值(測量時間)作為隨機數(shù)值使用，通過這樣數(shù)據(jù)載體每次進入讀寫器的通信區(qū)域，能夠生成沒有完全同樣周期性的隨機數(shù)。因此，對于有惡意的第三者進行的攻擊，能夠容易實現(xiàn)非常難以偽造的安全的數(shù)據(jù)載體。
此外，本發(fā)明由于設置從接送讀寫器發(fā)送的載波后整流的輸出電壓超過第1規(guī)定值的時刻起到識別所述讀寫器為止對時間間隔進行計數(shù)的第1隨機數(shù)發(fā)生電路、從接送讀寫器發(fā)送的載波后整流的輸出電壓超過第1規(guī)定值的時刻起到根據(jù)接收信號認別所述讀寫器為止對時間間隔進行計數(shù)的第2隨機數(shù)發(fā)生電路、以及將識別所述讀寫器的時刻的所述第1及爹隨機數(shù)發(fā)生電路的計數(shù)輸出用自己的密鑰進行變換后的隨機數(shù)返回所述讀寫器的邏輯電路部，或者設置從接收讀寫器發(fā)送的載波后整流的輸出電壓超過規(guī)定值的時刻起到識別所述讀寫器為止對第1時鐘信號計數(shù)以對時間間隔進行計數(shù)的第1隨機數(shù)發(fā)生電路、從接收讀寫器發(fā)送的紫波后整流的輸出電壓超過規(guī)定值的時刻起到識別所述讀寫器為止對與所述第1時鐘信號不同的第2時鐘信號計數(shù)以對時間間隔進行計數(shù)的第2隨機數(shù)發(fā)生電路、以及將識別所述讀寫器的時刻的所述第1及第2隨機數(shù)發(fā)生電路的計數(shù)輸出用自己的密鑰進行變換后的隨機數(shù)返回所述讀寫的邏輯電路部，因此也同樣能夠容易實現(xiàn)安全的數(shù)據(jù)載體。
權利要求
1.一種半導體集成電路，在數(shù)據(jù)載體(1)側(cè)識別讀寫器(2)發(fā)送的信號后、數(shù)據(jù)載體(1)應答并將信號返回的非接觸式信息系統(tǒng)中，由所述數(shù)據(jù)載體(1)使用，其特征在于，包括整流電路(30)，接收由讀寫器(2)發(fā)送載波并進行整流，解調(diào)電路(33)，將輸入的接收信號解調(diào)并重放數(shù)據(jù)，以及隨機數(shù)發(fā)生電路(100)，對從所述整流電路的輸出電壓超過規(guī)定值的時刻起到識別所述讀寫器(2)為止的時鐘信號(103)進行計數(shù)、對時間間隔(T0)進行計數(shù)并產(chǎn)生隨機數(shù)。
2.如權利權利要求1所述的半導體集成電路，其特征在于，設置對由接收讀寫器(2)發(fā)送的載波進行接收整流的所述整流電路(30)的輸出信號作為輸入，檢測該輸入電壓超過規(guī)定值的時刻的復位發(fā)生電路(35)，隨機數(shù)發(fā)生電路(100)利用所述復位發(fā)生電路(35)的輸出信號開始計數(shù)。
3.如權利要求1所述的半導體集成電路，其特征在于，識別對輸入的接收信號進行解調(diào)、重放數(shù)據(jù)的所述解調(diào)電路(33)的解調(diào)信號或所述接收信號所含的同步信號，隨機數(shù)發(fā)生電路(100)結(jié)束所述計數(shù)。
4.如權利要求1所述的半導體集成電路，其特征在于，所述時鐘信號(103)是將由讀寫器(2)發(fā)送的載波利用時鐘發(fā)送電路(32)進行分頻后得到的同步型時鐘。
5.如權利要求1所述的半導體集成電路，其特征在于，還包括將所述隨機發(fā)生電路生成的隨機數(shù)返回所述讀寫器的邏輯電路部。
6.一種半導體集成電路，在數(shù)據(jù)載體(1)側(cè)識別讀寫器(2)發(fā)送的信號后、數(shù)據(jù)載體(1)應答并將信號返回的非接觸式信息系統(tǒng)中，由所述數(shù)據(jù)載體(1)使用，其特征在于，包括整流電路(30)，接收由讀寫器(2)發(fā)送載波并進行整流，解調(diào)電路(33)，將輸入的接收信號解調(diào)并重放數(shù)據(jù)，第1隨機數(shù)發(fā)生電路(111a)，對從所述整流電路的輸出電壓超過第1規(guī)定值的時刻起到識別所述讀寫器(2)為止的時間間隔(T01)進行計數(shù)，并產(chǎn)生隨機數(shù)，以及第2隨機數(shù)發(fā)生電路(111b)，對從所述整流電路(30)的輸出電壓超過第2規(guī)定值起到識別所述讀寫器(2)為止的時間間隔(T02)進行計數(shù)，并產(chǎn)生隨機數(shù)。
7.如權利要求6所述的半導體集成電路，其特征在于，還包括將所述第1及第2隨機數(shù)發(fā)生電路生成的隨機數(shù)返回所述讀寫器的邏輯電路部。
8.一種半導體集成電路，在數(shù)據(jù)載體(1)側(cè)識別讀寫器(2)發(fā)送的信號后、數(shù)據(jù)載體(1)應答并將信號返回的非接觸式信息系統(tǒng)中，由所述數(shù)據(jù)載體(1)使用，其特征在于，包括整流電路(30)，接收由讀寫器(2)發(fā)送載波并進行整流，解調(diào)電路(33)，將輸入的接收信號解調(diào)并重放數(shù)據(jù)，第1隨機數(shù)發(fā)生電路(111a)，對從所述整流電路的輸出電壓超過規(guī)定值的時刻起到識別所述讀寫器(2)為止的第1時鐘信號(103a)進行計數(shù)、對時間間隔(T01)進行計數(shù)并產(chǎn)生隨機數(shù)，以及第2隨機數(shù)發(fā)生電路(111b)，對從接收讀寫器(2)發(fā)送的載波進行接收并整流的輸出電壓超過規(guī)定值的時刻起到識別所述讀寫器(2)為止、與所述第1時鐘信號(103a)不同的第2時鐘信號(103b)進行計數(shù)、對時間間隔(T02)進行計數(shù)并產(chǎn)生隨機數(shù)。
9.如權利要求8所述的半導體集成電路，其特征在于，所述第1時鐘信號(103a)是對由讀寫器(2)發(fā)送的載波利用時鐘發(fā)生電路(32)進行分頻得到的同步型時鐘，所述第2時鐘信號(103b)是異步時鐘發(fā)生電路(124)產(chǎn)生的異步時鐘。
10.如權利要求8所述的半導體集成電路，其特征在于，還包括將所述第1及第2隨機數(shù)發(fā)生電路生成的隨機數(shù)返回所述讀寫器的邏輯電路部。
11.如權利要求1、6或8中任一項所述的半導體集成電路，其特征在于，設置并行串行變換電路(131)，將隨機數(shù)發(fā)生電路產(chǎn)生的位并行的隨機數(shù)變換為位串行，以及M系列隨機數(shù)發(fā)生電路(132)，將并行串行變換電路(131)的隨機數(shù)輸出作為初始值，產(chǎn)生M系列隨機數(shù)。
12.如權利要求1、6或8中任一項所述的半導體集成電路，其特征在于，用二進制計數(shù)器構成隨機數(shù)發(fā)生電路，設置選擇所述二進制計數(shù)器計數(shù)的時鐘信號的第1選擇電路(141a)，以及選擇將所述二進制計數(shù)器復位的復位信號的第2選擇電路(141b)。
13.一種數(shù)據(jù)載體(1)，其特征在于，裝載如權利要求1至12中任一項所述的半導體集成電路。
全文摘要
本發(fā)明揭示一種半導體集成電路及裝載它的數(shù)據(jù)載體，通過裝載測量從非接觸IC卡進入讀寫器通信區(qū)域到實際接收讀寫器命令為止的時間的計數(shù)器，將該計數(shù)器的測量時間用作隨機數(shù)值，能夠產(chǎn)生高速、無規(guī)則性且同樣預測困難的隨機數(shù)數(shù)據(jù)，實現(xiàn)非接觸式IC卡的小型化。
文檔編號G06K7/00GK1434375SQ0310298
公開日2003年8月6日 申請日期2003年1月24日 優(yōu)先權日2002年1月25日
發(fā)明者中根讓治, 大屋光功 申請人:松下電器產(chǎn)業(yè)株式會社