專利名稱：沖擊信號(hào)處理芯片的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于信號(hào)處理領(lǐng)域，涉及一種沖擊信號(hào)處理芯片及實(shí)現(xiàn)方法。
現(xiàn)有的技術(shù)處理沖擊信號(hào)一般是基于各種操作系統(tǒng)設(shè)計(jì)的應(yīng)用軟件完成的，它主要適合對(duì)沖擊信號(hào)的事后處理(先測(cè)量、后處理)，不能完成對(duì)單路或多路沖擊信號(hào)的實(shí)時(shí)處理。
本實(shí)用新型提供的一種沖擊信號(hào)處理芯片目前還未見類似的研究成果，以下是本實(shí)用新型的特點(diǎn)及優(yōu)點(diǎn)。
1.基于片上系統(tǒng)(SOC)完成沖擊信號(hào)實(shí)時(shí)處理，為設(shè)計(jì)低功耗、小型化的沖擊信號(hào)處理設(shè)備提供了條件；2.能同時(shí)完成對(duì)三路沖擊信號(hào)的實(shí)時(shí)處理；3.不涉及到半導(dǎo)體加工，開發(fā)周期短、設(shè)計(jì)費(fèi)用低，研發(fā)風(fēng)險(xiǎn)小。
以下結(jié)合附圖和附表對(duì)本實(shí)用新型的具體實(shí)施方式
作進(jìn)一步詳細(xì)說明。


圖1為濾波器舍入誤差模型；圖2為沖擊信號(hào)處理芯片引腳圖；圖3為沖擊信號(hào)處理芯片軟件系統(tǒng)設(shè)計(jì)模塊圖；圖4為沖擊信號(hào)處理芯片仿真結(jié)果；表1為改進(jìn)的遞歸數(shù)字濾波法與條樣函數(shù)法計(jì)算復(fù)雜度比較；表2為沖擊信號(hào)采樣頻率與峰值檢測(cè)誤差對(duì)照表；表3為采樣頻率與濾波系數(shù)量化階數(shù)對(duì)照表；表4為運(yùn)算字長(zhǎng)與最大舍入噪聲方差關(guān)系對(duì)照表；表5為沖擊信號(hào)處理芯片設(shè)計(jì)參數(shù)；表6為沖擊信號(hào)處理芯片引腳定義；表7為沖擊信號(hào)處理芯片系統(tǒng)存儲(chǔ)器配置表。
表1為改進(jìn)的遞歸數(shù)字濾波法與條樣函數(shù)法計(jì)算復(fù)雜度比較。在沖擊信號(hào)處理芯片設(shè)計(jì)之前，需要選擇沖擊響應(yīng)譜的計(jì)算方法。目前最好的求沖擊響應(yīng)譜的數(shù)字方法是改進(jìn)的遞歸數(shù)字濾波法和條樣函數(shù)法。設(shè)Δt為采樣間隔，ζ為阻尼系數(shù)，fi為分析頻率序列，i＝1，2，3…Nf， 為頻率fi對(duì)應(yīng)的絕對(duì)加速度響應(yīng)序列， 為頻率fi對(duì)應(yīng)的相對(duì)加速度響應(yīng)序列，u(k)為沖擊波加速度測(cè)量序列，k＝1，2，3…，則改進(jìn)的遞歸數(shù)字濾波法求fi對(duì)應(yīng)的絕對(duì)沖擊加速度響應(yīng)值 的數(shù)學(xué)模型為Xfi(k)=b0u(k)+b1u(k-1)+b2u(k-2)+q1Xfi(k-1)+q2Xfi(k-2)----(1)]]>式(1)中b0=1-e2πfζΔtsin(2πfiΔt1-ζ2)2πfiΔt1-ζ2]]>b1=2e-2πfiζΔt[sin(2πfiΔt1-ζ2)2πfiΔt1-ζ2-cos(2πfiΔt1-ζ2)]]]>b2=e-2πfiζΔt[e-2πfiζΔt-sin(2πfiΔt1-ζ2)2πfiΔt1-ζ2]]]>q1=2e-2πfiζΔtcos(2πfiΔt1-ζ2)]]]>q2=-e-4πfiζΔt]]>條樣函數(shù)法求fi對(duì)應(yīng)的絕對(duì)沖擊加速度響應(yīng)值 的數(shù)學(xué)模型是afi(k)=u(k+1)+(2+4ξω1Δt+ωi2Δt2)b1-2(ξωi+ωi2Δt)δ·fi(k)-ωi2δfi(k)6Δt+6ξωiΔt2+ωi2Δt2----(2)]]>式(2)中δfi(k+1)=afi(k)Δt3+bfiΔt2+δ·fi(k)Δt+δfi(k)]]>δ·fi(k+1)=3afiΔt2+2bfiΔt+δfi]]>bfi=3afiΔt]]>ωi=2πfi]]>X=u+δ]]>設(shè) 為fi對(duì)應(yīng)的絕對(duì)加速度響應(yīng)序列 絕對(duì)值的最大值，則 作為fi的函數(shù)即為最大絕對(duì)沖擊加速度響應(yīng)譜。
從表1中可見，改進(jìn)的遞歸數(shù)字濾波法每遞推一步，只需要做五次乘法和四次加法，而條樣函數(shù)法需要做九次乘法，一次除法和九次加法，在滿足同樣計(jì)算精度和處理速度的前提下，后者使用的硬件資源要增加一倍以上，因此，沖擊信號(hào)處理芯片采用改進(jìn)的遞歸數(shù)字濾波法設(shè)計(jì)。
明確沖擊響應(yīng)譜計(jì)算方法后，有很多芯片設(shè)計(jì)參數(shù)如采樣頻率、濾波系數(shù)字長(zhǎng)、運(yùn)算字長(zhǎng)等需要確定。這些參數(shù)既互相關(guān)聯(lián)、又互相制約，它們直接影響沖擊信號(hào)處理芯片的綜合性能。下面主要從處理誤差和濾波器穩(wěn)定性分析入手，綜合權(quán)衡多種因素，確定沖擊信號(hào)處理芯片的各種設(shè)計(jì)參數(shù)。
采樣頻率。表2為沖擊信號(hào)采樣頻率與峰值檢測(cè)誤差對(duì)照表。沖擊響應(yīng)譜的處理結(jié)果不僅受沖擊響應(yīng)譜計(jì)算方法的影響，而且也受采樣頻率的影響。設(shè)u(t)近似正弦波，頻率為f，采樣峰值在采樣間隔 內(nèi)，任意位置出現(xiàn)的概率p(t)滿足均勻分布，則 u(t)＝Acos(2πft) (4)采樣峰值的數(shù)學(xué)期望值為E[u]=∫-∞∞Acos(2πft)dt=∫-Δt/2Δt/2Acos(2πft)dt=Asin(πfΔt)πfΔt----(5)]]>統(tǒng)計(jì)誤差的百分比為e=1-sin(πf/fs)πf/fs----(6)]]>式(6)中fs為采樣頻率。如果實(shí)際峰值恰好落在兩采樣點(diǎn)的中間，則有可能出現(xiàn)最大誤差emax為emax=(1-cosπMf)×100%----(7)]]>式(7)中Mf=fs/f.]]>但以emax作為實(shí)際檢測(cè)誤差不甚合理，因?yàn)榘l(fā)生這種極端情況的概率是很小的。所以，以統(tǒng)計(jì)平均值作為實(shí)際誤差估計(jì)值較合理。表2為根據(jù)式(6)計(jì)算的沖擊信號(hào)采樣頻率與峰值檢測(cè)誤差對(duì)照表。選根據(jù)表2分析結(jié)果，由于采樣頻率對(duì)沖擊響應(yīng)譜處理結(jié)果影響很大，提高采樣速率可以有效減小沖擊響應(yīng)譜處理誤差，但同時(shí)會(huì)提高芯片功耗，為了便于芯片的使用者進(jìn)行優(yōu)化設(shè)計(jì)，采樣頻率設(shè)計(jì)為在20,000Hz到40,000Hz范圍內(nèi)用戶自定義。
濾波系數(shù)字長(zhǎng)。表3為采樣頻率與濾波系數(shù)量化階數(shù)對(duì)照表；從理論上分析，用改進(jìn)的遞歸數(shù)字濾波法設(shè)計(jì)的濾波器的傳遞函數(shù)為H(z)=b0+b1z+b2z-21-q1z-q2z-2----(8)]]>其中系數(shù)b0，b1，b2，q1，q2都應(yīng)該是無限精確的，但實(shí)際實(shí)現(xiàn)時(shí)，濾波器的所有系數(shù)都必須用有限的二進(jìn)制碼表示，濾波器系數(shù)的誤差必將使濾波器的零點(diǎn)和極點(diǎn)發(fā)生偏離，影響濾波器的性能，嚴(yán)重時(shí)甚至使單位圓內(nèi)的極點(diǎn)移到單位圓外，造成濾波器不穩(wěn)定。
假設(shè)系數(shù)的量化使得q1、q2分別變成了q1+Δq1，q2+Δq2，量化誤差導(dǎo)致了濾波器不穩(wěn)定，極點(diǎn)在單位圓上，1-q2-Δq2-q1-Δq1＝0 (9)要保證濾波器極點(diǎn)在單位圓內(nèi)，則Δq2+Δq1＜1-q1-q2根據(jù)式(1)q1=2e-2πfξΔtcos(2πfΔt1-ζ2)]]]>q2=-e-4πfξΔt]]>取ζ＝1/2Q＝0.05，沖擊信號(hào)分析的下限頻率為20Hz，可得到表3所示的在不同采樣頻率下，保持濾波器穩(wěn)定的濾波系數(shù)的最小字長(zhǎng)。
運(yùn)算字長(zhǎng)。表4為運(yùn)算字長(zhǎng)與最大舍入噪聲方差關(guān)系對(duì)照表。用改進(jìn)的遞歸數(shù)字濾波法設(shè)計(jì)濾波器時(shí)，在乘法和加法運(yùn)算中都會(huì)產(chǎn)生量化效應(yīng)。
圖1為濾波器舍入誤差模型。其中e0、e1、e2、e3和e4分別是系數(shù)b0、b1、b2、q1、q2相乘后引入的舍入噪聲，輸出噪聲ef是由e0、e1、e2、e3和e4通過H(z)后形成的。令H(z)=b0+b1z+b2z-21-q1z-q2z-2=N(z)D(z)]]>則 其中σ為舍入噪聲方差，σ2=q2/12,]]>q為量化間距，將σ代入式(10)利用留數(shù)定律即可求出圍線積分值ef的方差值。表4中是不同運(yùn)算字長(zhǎng)舍入噪聲的最大值。
輸出結(jié)果及輸出數(shù)據(jù)格式?jīng)_擊信號(hào)的處理結(jié)果主要為沖擊響應(yīng)譜，同時(shí)記錄并傳輸?shù)男盘?hào)還有輸入信號(hào)的零位、最大值、最小值，分別用于監(jiān)測(cè)傳感器和沖擊信號(hào)處理芯片的工作狀態(tài)，避免由于傳感器或沖擊信號(hào)處理芯片的非正常工作，誤導(dǎo)處理結(jié)果的應(yīng)用。沖擊信號(hào)輸入的零位、最大值、最小值碼用8bit表示，考慮到?jīng)_擊加速度的動(dòng)態(tài)范圍較大，沖擊響應(yīng)譜的處理結(jié)果用16位浮點(diǎn)表示，高14位為有效數(shù)據(jù)位，低兩位為小數(shù)點(diǎn)位，輸出動(dòng)態(tài)范圍為16,384～0.125。
表5為沖擊信號(hào)處理芯片的設(shè)計(jì)參數(shù)。沖擊信號(hào)采樣頻率一般為分析頻率上限的四倍，則分析頻率的上限為10,000Hz。根據(jù)表3的分析結(jié)果，保證濾波器穩(wěn)定工作的濾波系數(shù)字長(zhǎng)不能小于17bit，考慮到存儲(chǔ)器結(jié)構(gòu)和工程應(yīng)用，濾波系數(shù)的字長(zhǎng)為24bit。和峰值誤差相比，由運(yùn)算字長(zhǎng)引起的誤差較小，從表4可見，運(yùn)算字長(zhǎng)大于20bit，足可以滿足沖擊響應(yīng)譜計(jì)算要求。表5中，分析頻率范圍、濾波器中心頻率、阻尼系數(shù)可根據(jù)用戶要求方便修改。
由于沖擊波信號(hào)的測(cè)量頻率和編碼階數(shù)是固定的，而最大絕對(duì)沖擊加速度譜為累計(jì)值，因此，控制最大絕對(duì)沖擊加速度譜的輸出頻率，即可獲得不同的沖擊數(shù)據(jù)的壓縮比。根據(jù)表5中的設(shè)計(jì)參數(shù)，假設(shè)采樣頻率為20,000Hz/s，輸入數(shù)據(jù)的字長(zhǎng)10bit，每100毫秒傳輸一次當(dāng)前沖擊波測(cè)量的最大和最小值，平均100毫秒傳輸一個(gè)完整的最大絕對(duì)沖擊加速度響應(yīng)譜，則沖擊數(shù)據(jù)的壓縮比為約12比1。分析如下設(shè)100毫秒測(cè)量的沖擊波數(shù)據(jù)量為Cin，輸入零位、輸入最大值、輸入最小值和一個(gè)完整的最大絕對(duì)沖擊加速度響應(yīng)譜數(shù)據(jù)量為Cout，沖擊數(shù)據(jù)的壓縮比為k，則
Cin＝0.1s×20000kbit/s×10＝20000bitCout＝102×16bit+8bit+8bit+8bit＝1656bitk=Cin/Cout≈12]]>同理，如果平均200毫秒傳輸一個(gè)完整的沖擊響應(yīng)譜則壓縮比約為24比1。
對(duì)沖擊信號(hào)的測(cè)量，一般是同時(shí)監(jiān)測(cè)X、Y、Z三個(gè)軸向，因此，將三路沖擊信號(hào)的壓縮電路設(shè)計(jì)在一片F(xiàn)PGA中，可以簡(jiǎn)化板級(jí)電路設(shè)計(jì)，減少元器件之間的連線和接點(diǎn)數(shù)目。
圖2為沖擊信號(hào)處理芯片引腳圖，表6為沖擊信號(hào)處理芯片引腳定義。表6中Clk_Sys為芯片工作時(shí)鐘；Reset為芯片復(fù)位信號(hào)，Clear為清零信號(hào)，A0，A1，A2為多路開關(guān)地址控制信號(hào)；Clk_A/D為A/D啟動(dòng)信號(hào)，Eoc為A/D數(shù)據(jù)準(zhǔn)備好信號(hào)，為差分接口輸出控制信號(hào)，Data_U為沖擊波測(cè)量值，PCM為處理結(jié)果輸出。
圖3為沖擊信號(hào)處理芯片軟件系統(tǒng)設(shè)計(jì)模塊圖。沖擊信號(hào)處理芯片軟件采用超高速集成電路硬件描述語言(VHDL)設(shè)計(jì)，芯片設(shè)計(jì)軟件由五種模塊組成，它們是系統(tǒng)控制模塊(1)、子系統(tǒng)控制模塊(2)、輸入模塊(3)、核模塊(4)、輸出模塊(5)。芯片采用自頂向下(Top-Down)的層次化結(jié)構(gòu)設(shè)計(jì)方法。頂層為系統(tǒng)控制模塊，該模塊由三個(gè)子系統(tǒng)控制模塊組成，每個(gè)子系統(tǒng)又由三個(gè)完成不同功能的底層模塊組成(輸入模塊、核模塊、輸出模塊)。各模塊的功能如下(1)系統(tǒng)控制模塊●外部系統(tǒng)復(fù)位控制；●輸入輸出時(shí)序控制；●內(nèi)部定時(shí)清零功能；●三個(gè)子系統(tǒng)控制模塊的元件例化連接。
(2)子系統(tǒng)控制模塊●一路沖擊信號(hào)的處理；●輸入模塊、核模塊、輸出模塊元件例化連接。
(3)輸入模塊●產(chǎn)生A/D控制信號(hào)；●產(chǎn)生核模塊流水運(yùn)算控制信號(hào)；●計(jì)算輸入零位；●輸入數(shù)據(jù)的預(yù)處理；●監(jiān)測(cè)輸入最大、最小值。
(4)核模塊●計(jì)算最大絕對(duì)沖擊加速度響應(yīng)譜；(5)輸出模塊●控制串性輸出時(shí)序。
表7為沖擊信號(hào)處理芯片系統(tǒng)存儲(chǔ)器配置表。合理的數(shù)據(jù)存儲(chǔ)結(jié)構(gòu)不僅有利于充分利用硬件資源，也為優(yōu)化計(jì)算流程、提高處理運(yùn)算速度提供好的氛圍。要采用System on Chip的設(shè)計(jì)思想，將三路沖擊信號(hào)的處理電路設(shè)計(jì)在一片F(xiàn)PGA中，決定FPGA母片型號(hào)的主要因素是片內(nèi)可配置存儲(chǔ)器(RAM)的容量。三路沖擊信號(hào)的處理共需要79,672bit數(shù)據(jù)存儲(chǔ)容量，選用XILINX公司生產(chǎn)的XCV600(內(nèi)部Block RAM的容量為98.304bit)可滿足三路沖擊信號(hào)處理對(duì)存儲(chǔ)器容量的要求。濾波系數(shù)b0、b1、b2、q1、q2獨(dú)立的ROM存儲(chǔ)，每次系統(tǒng)加電時(shí)執(zhí)行一次ROM初始化；加速度X(k-1)、X(k-2)和最大絕對(duì)加速度|X(k)|max存儲(chǔ)在同一個(gè)RAM中。該方案既保證了存儲(chǔ)資源的利用率，控制電路也相對(duì)簡(jiǎn)單。
在圖3所示的沖擊信號(hào)處理芯片軟件設(shè)計(jì)模塊圖中，核模塊的設(shè)計(jì)是關(guān)鍵。根據(jù)式(1)和表5可知，沖擊信號(hào)的分析頻點(diǎn)為Nf＝102，每采樣一個(gè)時(shí)域上的沖擊數(shù)據(jù)，核模塊需要實(shí)時(shí)完成在Nf頻點(diǎn)的最大絕對(duì)沖擊加速度的計(jì)算，下面以一個(gè)頻點(diǎn)的最大沖擊加速度計(jì)算為例，介紹核模塊的工作原理。
沖擊加速度的計(jì)算采用流水線工作，共分(1)，(2)兩拍流水線完成，每個(gè)節(jié)拍又有各自獨(dú)立的節(jié)拍，5個(gè)周期內(nèi)完成一個(gè)頻點(diǎn)最大沖擊加速度的計(jì)算。
(1)五次乘法四次加法運(yùn)算。
分5步完成5次乘加操作，四次累加，流程如下Step1 u(k)與b0相乘，累加器初始值為u(k)×b0Step2 u(k-1)與b1相乘，累加器累加Step2計(jì)算結(jié)果Step3 u(k-2)與b2相乘，累加器累加Step3計(jì)算結(jié)果Step4 X(k-1)與q1相乘，累加器累加Step4計(jì)算結(jié)果Step0 X(k-2)與q2相乘，累加器累加Step0計(jì)算結(jié)果(2)數(shù)據(jù)的準(zhǔn)備和后處理。
分5步完成數(shù)據(jù)的準(zhǔn)備和后處理，流程如下Step0 讀出點(diǎn)頻fi-1對(duì)應(yīng)的X(k-1)；Step1 完成科學(xué)計(jì)數(shù)法的轉(zhuǎn)換及數(shù)據(jù)截取，并鎖存最終結(jié)果；同時(shí)將fi-1對(duì)應(yīng)的X值寫入fi-1的X(k-1)位置；Step2 將fi-1的X(k-1)寫入X(k-2)的位置，從R_max中讀取fi的|X(k)|max；Step3 讀出fi值對(duì)應(yīng)的X(k-1)，比較|X(k)|max的值并回寫；Step4 讀出fi值對(duì)應(yīng)的X(k-2)，讀取下一個(gè)要輸出的|X(k)|max，寫入輸出寄存器。
流水運(yùn)算保證一個(gè)頻點(diǎn)的最大絕對(duì)沖擊加速度的計(jì)算時(shí)間為5個(gè)時(shí)鐘，設(shè)沖擊信號(hào)的分析頻點(diǎn)數(shù)為Nf，沖擊信號(hào)處理芯片工作時(shí)鐘頻率為fm，則計(jì)算Nf點(diǎn)最大沖擊加速度的時(shí)間為Ts=5/fm×Nf]]>(11)由式(12)可得，沖擊信號(hào)的采樣頻率fs與沖擊信號(hào)處理芯片工作時(shí)鐘頻率fm的關(guān)系為fs＝5×fm×Nf(12)由式(12)可見，改變沖擊信號(hào)處理芯片工作的時(shí)鐘頻率，即可改變沖擊信號(hào)的采樣頻率。
圖4為沖擊信號(hào)處理芯片設(shè)計(jì)仿真結(jié)果。其中，(a)為仿真輸入波形。仿真輸入為標(biāo)準(zhǔn)半正弦波，半正弦波峰值VPP＝1001011010(8位編碼結(jié)果)，半正弦波持續(xù)時(shí)間t＝0.125秒，以512Hz采樣頻率采樣64點(diǎn)。(c)為通用計(jì)算機(jī)計(jì)算沖擊的最大絕對(duì)沖擊加速度響應(yīng)譜的結(jié)果，X為最大絕對(duì)沖擊響應(yīng)譜值。(d)為沖擊信號(hào)處理芯片計(jì)算沖擊響應(yīng)譜的仿真值，XS為沖擊響應(yīng)譜值。(b)是沖擊信號(hào)處理芯片計(jì)算沖擊響應(yīng)譜的仿真值XS與通用計(jì)算機(jī)計(jì)算的沖擊響應(yīng)譜值X的差值，最大絕對(duì)誤差為1.05。圖4中f為分析頻率，單位為赫茲。
沖擊信號(hào)處理芯片選用Xilinx公司生產(chǎn)、型號(hào)為XCV600-4的FPGA母片完成。沖擊信號(hào)處理芯片的行為級(jí)仿真采用美國(guó)Active公司開發(fā)的Active-VHDL軟件完成，沖擊信號(hào)處理芯片的綜合、映射、布局、布線及帶有時(shí)延的后仿真(Post Simulation)，采用Xilinx公司Fundation可編程邏輯設(shè)計(jì)軟件完成。
表1

表2

表3

表4

表5

表6

表7
權(quán)利要求1.一種沖擊信號(hào)處理芯片，其特征在于基于SoC(System onChip)的思想，完成了沖擊信號(hào)處理芯片的設(shè)計(jì)。沖擊信號(hào)處理芯片設(shè)計(jì)的具體步驟如下(I) 沖擊譜計(jì)算方法確定；(II) 沖擊信號(hào)處理芯片設(shè)計(jì)參數(shù)確定；(III) 沖擊信號(hào)處理芯片系統(tǒng)設(shè)計(jì)；(IV) 沖擊信號(hào)處理芯片設(shè)計(jì)軟件編寫；(V) 沖擊信號(hào)處理芯片設(shè)計(jì)仿真；(VI) 沖擊信號(hào)處理芯片的FPGA實(shí)現(xiàn)。其特征在于上述第(I)確定了基于片上系統(tǒng)(SoC)完成沖擊譜計(jì)算的最佳方法，第(II)給出了沖擊信號(hào)處理芯片設(shè)計(jì)的各種參數(shù)，第(III)、第(IV)、第(V)采用超高速集成電路硬件描述語言完成芯片的設(shè)計(jì)，第(VI)基于可編程門陣列完成了沖擊信號(hào)處理芯片的實(shí)現(xiàn)，芯片設(shè)計(jì)軟件由五種模塊組成，它們是系統(tǒng)控制模塊(1)、子系統(tǒng)控制模塊(2)、輸入模塊(3)、核模塊(4)、輸出模塊(5)。芯片采用自頂向下(Top-Down)的層次化結(jié)構(gòu)設(shè)計(jì)方法。頂層為系統(tǒng)控制模塊，該模塊由三個(gè)子系統(tǒng)控制模塊組成，每個(gè)子系統(tǒng)又由三個(gè)完成不同功能的底層模塊組成(輸入模塊、核模塊、輸出模塊)。
2.根據(jù)權(quán)利要求1所述的一種沖擊信號(hào)處理芯片，其特征在于給出了沖擊信號(hào)處理芯片設(shè)計(jì)優(yōu)化參數(shù)。
3.根據(jù)權(quán)利要求1所述的一種沖擊信號(hào)處理芯片，其特征在于采用可編程門陣列完成沖擊信號(hào)處理芯片設(shè)計(jì)。
4.根據(jù)權(quán)利要求1所述的一種沖擊信號(hào)處理芯片，其特征在于一片芯片同時(shí)完成對(duì)三路沖擊信號(hào)的實(shí)時(shí)處理。
5.根據(jù)權(quán)利1要求所述的一種沖擊信號(hào)處理芯片，其特征在于沖擊信號(hào)處理芯片采用改進(jìn)的數(shù)字濾波法計(jì)算沖擊響應(yīng)譜。
6.根據(jù)權(quán)利要求1所述的一種沖擊信號(hào)處理芯片，其特征在于改變沖擊信號(hào)處理芯片工作時(shí)鐘的頻率，即可改變沖擊信號(hào)的采樣頻率。
7根據(jù)權(quán)利要求1所述的一種沖擊信號(hào)處理芯片，其特征在于沖擊信號(hào)處理芯片的設(shè)計(jì)軟件采用模塊化設(shè)計(jì)，具體包括系統(tǒng)控制模塊(1)、子系統(tǒng)控制模塊(2)、輸入模塊(3)、核模塊(4)、輸出模塊(5)共個(gè)模塊。其特征在于通過模塊組合，完成多路沖擊信號(hào)的實(shí)時(shí)處理。
專利摘要本實(shí)用新型屬于信號(hào)處理領(lǐng)域，它公開了一種沖擊信號(hào)處理芯片。該芯片主要完成三路沖擊信號(hào)的沖擊加速度響應(yīng)譜計(jì)算。芯片采用超高速集成電路硬件描述語言(VHDL)完成，基于可編程門陣列實(shí)現(xiàn)。芯片設(shè)計(jì)軟件包括系統(tǒng)控制模塊(1)、子系統(tǒng)控制模塊(2)、輸入模塊(3)、核模塊(4)、輸出模塊(5)共五部分。本實(shí)用新型可完成沖擊信號(hào)的實(shí)時(shí)處理，可用于半導(dǎo)體加工，開發(fā)周期短，設(shè)計(jì)費(fèi)用低，研發(fā)風(fēng)險(xiǎn)小。
文檔編號(hào)G06F9/45GK2567674SQ0228917
公開日2003年8月20日 申請(qǐng)日期2002年12月12日 優(yōu)先權(quán)日2002年12月12日
發(fā)明者諶德榮 申請(qǐng)人:諶德榮