專(zhuān)利名稱(chēng)：一種看門(mén)狗清狗電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及處理器監(jiān)控領(lǐng)域，具體地說(shuō)，涉及一種看門(mén)狗清狗電路。
WDT的基本原理是當(dāng)處理器正常工作時(shí)，處理器在規(guī)定的時(shí)間間隔內(nèi)不斷地向WDT發(fā)送清狗脈沖，當(dāng)處理器死機(jī)時(shí)，由于在規(guī)定的時(shí)間間隔內(nèi)處理器不能向WDT發(fā)送清狗脈沖，WDT將會(huì)產(chǎn)生復(fù)位信號(hào)將處理器復(fù)位，此后，處理器重新開(kāi)始執(zhí)行程序，并繼續(xù)按時(shí)清狗。
在應(yīng)用WDT的嵌入式系統(tǒng)中，通常采用如

圖1所示的清狗方式。可編程邏輯器件(PLD，Programmable Logic Device)對(duì)來(lái)自處理器的地址信號(hào)、數(shù)據(jù)信號(hào)和寫(xiě)信號(hào)進(jìn)行譯碼，以一定的時(shí)間間隔輸出清狗信號(hào)給WDT電路的清狗端WDI，而WDT電路輸出的復(fù)位信號(hào)則送給處理器和其他重要電路。
然而，由于有時(shí)處理器業(yè)務(wù)繁忙，造成處理器超過(guò)了最大清狗時(shí)間間隔而無(wú)法輸出清狗信號(hào)，致使WDT誤以為處理器出現(xiàn)故障而發(fā)生誤操作，輸出復(fù)位信號(hào)復(fù)位處理器和整個(gè)系統(tǒng)，從而造成正常業(yè)務(wù)的終止。
例如，處理器監(jiān)控電路為ADM706或MAX706看門(mén)狗定時(shí)器，其要求的最大清狗時(shí)間間隔是1.6秒，而且不能修改。如果處理器在1.6秒內(nèi)未及時(shí)清狗，WDT將輸出復(fù)位信號(hào)復(fù)位處理器和整個(gè)系統(tǒng)，終止處理器正常業(yè)務(wù)的運(yùn)行。
盡管現(xiàn)在已經(jīng)出現(xiàn)了清狗時(shí)間間隔可調(diào)的處理器監(jiān)控電路，但是使用得并不廣泛，成本也較高，而且清狗的時(shí)間間隔可調(diào)范圍不能根據(jù)實(shí)際需要靈活設(shè)置。
本實(shí)用新型通過(guò)以下具體技術(shù)方案實(shí)現(xiàn)一種看門(mén)狗清狗電路，位于處理器和看門(mén)狗定時(shí)器之間，包括一譯碼器，來(lái)自處理器的地址信號(hào)、數(shù)據(jù)信號(hào)、以及寫(xiě)信號(hào)輸入至所述譯碼器的輸入端，所述看門(mén)狗清狗電路還包括計(jì)數(shù)器和計(jì)數(shù)使能控制器，其中，譯碼器的輸出端連至計(jì)數(shù)器的清零端，來(lái)自看門(mén)狗清狗電路外部的時(shí)鐘信號(hào)輸入至計(jì)數(shù)器的時(shí)鐘端，計(jì)數(shù)器的任一計(jì)數(shù)輸出信號(hào)作為清狗信號(hào)輸入至看門(mén)狗定時(shí)器的清狗端，計(jì)數(shù)器的一個(gè)或一個(gè)以上的計(jì)數(shù)輸出信號(hào)分別輸入至所述計(jì)數(shù)使能控制器的輸入端，計(jì)數(shù)使能控制器的輸出端連至計(jì)數(shù)器的使能端，來(lái)自處理器的控制信號(hào)輸入至計(jì)數(shù)使能控制器的選擇輸入端。
與所述看門(mén)狗定時(shí)器的清狗端相連的計(jì)數(shù)器計(jì)數(shù)輸出端的輸出信號(hào)滿(mǎn)足看門(mén)狗電路清狗信號(hào)頻率要求。
與所述計(jì)數(shù)使能控制器的輸入端相連的計(jì)數(shù)器計(jì)數(shù)輸出端根據(jù)處理器輸出清狗信號(hào)所需延長(zhǎng)的時(shí)間間隔選取。
所述計(jì)數(shù)使能控制器為N路輸入一路輸出的選擇電路，其中N為計(jì)數(shù)器計(jì)數(shù)輸出信號(hào)送至所述選擇電路的路數(shù)。
所述譯碼器、計(jì)數(shù)器、以及計(jì)數(shù)使能控制器可由可編程邏輯器件實(shí)現(xiàn)。
所述時(shí)鐘信號(hào)為單板時(shí)鐘信號(hào)。
本實(shí)用新型在WDT的清狗端之前增設(shè)一計(jì)數(shù)器和計(jì)數(shù)使能控制器，具有以下特點(diǎn)(1)由于用計(jì)數(shù)器的輸出信號(hào)模擬處理器輸出清狗信號(hào)送至WDT的清狗端，解決了處理器在業(yè)務(wù)繁忙時(shí)不能及時(shí)清狗的問(wèn)題，無(wú)需處理器參與清狗。
(2)由于根據(jù)看門(mén)狗電路對(duì)清狗信號(hào)的要求，靈活地選擇計(jì)數(shù)器的各種頻率的輸出信號(hào)作為清狗信號(hào)，使得該看門(mén)狗清狗電路適用于各種芯片型號(hào)的看門(mén)狗定時(shí)器。
(3)根據(jù)處理器清狗的時(shí)間間隔所需延長(zhǎng)的時(shí)間，靈活地選取計(jì)數(shù)器的任意輸出信號(hào)作為計(jì)數(shù)使能控制器的輸出信號(hào)反饋至計(jì)數(shù)器的使能端，以控制計(jì)數(shù)器的計(jì)數(shù)，從而實(shí)現(xiàn)了根據(jù)需要靈活設(shè)置或調(diào)整處理器清狗的時(shí)間間隔，并且在處理器執(zhí)行耗時(shí)操作時(shí)不會(huì)由于來(lái)不及清狗而造成單板異常復(fù)位。
(4)由于所采用的計(jì)數(shù)器、譯碼器、計(jì)數(shù)使能控制器均可用PLD實(shí)現(xiàn)，對(duì)于使用PLD電路的單板，改動(dòng)僅限于PLD內(nèi)部，單板的硬件結(jié)構(gòu)變化小，簡(jiǎn)化了軟、硬件的設(shè)計(jì)。
本實(shí)用新型為了延長(zhǎng)處理器輸出清狗信號(hào)的時(shí)間間隔，在WDT的清狗端之前增設(shè)一計(jì)數(shù)器和計(jì)數(shù)使能控制器，用計(jì)數(shù)器的輸出信號(hào)模擬處理器輸出清狗信號(hào)并送至WDT的清狗端，用計(jì)數(shù)使能控制器控制計(jì)數(shù)器的計(jì)數(shù)時(shí)間，以實(shí)現(xiàn)根據(jù)需要靈活設(shè)置清狗的時(shí)間間隔，而處理器不必按WDT的最大時(shí)間間隔輸出清狗信號(hào)。
參見(jiàn)圖2所示，圖2為延長(zhǎng)處理器輸出清狗信號(hào)的時(shí)間間隔的電路原理圖。該看門(mén)狗清狗電路至少包括譯碼器、計(jì)數(shù)器、計(jì)數(shù)使能控制器，在圖2中，以8位計(jì)數(shù)器為例來(lái)說(shuō)明。來(lái)自處理器的地址信號(hào)、數(shù)據(jù)信號(hào)、以及寫(xiě)信號(hào)輸入至譯碼器的輸入端，譯碼器的輸出信號(hào)作為計(jì)數(shù)器的清零信號(hào)送至計(jì)數(shù)器的清零端；來(lái)自單板的時(shí)鐘信號(hào)作為計(jì)數(shù)器的計(jì)數(shù)脈沖送至計(jì)數(shù)器的時(shí)鐘端，計(jì)數(shù)器輸出的任一計(jì)數(shù)輸出信號(hào)作為清狗信號(hào)送至WDT的清狗端，由于計(jì)數(shù)器不同計(jì)數(shù)輸出端的計(jì)數(shù)輸出信號(hào)周期都不相同，可以根據(jù)WDT電路的清狗信號(hào)頻率要求來(lái)選擇，只要清狗信號(hào)一直存在，WDT電路就不會(huì)將處理器復(fù)位，例如，將圖2中計(jì)數(shù)器的計(jì)數(shù)輸出端Q0的輸出信號(hào)作為清狗信號(hào)輸出至WDT的清狗端；根據(jù)處理器輸出清狗信號(hào)的時(shí)間間隔所需延長(zhǎng)的時(shí)間，選取計(jì)數(shù)器的一個(gè)或一個(gè)以上計(jì)數(shù)輸出信號(hào)輸入至計(jì)數(shù)使能控制器的輸入端，計(jì)數(shù)使能控制器的輸出信號(hào)送至計(jì)數(shù)器的計(jì)數(shù)使能端，來(lái)自處理器的控制信號(hào)送至計(jì)數(shù)使能控制器的選擇輸入端，如圖2中，計(jì)數(shù)使能控制器的輸入信號(hào)取自計(jì)數(shù)器的高4位計(jì)數(shù)輸出端信號(hào)，該電路可以為一個(gè)4路輸入1路輸出的4選一選擇電路。所述計(jì)數(shù)使能控制器有兩個(gè)作用，一是用于計(jì)數(shù)器的使能控制，即計(jì)數(shù)或者保持，一旦達(dá)到預(yù)先設(shè)定的計(jì)數(shù)值，計(jì)數(shù)器就會(huì)停止計(jì)數(shù)，同時(shí)不再輸出清狗信號(hào)；二是對(duì)計(jì)數(shù)器的輸出信號(hào)進(jìn)行選擇，即，通過(guò)選擇信號(hào)來(lái)選取計(jì)數(shù)使能控制器的輸入信號(hào)中的一路信號(hào)作為計(jì)數(shù)使能控制信號(hào)的輸出信號(hào)，因此清狗的時(shí)間間隔可以根據(jù)實(shí)際情況靈活選取。
上述譯碼器、計(jì)數(shù)器、計(jì)數(shù)使能控制器可使用分立電路實(shí)現(xiàn)，也可用可編程邏輯器件實(shí)現(xiàn)。
下面結(jié)合圖3所示的清狗電路的波形圖進(jìn)一步說(shuō)明該清狗電路的工作原理。
當(dāng)處理器輸出指定的地址、數(shù)據(jù)和寫(xiě)信號(hào)時(shí)，譯碼器輸出一個(gè)低電平寬度大于時(shí)鐘周期的輸出信號(hào)，將計(jì)數(shù)器清零，計(jì)數(shù)器重新開(kāi)始計(jì)數(shù)，將計(jì)數(shù)器輸出信號(hào)頻率滿(mǎn)足WDT清狗信號(hào)要求的信號(hào)作為清狗信號(hào)，即，圖中清狗信號(hào)周期小于清狗信號(hào)的最大清狗時(shí)間間隔，例如ADM706或MAX706看門(mén)狗定時(shí)器，清狗信號(hào)周期應(yīng)小于1.6秒，當(dāng)計(jì)數(shù)器再次被譯碼器輸出信號(hào)清零時(shí)，計(jì)數(shù)器重新計(jì)數(shù)。在上述相鄰兩個(gè)譯碼器輸出低電平信號(hào)之間的間隔即為處理器的實(shí)際清狗時(shí)間間隔，而在該時(shí)間間隔中，處理器并不參與生成清狗信號(hào)，因此延長(zhǎng)了處理器的清狗時(shí)間間隔，不必?fù)?dān)心處理器因業(yè)務(wù)繁忙而無(wú)法按時(shí)清狗。
另外，還可通過(guò)計(jì)數(shù)使能控制器來(lái)控制計(jì)數(shù)器計(jì)數(shù)達(dá)到預(yù)定的計(jì)數(shù)值。例如，假如計(jì)數(shù)使能控制器選取計(jì)數(shù)器輸出端Q4的輸出信號(hào)作為計(jì)數(shù)器的使能控制，則當(dāng)計(jì)數(shù)器Q4輸出高電平時(shí)，計(jì)數(shù)到達(dá)預(yù)定的計(jì)數(shù)值，計(jì)數(shù)器就停止計(jì)數(shù)，同時(shí)不再輸出清狗信號(hào)，若時(shí)鐘信號(hào)周期為1秒，則可在32秒內(nèi)由清狗電路定期清狗，而不需要處理器參與。因此，靈活地選擇計(jì)數(shù)器輸出端的輸出信號(hào)作為計(jì)數(shù)使能控制器的輸入信號(hào)，適當(dāng)?shù)剡x擇時(shí)鐘信號(hào)周期，能夠?qū)崿F(xiàn)處理器清狗的最大時(shí)間間隔的靈活選取，即使在無(wú)譯碼器輸出信號(hào)清零時(shí)，也可設(shè)定在一定的時(shí)間間隔由計(jì)數(shù)器提供清狗信號(hào)，擺脫了譯碼器輸出信號(hào)的限制。在這種情況下，為保證可靠性，必須在計(jì)數(shù)器停止計(jì)數(shù)之前處理器再次清狗。
權(quán)利要求1.一種看門(mén)狗清狗電路，位于處理器和看門(mén)狗定時(shí)器之間，包括一譯碼器，來(lái)自處理器的地址信號(hào)、數(shù)據(jù)信號(hào)、以及寫(xiě)信號(hào)輸入至所述譯碼器的輸入端，其特征在于，所述看門(mén)狗清狗電路還包括計(jì)數(shù)器和計(jì)數(shù)使能控制器，其中，譯碼器的輸出端連至計(jì)數(shù)器的清零端，來(lái)自看門(mén)狗清狗電路外部的時(shí)鐘信號(hào)輸入至計(jì)數(shù)器的時(shí)鐘端，計(jì)數(shù)器的任一計(jì)數(shù)輸出端的輸出信號(hào)作為清狗信號(hào)輸入至看門(mén)狗定時(shí)器的清狗端，計(jì)數(shù)器的一個(gè)或一個(gè)以上的輸出信號(hào)分別輸入至所述計(jì)數(shù)使能控制器的輸入端，計(jì)數(shù)使能控制器的輸出端連至計(jì)數(shù)器的使能端，來(lái)自處理器的控制信號(hào)輸入至計(jì)數(shù)使能控制器的選擇輸入端。
2.根據(jù)權(quán)利要求1所述的看門(mén)狗清狗電路，其特征在于，與所述看門(mén)狗定時(shí)器的清狗端相連的計(jì)數(shù)器計(jì)數(shù)輸出端的輸出信號(hào)滿(mǎn)足看門(mén)狗電路清狗信號(hào)頻率要求。
3.根據(jù)權(quán)利要求1所述的看門(mén)狗清狗電路，其特征在于，與所述計(jì)數(shù)使能控制器的輸入端相連的計(jì)數(shù)器計(jì)數(shù)輸出端根據(jù)處理器輸出清狗信號(hào)所需延長(zhǎng)的時(shí)間間隔選取。
4.根據(jù)權(quán)利要求1所述的看門(mén)狗清狗電路，其特征在于，所述計(jì)數(shù)使能控制器為N路輸入一路輸出的選擇電路，其中N為計(jì)數(shù)器計(jì)數(shù)輸出信號(hào)送至所述選擇電路的路數(shù)。
5.根據(jù)權(quán)利要求1所述的看門(mén)狗清狗電路，其特征在于，所述譯碼器、計(jì)數(shù)器、以及計(jì)數(shù)使能控制器由可編程邏輯器件實(shí)現(xiàn)。
6.根據(jù)權(quán)利要求1所述的看門(mén)狗清狗電路，其特征在于，所述時(shí)鐘信號(hào)為單板時(shí)鐘信號(hào)。
專(zhuān)利摘要一種看門(mén)狗清狗電路，位于處理器和看門(mén)狗定時(shí)器之間，包括一譯碼器，來(lái)自處理器的地址信號(hào)、數(shù)據(jù)信號(hào)、以及寫(xiě)信號(hào)輸入至所述譯碼器的輸入端，所述看門(mén)狗清狗電路還包括計(jì)數(shù)器和計(jì)數(shù)使能控制器，其中，譯碼器的輸出端連至計(jì)數(shù)器的清零端，來(lái)自看門(mén)狗清狗電路外部的時(shí)鐘信號(hào)輸入至計(jì)數(shù)器的時(shí)鐘端，計(jì)數(shù)器的任一輸出信號(hào)作為清狗信號(hào)輸入至看門(mén)狗定時(shí)器的清狗端，計(jì)數(shù)器的一個(gè)或一個(gè)以上的輸出信號(hào)分別輸入至所述計(jì)數(shù)使能控制器的輸入端，計(jì)數(shù)使能控制器的輸出端連至計(jì)數(shù)器的使能端，來(lái)自處理器的控制信號(hào)輸入至計(jì)數(shù)使能控制器的選擇輸入端。解決了在處理器業(yè)務(wù)繁忙的情況下不能及時(shí)清狗的問(wèn)題，并可根據(jù)需要靈活設(shè)置或調(diào)整處理器清狗的時(shí)間間隔。
文檔編號(hào)G06F11/30GK2599652SQ02289138
公開(kāi)日2004年1月14日 申請(qǐng)日期2002年12月4日 優(yōu)先權(quán)日2002年12月4日
發(fā)明者李延松 申請(qǐng)人:華為技術(shù)有限公司