專利名稱：采用輸入輸出支持的存儲器結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及采用輸入/輸出(I/O)支持進(jìn)行存儲器配置的方法，其中，該配置將處理單元的數(shù)據(jù)存儲在處理器-存儲器單元內(nèi)，其輸入/輸出通過I/O-單元完成。
此外，本發(fā)明還涉及用于實(shí)施依據(jù)權(quán)利要求4前序部分所述上述方法的設(shè)置。
為避免在帶有必須實(shí)現(xiàn)高數(shù)據(jù)通過量功能單元的計算機(jī)上，使具有存儲器管理任務(wù)的CPU負(fù)擔(dān)過重，通常是使用直接存儲器存取(DMA)單元，它承擔(dān)這種管理任務(wù)并能夠自動控制存儲器的地址和數(shù)據(jù)。
這種解決方案的缺點(diǎn)是，為在運(yùn)行多個功能單元時，確保處于時間要求特別嚴(yán)格條件下工作的功能單元，例如處理器單元相應(yīng)優(yōu)先存取數(shù)據(jù)，必須花費(fèi)很高的編程技術(shù)費(fèi)用。此外的缺點(diǎn)是，當(dāng)DMA請求時，到準(zhǔn)備好所要求的存儲器存取始終出現(xiàn)一定的延時。
本發(fā)明的目的在于，可以使時間要求嚴(yán)格的功能單元，例如處理器單元實(shí)現(xiàn)盡可能無延時的直接存儲器存取，并在此方面避免在運(yùn)行其他功能單元，例如I/O單元時與直接存儲器存取發(fā)生數(shù)據(jù)沖突。
依據(jù)本發(fā)明的一個方面，實(shí)現(xiàn)這一目的方法的解決方案是，在處理器-存儲器中約定一個輸入-存儲器區(qū)，I/O單元只能寫入，而處理器單元只能讀出；約定一個輸出-存儲器區(qū)，I/O單元只能讀出，而處理器單元只能寫入。
在這種情況下，通過將存儲器區(qū)直接分配給功能單元保證無延時的讀(READ)或?qū)?WRITE)的存儲器存取。此外，利用與可能的READ/WRITE存取原則上的約定，通過由此規(guī)定I/O單元和處理器單元雙向數(shù)據(jù)通路走向，防止各存儲器區(qū)數(shù)據(jù)沖突。
依據(jù)本發(fā)明的一個方面，實(shí)現(xiàn)這一目的方法重要的變化是，在處理器-存儲器的輸入-存儲器區(qū)和輸出-存儲器區(qū)進(jìn)行讀寫時，數(shù)據(jù)存取借助于I/O單元和借助于處理器單元各自獨(dú)立實(shí)現(xiàn)。由此避免增加具有地址管理任務(wù)的CPU的負(fù)擔(dān)。
依據(jù)本發(fā)明的一個方面，實(shí)現(xiàn)這一目的方法一特殊的變化是，在處理器-存儲器的輸入-存儲器區(qū)和輸出-存儲器區(qū)進(jìn)行讀寫時，數(shù)據(jù)存取借助于I/O單元和借助于處理器單元，各自在一程序塊中實(shí)現(xiàn)，該程序塊的塊長度相當(dāng)于處理器-存儲器結(jié)構(gòu)的行長度。這種解決方案具有的優(yōu)點(diǎn)在于功能單元經(jīng)?；蛘邇H利用確定的程序塊長度進(jìn)行數(shù)據(jù)存取。按照這種方式減少了必須由CPU傳遞指令語句的數(shù)量。
依據(jù)本發(fā)明的一個方面，實(shí)現(xiàn)這一目的設(shè)置的解決方案是，處理器-單元的數(shù)據(jù)端口與處理器-存儲器的第一個數(shù)據(jù)端口連接，I/O單元的數(shù)據(jù)端口與存儲器的數(shù)據(jù)端口與處理器-存儲器的第二個數(shù)據(jù)端口連接。在這種情況下，設(shè)置方面考慮的是，為實(shí)現(xiàn)I/O功能單元和處理器-功能單元的直接數(shù)據(jù)存取這一目的方法方面的解決方案，還要實(shí)現(xiàn)處理器-存儲器的相應(yīng)的多數(shù)據(jù)端口，并且該多數(shù)據(jù)端口與功能單元的相應(yīng)的數(shù)據(jù)端口相連接。
依據(jù)本發(fā)明的另一方面，實(shí)現(xiàn)這一目的設(shè)置的解決方案是，在I/O單元內(nèi)設(shè)置I/O地址生成器，在處理器單元內(nèi)設(shè)置處理器-地址生成器。由此可以通過上述功能單元使數(shù)據(jù)存取獨(dú)立編址。在這種情況下還需實(shí)現(xiàn)處理器-存儲器也要設(shè)置多地址端口，處理器單元的地址端口與處理器-存儲器的第一個地址端口連接，I/O單元的地址端口與處理器-存儲器的第二個地址端口連接。
此外，還要保證通過功能單元進(jìn)行READ/WRITE控制，方法是在處理器-存儲器上也設(shè)置多READ/WRITE端口，并且I/O單元的READ/WRITE端口與處理器-存儲器的第一個READ/WRITE端口連接，處理器單元的READ/WRITE端口與處理器-存儲器的第二個READ/WRITE端口連接。
依據(jù)本發(fā)明的一個方面，實(shí)現(xiàn)這一目的設(shè)置的有益的解決方案是，在I/O地址生成器和處理器地址生成器上分別設(shè)置程序塊長度端口。由此可以為I/O單元和處理器單元數(shù)據(jù)存取待處理的塊長度提供輸入的可能性。
依據(jù)本發(fā)明的一個方面，實(shí)現(xiàn)這一目的設(shè)置的具有優(yōu)點(diǎn)的解決方案是，在處理器-存儲器內(nèi)設(shè)置FIFO(先入先出)存儲器。因?yàn)樘幚砥鲉卧臄?shù)據(jù)通路直接與處理器-存儲器相通，所以也要在處理器-存儲器上設(shè)置起到中間緩沖器作用的FIFO存儲器。
下面借助實(shí)施例對本發(fā)明進(jìn)行說明。從屬附圖
示出處理器-存儲器1的示意圖，帶有對應(yīng)的處理器功能單元2和對應(yīng)的I/O功能單元。此外，從附圖中可以看出，在I/O功能單元3內(nèi)設(shè)置有I/O功能單元地址端口11，它與再次設(shè)置在處理器-存儲器1上的處理器-存儲器地址端口13連接。I/O功能單元地址端口11通過I/O地址生成器15控制，通過I/O塊長度端口17在其初始化時，將塊長度，即數(shù)據(jù)存取時數(shù)據(jù)塊中連續(xù)數(shù)據(jù)的數(shù)量通知I/O地址生成器。
在假設(shè)I/O功能單元3的WRITE狀態(tài)下，設(shè)置在該單元上的I/O-READ/WRITE端口19將WRITE狀態(tài)輸出到與其連接的，設(shè)置在處理器-存儲器1上的第二個處理器-存儲器READ/WRITE端口21上。由I/O功能單元3寫入的傳送到處理器-存儲器1上的地址處于處理器-存儲器1的約定的輸入存儲器區(qū)4內(nèi)。它們由I/O功能單元地址端口11傳送到與其連接的，設(shè)置在處理器-存儲器1上的第二個處理器-存儲器地址端口13上。按照這種方式，與這些地址對應(yīng)的數(shù)據(jù)從設(shè)置在I/O功能單元3上的I/O功能單元數(shù)據(jù)端口7，通過與其連接并設(shè)置在處理器-存儲器1上的第二個處理器-存儲器數(shù)據(jù)端口9，并通過同樣設(shè)置在處理器-存儲器1上的第二個FIFO(先入先出)存儲器23傳送到處理器-存儲器1的輸入存儲器區(qū)4內(nèi)。在這里，這些數(shù)據(jù)等待利用處理器功能單元2內(nèi)的READ數(shù)據(jù)存取做進(jìn)一步處理。
處理器功能單元2的READ數(shù)據(jù)存取只能用于輸入存儲器區(qū)4的約定的地址區(qū)，并且所要求的地址只能由設(shè)置在處理器功能單元上和由同樣設(shè)置在那里的處理器塊長度端口16初始化了的處理器地址生成器14提供。這些地址輸出到設(shè)置在處理器功能單元2上的，并與設(shè)置在處理器-存儲器1上的第一個處理器-存儲器地址端口12連接的處理器功能單元地址端口10上，并由此控制輸入存儲器區(qū)4的定址的存儲器單元。在處理器功能單元2目前的READ狀態(tài)下，設(shè)置在其上的處理器READ/WRITE端口18將READ狀態(tài)輸出到與其連接的，設(shè)置在處理器-存儲器1上的第一個處理器-存儲器READ/WRITE端口20上。處理器功能單元成功進(jìn)行READ數(shù)據(jù)存取的前提條件是，與受控制的地址對應(yīng)的數(shù)據(jù)，通過設(shè)置在處理器-存儲器1上的第一個FIFO存儲器22和同樣設(shè)置在處理器-存儲器1上的第一個處理器-存儲器數(shù)據(jù)端口8，以及與其連接的，設(shè)置在處理器功能單元2上的處理器功能單元數(shù)據(jù)端口6，提供給處理器功能單元2做進(jìn)一步處理。
處理器功能單元2的WRITE-數(shù)據(jù)存取的補(bǔ)碼過程和I/O功能單元3的READ-數(shù)據(jù)存取的補(bǔ)碼過程，在涉及到輸入存儲器區(qū)4時，與所介紹的I/O功能單元3的WRITE-數(shù)據(jù)存取和處理器功能單元2的READ-數(shù)據(jù)存取相似方式完成，但是在這里要考慮到以下約定，處理器-存儲器1的所有處于數(shù)據(jù)存取內(nèi)的存儲器單元此時要處于輸出存儲器區(qū)5內(nèi)，并且這些相應(yīng)的地址只由地址生成器14和15提供。采用I/O支持的存儲器配置參考符號表1 處理器-存儲器2 處理器功能單元3 I/O功能單元4 輸入-存儲器區(qū)5 輸出-存儲器區(qū)6 處理器-功能單元-數(shù)據(jù)端口7 I/O功能單元-數(shù)據(jù)端口8 第一個處理器-存儲器數(shù)據(jù)端口9 第二個處理器-存儲器數(shù)據(jù)端口10 處理器-功能單元地址端口11 I/O功能單元地址端口12 第一個處理器-存儲器地址端口13 第二個處理器-存儲器地址端口14 處理器地址生成器15 I/O地址生成器16 處理器-程序塊長度端口17 I/O程序塊長度端口18 處理器-READ/WRITE端口19 I/O-READ/WRITE端口20 第一個處理器-存儲器-READ/WRITE端口21 第二個處理器-存儲器-READ/WRITE端口22 第一個FIFO存儲器23 第二個FIFO存儲器
權(quán)利要求
1.一種采用輸入/輸出支持進(jìn)行存儲器配置的方法，其中，該配置將處理器單元的數(shù)據(jù)存儲在處理器-存儲器內(nèi)，其輸入/輸出通過輸入/輸出-單元完成，其特征在于，在處理器-存儲器(1)中約定一個輸入-存儲器區(qū)(4)，輸入/輸出功能單元(3)只能寫入，而處理器功能單元(2)只能讀出；約定一個輸出-存儲器區(qū)(5)，輸入/輸出功能單元(3)只能讀出，而處理器功能單元(2)只能寫入。
2.如權(quán)利要求1所述的方法，其特征在于，在處理器-存儲器(1)的輸入-存儲器區(qū)(4)和輸出-存儲器區(qū)(5)進(jìn)行讀寫時，數(shù)據(jù)存取借助于輸入/輸出功能單元(3)和借助于處理器功能單元(2)各自獨(dú)立實(shí)現(xiàn)。
3.如權(quán)利要求2所述的方法，其特征在于，在處理器-存儲器(1)的輸入-存儲器區(qū)(4)和輸出-存儲器區(qū)(5)進(jìn)行讀寫時，數(shù)據(jù)存取借助于輸入/輸出功能單元(3)和借助于處理器功能單元(2)，各自在一程序塊中實(shí)現(xiàn)，該程序塊的塊長度相當(dāng)于處理器-存儲器結(jié)構(gòu)的行長度。
4.一種用于實(shí)施采用輸入/輸出支持進(jìn)行存儲器配置方法的結(jié)構(gòu)，其中，處理器-功能單元數(shù)據(jù)端口和輸入/輸出功能單元數(shù)據(jù)端口至少間接通過數(shù)據(jù)總線與處理器-存儲器的處理器-存儲器數(shù)據(jù)端口連接，其特征在于，處理器-功能單元數(shù)據(jù)端口(6)與第一個處理器-存儲器數(shù)據(jù)端口(8)連接，輸入/輸出功能單元數(shù)據(jù)端口(7)與第二個處理器-存儲器數(shù)據(jù)端口(9)連接。
5.如權(quán)利要求4所述的結(jié)構(gòu)，其特征在于，在輸入/輸出功能單元(3)內(nèi)設(shè)置輸入/輸出地址生成器(15)，在處理器功能單元(2)內(nèi)設(shè)置處理器地址生成器(14)；地址端口-處理器功能單元(10)與第一個處理器-存儲器地址端口(12)連接；輸入/輸出功能單元地址端口(11)與第二個處理器-存儲器地址端口(13)連接；輸入/輸出功能單元(3)的輸入/輸出-讀/寫端口(19)與處理器-存儲器(1)的第一個處理器-存儲器-讀/寫端口(20)連接；處理器-功能單元(2)的處理器-讀/寫端口(20)與處理器-存儲器(1)的第二個處理器-存儲器-讀/寫端口(21)連接；
6.如權(quán)利要求5所述的結(jié)構(gòu)，其特征在于，在輸入/輸出地址生成器(15)上設(shè)置輸入/輸出程序塊長度端口(17)，在處理器-地址生成器(14)上設(shè)置處理器-程序塊長度端口(16)。
7.如權(quán)利要求4至6所述的結(jié)構(gòu)，其特征在于，在處理器-存儲器(1)內(nèi)設(shè)置第一個FIFO存儲器(22)和第二個FIFO存儲器(23)。
全文摘要
本發(fā)明涉及采用I/O支持進(jìn)行存儲器配置的方法，目的在于利用較少的編程技術(shù)費(fèi)用，確保處于時間要求特別嚴(yán)格條件下工作的處理器功能單元和I/O功能單元相應(yīng)優(yōu)先存取數(shù)據(jù)。該目的由此得以實(shí)現(xiàn)，即在處理器－存儲器中約定一個輸入－存儲器區(qū)，I/O單元只能寫入，而處理器單元只能讀出；約定一個輸出－存儲器區(qū)，I/O單元只能讀出，而處理器單元只能寫入。
文檔編號G06F13/42GK1470016SQ01817319
公開日2004年1月21日 申請日期2001年10月15日 優(yōu)先權(quán)日2000年10月13日
發(fā)明者沃爾弗拉姆·德雷舍爾, 弗爾克爾·奧厄, 爾 奧厄, 沃爾弗拉姆 德雷舍爾 申請人:瑟斯特尼卡股份有限公司