專利名稱：用于非接觸型集成電路卡的半導(dǎo)體集成電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體集成電路裝置，特別涉及用于非接觸型IC卡的半導(dǎo)體集成電路裝置，該IC卡由讀／寫單元供電。
由讀／寫單元通過(guò)電磁耦合給IC卡供電，電磁耦合通過(guò)讀／寫單元的天線線圈和非接觸型IC卡的天線線圈來(lái)進(jìn)行。在這種結(jié)構(gòu)中，在非接觸型IC卡中獲得的電力主要取決于讀／寫單元和非接觸型IC卡之間的通信距離，以及讀／寫單元提供的電源。
在這樣的非接觸型IC卡中，非接觸型IC卡和讀／寫單元之間的距離在通信過(guò)程中可能發(fā)生變化，從而提供到非接觸型IC卡的電力突然變化。在這種情況下，可能會(huì)出現(xiàn)故障。例如，非接觸型IC卡誤動(dòng)作并且可能丟失數(shù)據(jù)。也可能會(huì)出現(xiàn)通信故障。
這就需要一種用于構(gòu)造非接觸型IC卡的LSI裝置，其具有執(zhí)行穩(wěn)定電源電壓的功能并且能避免由于電源電壓變化所致的誤動(dòng)作和通信錯(cuò)誤，以及由于這樣的誤動(dòng)作所致的數(shù)據(jù)丟失。
本發(fā)明的一個(gè)目的是提供一種半導(dǎo)體集成電路裝置，它能穩(wěn)定地操作非接觸型IC卡的。
本發(fā)明的更具體的目的是提供用在非接觸型IC卡中的半導(dǎo)體集成電路裝置，這種半導(dǎo)體集成電路裝置能夠避免由于提供到IC卡的電力的變化所致的各種問題。
通過(guò)用在非接觸型IC卡中的半導(dǎo)體集成電路裝置來(lái)實(shí)現(xiàn)本發(fā)明的上述目的，半導(dǎo)體集成電路裝置裝有整流接收到的信號(hào)從而產(chǎn)生電源電壓的整流電路，所述裝置包括用于連接在電源電壓和地之間并且控制分流電阻的分流調(diào)節(jié)器，和控制電路，該控制電路控制分流調(diào)節(jié)器從而當(dāng)電源電壓高于基準(zhǔn)電壓范圍的上限時(shí)逐漸降低分流電阻，而當(dāng)電源電壓低于基準(zhǔn)電壓范圍的下限時(shí)逐漸增加分流電阻，以及當(dāng)電源電壓在基準(zhǔn)電壓范圍內(nèi)時(shí)分流電阻保持不變。
結(jié)合附圖，通過(guò)下面的詳細(xì)描述本發(fā)明的其他目的、特征和優(yōu)點(diǎn)將更加明顯。


圖1是包括本發(fā)明LSI裝置的非接觸型IC卡系統(tǒng)的方框圖；圖2是包括本發(fā)明第一實(shí)施例的半導(dǎo)體集成電路裝置的非接觸型IC卡系統(tǒng)的電路圖。
圖3是圖2中所示的分流調(diào)節(jié)器和控制電路的電路圖。
圖4是圖2和圖3中所示的分流調(diào)節(jié)器的連接開關(guān)；圖5是圖2和3中所示的分流調(diào)節(jié)器的連接開關(guān)中的延遲電路工作的波形圖；圖6是用于本發(fā)明第一實(shí)施例中的負(fù)荷開關(guān)調(diào)制電路和連接開關(guān)電路的電路圖；圖7、8和9是本發(fā)明第一實(shí)施例工作的波形圖；圖10是本發(fā)明第二實(shí)施例的電路圖；圖11是本發(fā)明第二實(shí)施例的電源電壓穩(wěn)定工作的流程圖；圖12是本發(fā)明第三實(shí)施例的電路圖；以及圖13本發(fā)明第三實(shí)施例的電源電壓穩(wěn)定工作的流程圖。
為了更好地理解本發(fā)明，參考圖1來(lái)描述包括本發(fā)明LSI裝置的非接觸型IC卡系統(tǒng)。
參考圖1，非接觸型IC卡系統(tǒng)包括具有天線線圈2的讀／寫單元1和非接觸IC卡3，該非接觸IC卡3具有天線線圈4和用于非接觸型IC卡的LSI裝置5。LSI裝置5包括整流電路6、數(shù)據(jù)處理電路7和分流調(diào)節(jié)器8。整流電路6整流天線線圈4中接收到的信號(hào)從而產(chǎn)生電源電壓VCC。數(shù)據(jù)處理電路7包括CPU、存儲(chǔ)器和邏輯電路。分流調(diào)節(jié)器8穩(wěn)定電源電壓VCC，并且包括分流電阻9和開關(guān)10，開關(guān)10響應(yīng)于分流控制信號(hào)在接通和關(guān)斷之間切換。
當(dāng)電源電壓VCC高于閾值電壓時(shí)，分流調(diào)節(jié)器8的開關(guān)10被轉(zhuǎn)換為接通，并且產(chǎn)生的分路電流流過(guò)分流電阻9。因此，把電源電壓VCC減少到閾值電壓或更低，從而穩(wěn)定電源電壓VCC。
但是，圖1所示的LSI裝置5存在以下問題。如果電源電壓低于閾值電壓，那么分流調(diào)節(jié)器8不能強(qiáng)制地增加電源電壓VCC。另外，由于LSI裝置5僅安裝有一個(gè)分流電阻9，所以分流電阻9的電阻值不能根據(jù)電源電壓VCC的變化而變化。從而不能有效并有力地穩(wěn)定電源電壓VCC。
結(jié)果，不可能避免由于電源電壓VCC的變化所致的誤動(dòng)作和通信錯(cuò)誤，以及由于這樣的誤動(dòng)作所致的數(shù)據(jù)丟失。
圖2是包括本發(fā)明第一實(shí)施例的LSI裝置的非接觸型IC卡系統(tǒng)的方框圖。在圖2中，與圖1中所示的相同部分使用相同的標(biāo)號(hào)。
LSI裝置15包括整流電路16、檢測(cè)器電路17、數(shù)據(jù)處理電路18、ASK(振幅偏移鍵控)解調(diào)電路19、PSK(移相鍵控)調(diào)制電路20、負(fù)荷開關(guān)調(diào)制電路21、分流調(diào)節(jié)器22和控制電路23。天線線圈14裝在LSI裝置15上。
整流電路16整流天線線圈14接收到的信號(hào)從而產(chǎn)生電源電壓VCC。檢測(cè)器電路17檢測(cè)天線線圈14接收到的信號(hào)從而產(chǎn)生一個(gè)內(nèi)部操作時(shí)鐘。數(shù)據(jù)處理電路18包括CPU、存儲(chǔ)器和邏輯電路等。
ASK解調(diào)電路19 ASK解調(diào)整流電路16的輸出信號(hào)并且輸出接收到的信號(hào)到數(shù)據(jù)處理電路18。PSK調(diào)制電路20 PSK調(diào)制從數(shù)據(jù)處理電路18提供的傳輸數(shù)據(jù)。負(fù)荷開關(guān)調(diào)制電路21把被調(diào)制的傳輸數(shù)據(jù)疊加到電源電壓VCC(傳輸載體)上。
分流調(diào)節(jié)器22穩(wěn)定電源電壓VCC?？刂齐娐?3產(chǎn)生信號(hào)D(LSB)至Dn(MSB)，信號(hào)D(LSB)至Dn(MSB)接通和關(guān)斷設(shè)在分流調(diào)節(jié)器22中的連接開關(guān)和設(shè)在負(fù)荷開關(guān)21中的連接開關(guān)。連接開關(guān)電路24通過(guò)PSK調(diào)制電路20所產(chǎn)生的負(fù)載信號(hào)LOAD來(lái)控制，并控制控制電路23輸出的一組信號(hào)D-Dn。
圖3是分流調(diào)節(jié)器22和控制電路23的方框圖。分流調(diào)節(jié)器22包括分流電阻25-0、25-1、25-2和25-n。為了簡(jiǎn)化起見未示出位于分流電阻25-2和分流電阻25-n之間的分流電阻25-3至25-(n-1)。
分流電阻25-n的電阻值為RS，分流電阻25-0、25-1、25-2、和25-(n-1)的電阻值分別為RSx2n、RSx2n-1、RSx2n-2和RSx2。即，分流電阻器25-k的電阻值為RSx2n-k。
分流調(diào)節(jié)器22還包括連接開關(guān)電路26-0至26-n，輸出信號(hào)D0、D1、D2…Dn作為開關(guān)控制信號(hào)分別被提供到連接開關(guān)電路26-0至26-n。為了簡(jiǎn)化起見未示出連接開關(guān)電路26-3至26-(n-1)。分流電阻器26-k和連接開關(guān)電路26-k組成一個(gè)單元分流調(diào)節(jié)器。
控制電路23由電壓檢測(cè)電路27、計(jì)數(shù)器控制電路28、時(shí)鐘脈沖發(fā)生器29、時(shí)鐘選擇電路30和N位溢出上／下計(jì)數(shù)器31組成。電壓檢測(cè)電路27檢測(cè)電源電壓VCC偏離電路穩(wěn)定工作的基準(zhǔn)電壓范圍的多少，并且輸出電壓檢測(cè)信號(hào)H3、H2、H1、L1、L2和L3。表1示出了電壓檢測(cè)電路27的功能。在表1中，VH3、VH2、VH1、VL1、VL2和VL3代表預(yù)定電壓，其中，VH3＞VH2＞VH1＞VL1＞VL2＞VL3。表1
在本發(fā)明第一實(shí)施例中，穩(wěn)定工作的基準(zhǔn)電壓范圍在上限VH1和下限VL1之間。如果電壓VCC超過(guò)VH1和VL1之間的基準(zhǔn)電壓范圍，那么電源電壓VCC被控制到返回基準(zhǔn)電壓范圍。
電壓檢測(cè)電路27包括六個(gè)電壓檢測(cè)器。第一電壓檢測(cè)器確定電源電壓VCC是否等于或高于VH3。第二電壓檢測(cè)器確定電源電壓VCC是否等于或高于電壓VH2。第三電壓檢測(cè)器確定電源電壓VCC是否等于或高于電壓VH1。第四電壓檢測(cè)器確定電源電壓VCC是否等于或高于電壓VL1。第五電壓檢測(cè)器確定電源電壓VCC是否等于或高于電壓VL2。第六電壓檢測(cè)器確定電源電壓VCC是否等于或高于電壓VL3。
計(jì)數(shù)器控制電路28接收從電壓檢測(cè)電路27輸出的電壓檢測(cè)信號(hào)H1和L1，并輸出計(jì)數(shù)器控制信號(hào)UP和DOWN。表2示出了計(jì)數(shù)器控制電路28的功能。在表2中，當(dāng)UP和HOLD都為高(H)時(shí)，HOLD比UP優(yōu)先。表2
在傳送數(shù)據(jù)時(shí)，計(jì)數(shù)器控制電路28通過(guò)從數(shù)據(jù)處理電路18輸出的傳輸控制信號(hào)TC來(lái)控制，并操作使得UP=H，DOWN=L以及HOLD=H。
時(shí)鐘脈沖發(fā)生器29產(chǎn)生三個(gè)具有不同頻率fCLK1，fCLK2和fCLK3(fCLK1＞fCLK2＞fCLK3)的時(shí)鐘CLK1、CLK2和CLK3。
時(shí)鐘選擇電路30選擇CLK1、CLK2和CLK3之一。表3示出了時(shí)鐘選擇電路30的功能。表3
因此，電源電壓VCC的電壓值和時(shí)鐘選擇電路30所選擇的時(shí)鐘之間的關(guān)系如表4中所示。表4
通過(guò)計(jì)數(shù)器控制電路28輸出的計(jì)數(shù)器控制信號(hào)UP、DOWN、和HOLD來(lái)控制N位溢出上／下計(jì)數(shù)器31的記數(shù)操作。N位溢出上／下計(jì)數(shù)器31記數(shù)時(shí)鐘選擇電路30所選擇的時(shí)鐘，并輸出作為控制電路23的輸出信號(hào)的記數(shù)值D0(LSB)、D1、D2…Dn(MSB)。
表5示出了N位溢出上／下計(jì)數(shù)器31的功能。當(dāng)N位溢出上／下計(jì)數(shù)器31在向上或向下記數(shù)操作中溢出時(shí)，N位溢出上／下計(jì)數(shù)器31停止記數(shù)。表5
圖4是連接開關(guān)電路26-k(k=1、2…n)的電路圖。連接開關(guān)26-k包括延遲電路32-k，延遲電路32-k包括反相器33-k和34-k并延遲控制電路23的輸出信號(hào)Dk。反相器33-k由P溝道MOS(pMOS)晶體管35-k和N溝道MOS(nMOS)晶體管36-k組成。反相器34-k由P溝道MOS晶體管37-k和N溝道MOS晶體管38-k組成。連接開關(guān)電路26-k還包括用做連接開關(guān)的N溝道MOS晶體管39-k。
當(dāng)控制電路23的輸出信號(hào)Dk為H(高電平)時(shí)，反相器33-k的輸出為L(zhǎng)(低電平)，以及反相器34-k的輸出為H。因此，nMOS晶體管39-k被接通。相反，當(dāng)控制電路23的輸出信號(hào)Dk為L(zhǎng)時(shí)，反相器33-k的輸出為H，以及反相器34-k的輸出L。因此，nMOS晶體管39-k被關(guān)斷。從而通過(guò)控制電路23的輸出信號(hào)D0-Dn來(lái)確定分流調(diào)節(jié)器22調(diào)節(jié)的數(shù)值。
在本發(fā)明的第一實(shí)施例中，nMOS晶體管36-k的柵極寬度比nMOS晶體管38-k窄。因此，nMOS晶體管36-k的電流驅(qū)動(dòng)能力(下拉能力)小于nMOS晶體管38-k的電流驅(qū)動(dòng)能力(下拉能力)。也就是說(shuō)，反相器33-k對(duì)于控制電路23的輸出信號(hào)Dk的上升沿的延遲時(shí)間被設(shè)為等于(ta+tc)，其中ta是反相器34-k對(duì)于反相器33-k的輸出信號(hào)S33-k的上升沿的延遲時(shí)間。
P MOS晶體管37-k的柵極寬度比pMOS晶體管35-k窄。因此，pMOS晶體管37-k的電流驅(qū)動(dòng)能力(下拉能力)小于pMOS晶體管35-k的電流驅(qū)動(dòng)能力(下拉能力)。也就是說(shuō)，反相器34-k對(duì)于反相器33-k的輸出信號(hào)S33-k的下降沿的延遲時(shí)間被設(shè)為等于(tb+td)，其中tb是反相器33-k對(duì)于控制電路23的輸出信號(hào)Dk的下降沿的延遲時(shí)間。
圖5是延遲電路32-k的工作波形圖。圖5中A圖表示控制電路23的輸出信號(hào)Dk的波形圖，以及圖5中B圖表示反相器33-k的輸出信號(hào)S33-k的波形圖。另外，圖5中C圖表示反相器34-k的延遲時(shí)間s34-k。也就是說(shuō)，延遲電路32-k對(duì)于控制電路23的輸出信號(hào)Dk的上升沿的延遲時(shí)間等于(ta+tb+tc+td)。延遲電路32-k對(duì)于控制電路23的輸出信號(hào)Dk的下降沿的延遲時(shí)間等于(ta+tb)。在延遲電路32-k中，控制電路23的輸出信號(hào)Dk的上升沿的延遲時(shí)間比下降沿的延遲時(shí)間長(zhǎng)。
控制電路23的輸出信號(hào)Dk的上升沿的延遲時(shí)間比下降沿的延遲時(shí)間長(zhǎng)的原因是為了避免當(dāng)輸出信號(hào)D0-Dn包括從H到L變化的輸出信號(hào)和從L到H變化的輸出信號(hào)時(shí)，這些信號(hào)同時(shí)為H這樣的特殊情況。
圖6是圖2中所示的負(fù)荷開關(guān)調(diào)制電路21和連接開關(guān)電路24的電路圖。示出了負(fù)載電阻器40-0、40-1、40-2和40-n。為了簡(jiǎn)化起見，圖6中省略了負(fù)載電阻器40-3至40-(n-1)。同時(shí)也示出連接開關(guān)電路41-0、41-1、41-2和41-n。為了簡(jiǎn)化起見，圖6中省略了連接開關(guān)電路41-3至41-(n-1)?？刂齐娐?3的輸出信號(hào)D0、D1、D2和Dn被作為開關(guān)控制信號(hào)提供到負(fù)載電阻器40-0、40-1、40-2和40-n上。
假設(shè)負(fù)載電阻器40-n的電阻值為RL。負(fù)載電阻器40-0、40-1、40-2和40-(n-1)的電阻值分別為RLx2n、RLx2n-1、RLx2n-2和RLx2。即，負(fù)載電阻器40-k的電阻值為RLx2n-k。
在圖6中，示出了通過(guò)負(fù)載信號(hào)LOAD來(lái)在通和斷之間切換的連接開關(guān)電路42-0、42-1、42-2和42-n。當(dāng)負(fù)載信號(hào)LOAD為H(此時(shí)傳送數(shù)據(jù))時(shí)，連接開關(guān)被接通。當(dāng)負(fù)載信號(hào)LOAD為L(zhǎng)(此時(shí)接收數(shù)據(jù))時(shí)，連接開關(guān)被關(guān)斷。為了簡(jiǎn)化起見，圖6中省略了連接開關(guān)42-3至42-(n-1)。
在如此構(gòu)造的非接觸型IC卡系統(tǒng)中，通過(guò)讀／寫單元11的天線線圈12和非接觸型IC卡13的天線線圈14，讀／寫單元11和非接觸型IC卡13相互通信。
圖2所示的整流電路16整流從天線線圈14接收到的信號(hào)并從而產(chǎn)生提供到圖2中所示的框圖上的電源VCC。
例如，如圖7中所示，如果電源VCC由于某種因素變化到VH1至VH2之間的電壓VA，那么電壓檢測(cè)電路27輸出的電壓檢測(cè)信號(hào)H3、H2、H1、L1、L2和L3為如下所示H3=L，H2=L，H1=H，L1=H，L2=H，L3=H。
因此，計(jì)數(shù)器控制電路28輸出的計(jì)數(shù)器控制信號(hào)UP、DOWN和HOLD為如下所示UP=H，DOWN=L，HOLD=L。
因此，N位溢出上／下計(jì)數(shù)器31被用做向上計(jì)數(shù)器，并且時(shí)鐘選擇電路30選擇最低頻率的時(shí)鐘CLK3。被選擇的時(shí)鐘CLK3被提供到N位溢出上／下計(jì)數(shù)器31上。
所以，N位溢出上／下計(jì)數(shù)器31與時(shí)鐘CLK3同步來(lái)向上記數(shù)并且輸出的系列信號(hào)D0至Dn從現(xiàn)時(shí)值開始增加。從而分流調(diào)節(jié)器22的分流電阻值逐漸降低，同時(shí)電源電壓VCC從電壓值VA開始下降。
當(dāng)電源VCC下降到電壓VH1時(shí)，電壓檢測(cè)電路27電壓檢測(cè)信號(hào)H3、H2、H1、L1、L2和L3為如下所示H3=L，H2=L，H1=LL1=H，L2=H，L3=H。
因此，計(jì)數(shù)器控制電路28輸出的計(jì)數(shù)器控制信號(hào)UP、DOWN和HOLD為如下所示UP=H，DOWN=L，HOLD=H。
因此，N位溢出上／下計(jì)數(shù)器31被指示為保持狀態(tài)。
所以，只要電源電壓VCC降到基準(zhǔn)電壓范圍VH1和VL1之間，分流調(diào)節(jié)器22控制電源電壓VCC以保持現(xiàn)時(shí)電源電壓VCC。
同時(shí)，如圖8中所示，電源電壓VCC由于某種因素變到等于VL1和VL2之間的電壓VB時(shí)，電壓檢測(cè)電路27輸出的電壓檢測(cè)信號(hào)H、H2、H1、L1、L2和L3為如下所示H3=L，H2=L，H1=LL1=L，L2=H，L3=H。
因此，計(jì)數(shù)器控制電路28輸出的計(jì)數(shù)器控制信號(hào)UP、DOWN和HOLD為如下所示UP=L，DOWN=H，HOLD=L。
因此，N位溢出上／下計(jì)數(shù)器31被指示作為向下計(jì)數(shù)器，并且時(shí)鐘選擇電路30選擇低頻的時(shí)鐘CLK3。提供被選擇的時(shí)鐘CLK3到N位溢出上／下計(jì)數(shù)器31上。
因此，N位溢出上／下計(jì)數(shù)器31與時(shí)鐘CLK3同步來(lái)向下記數(shù)并且輸出的系列信號(hào)D0至Dn從現(xiàn)時(shí)值開始逐步減少。從而分流調(diào)節(jié)器22的分流電阻值逐漸增加，同時(shí)電源電壓VCC從電壓值VA開始上升。
當(dāng)電源VCC上升到電壓VL1時(shí)，電壓檢測(cè)電路27電壓檢測(cè)信號(hào)H3、H2、H1、L1、L2和L3為如下所示H3=L，H2=L，H1=LL1=H，L2=H，L3=H。
因此，計(jì)數(shù)器控制電路28輸出的計(jì)數(shù)器控制信號(hào)UP、DOWN和HOLD為如下所示UP=H，DOWN=L，HOLD=H。
因此，N位溢出上／下計(jì)數(shù)器31被指示為保持狀態(tài)。
所以，只要電源電壓VCC降到基準(zhǔn)電壓范圍VH1和VL1之間，分流調(diào)節(jié)器22控制電源電壓VCC以保持現(xiàn)時(shí)電源電壓VCC。
例如，如果圖4中所示的pMOS晶體管35-k和37-k和nMOS晶體管36-k和38-k具有相同的尺寸從而pMOS晶體管35-k和37-k具有相同的電流驅(qū)動(dòng)能力而nMOS晶體管36-k和38-k具有相同的電流驅(qū)動(dòng)能力，那么延遲電路32-k操作使得輸出信號(hào)Dk的上升沿的延遲時(shí)間等于其下降沿的延遲時(shí)間。
在上述的情形中，如果作為連接開關(guān)的nMOS晶體管39-0至39-n中有一個(gè)連接開關(guān)從ON轉(zhuǎn)換為OFF以及另一個(gè)連接開關(guān)從OFF轉(zhuǎn)到ON時(shí)，那么會(huì)出現(xiàn)上述開關(guān)同時(shí)為ON的情況。
例如，如圖7中所示，當(dāng)控制電路23的輸出信號(hào)D0至D2從H變?yōu)長(zhǎng)并且輸出信號(hào)D3從L變?yōu)镠時(shí)，可能會(huì)出現(xiàn)nMOS晶體管39-0至39-3同時(shí)為ON的情況。在上述的情形中，如果對(duì)于時(shí)鐘CLK3的每一個(gè)周期，電源電壓VCC的電壓下降αV，那么電源電壓VCC從當(dāng)時(shí)的電壓迅速下降8αV。
而且，例如，如果輸出信號(hào)D0至D3從H變?yōu)長(zhǎng)并且輸出信號(hào)D4從L變?yōu)镠時(shí)，可能會(huì)出現(xiàn)nMOS晶體管39-0至39-4同時(shí)為ON的情況。在上述的情形中，電源電壓VCC從當(dāng)時(shí)的電壓迅速下降16αV。
例如，如果當(dāng)電源電壓開始接近VH1和VL1之間的范圍的上限VH1并且突然急劇下降時(shí)，數(shù)據(jù)處理電路18中的低壓檢測(cè)電路會(huì)檢測(cè)到電源電壓VCC降低到給定的低電壓或甚至更低這種情況。因此會(huì)禁止CPU訪問儲(chǔ)存器，從而在通信過(guò)程中出現(xiàn)異常。
例如，如圖8中所示，如果輸出信號(hào)D0至D3從L變?yōu)镠并且輸出信號(hào)D4從H變?yōu)長(zhǎng)時(shí)，會(huì)出現(xiàn)nMOS晶體管39-0至39-4同時(shí)為ON的情況。在上述的情形中，如果對(duì)于時(shí)鐘CLK3的每一個(gè)周期電源電壓VCC的電壓電平增加αV，那么電源電壓VCC從當(dāng)時(shí)的電壓迅速下降15αV。
例如，如果控制電路23的輸出信號(hào)D0至D2從L變?yōu)镠并且輸出信號(hào)D3從H變?yōu)長(zhǎng)時(shí)，可能出現(xiàn)這么一段時(shí)間，在這段時(shí)間內(nèi)所有nMOS晶體管39-0至39-3都同是為ON。在上述的情形中，電源電壓VCC從當(dāng)時(shí)的電壓迅速下降7αV。
例如，如果電源電壓開始接近VH1和VL1之間的范圍的上限VL1并且突然急劇下降時(shí)，數(shù)據(jù)處理電路18中的低壓檢測(cè)電路檢測(cè)電源電壓VCC降低到給定的低電壓或更低這種情況。因此禁止CPU訪問儲(chǔ)存器，從而在通信過(guò)程中出現(xiàn)異常。
鑒于上述情況，本發(fā)明第一實(shí)施例的LSI裝置15被構(gòu)造為使形成分流調(diào)節(jié)器22的連接開關(guān)電路26-k的延遲電路32-k具有這樣的操作方式，即輸出信號(hào)Dk的上升沿的延遲時(shí)間比其下降沿的延遲時(shí)間長(zhǎng)。具有上述結(jié)構(gòu)有可能避免下面的情況當(dāng)分別形成連接開關(guān)電路26-0至26-n的nMOS晶體管39-0至39-n包括從ON轉(zhuǎn)換到OFF的連接開關(guān)和從OFF轉(zhuǎn)換到ON的其他連接開關(guān)時(shí)，這些連接開關(guān)被同步地轉(zhuǎn)換到ON從而電源電壓VCC在電壓VCC在返回到基準(zhǔn)電壓范圍VH1至VL1之間的過(guò)程中突然下降。
例如，如圖9中所示，如果電源電壓由于某種因素升高到高于電壓VH3的電壓VC時(shí)，電壓檢測(cè)電路27的電壓檢測(cè)信號(hào)H3、H2、H1、L1、L2和L3為如下所示H3=H，H2=H，H1=HL1=H，L2=H，L3=H。
因此，計(jì)數(shù)器控制電路28輸出的計(jì)數(shù)器控制信號(hào)UP、DOWN和HOLD為如下所示
UP=H，DOWN=L，HOLD=L。
因此，N位溢出上／下計(jì)數(shù)器31被指示作為向上計(jì)數(shù)器，并且時(shí)鐘選擇電路30選擇最高頻的時(shí)鐘CLK1。提供被選擇的時(shí)鐘CLK1到N位溢出上／下計(jì)數(shù)器31上。
因此，N位溢出上／下計(jì)數(shù)器31與時(shí)鐘CLK1同步來(lái)向上記數(shù)并且輸出信號(hào)D0至Dn開始增加。從而分流調(diào)節(jié)器22的分流電阻值從現(xiàn)時(shí)值開始逐漸降低，同時(shí)電源電壓VCC從電壓值VC開始逐漸下降。
當(dāng)電源VCC下降到電壓VH3時(shí)，電壓檢測(cè)電路27電壓檢測(cè)信號(hào)H3、H2、H1、L1、L2和L3為如下所示H3=L，H2=H，H1=HL1=H，L2=H，L3=H。
因此，時(shí)鐘選擇電路30選擇頻率低于時(shí)鐘CLK1的時(shí)鐘CLK2。被選擇的時(shí)鐘CLK2被提供到N位溢出上／下計(jì)數(shù)器31上。因此，電源電壓VCC以速度低于T1循環(huán)中電源電壓VCC從VC下降到VH3的速度下降。
當(dāng)電源電壓VCC下降到電壓VH2時(shí)，電壓檢測(cè)電路27的電壓檢測(cè)信號(hào)H3、H2、H1、L1、L2和L3為如下所示H3=L，H2=L，H1=HL1=H，L2=H，L3=H。
因此，時(shí)鐘選擇電路30選擇頻率低于時(shí)鐘CLK2的時(shí)鐘CLK3。被選擇的時(shí)鐘CLK3被提供到N位溢出上／下計(jì)數(shù)器31上。因此，電源電壓VCC以速度低于T2循環(huán)中電源電壓VCC從VH3下降到VH2的速度下降。
當(dāng)電源電壓VCC下降到電壓VH1時(shí)，電壓檢測(cè)電路27的電壓檢測(cè)信號(hào)H3、H2、H1、L1、L2和L3為如下所示H3=L，H2=L，H1=LL1=H，L2=H，L3=H。
因此，計(jì)數(shù)器控制電路28輸出的計(jì)數(shù)器控制信號(hào)UP、DOWN和HOLD為如下所示
UP=H，DOWN=L，HOLD=H。
因此，N位溢出上／下計(jì)數(shù)器31被指示為保持狀態(tài)。
所以，只要電源電壓VCC降到基準(zhǔn)電壓范圍VH1和VL1之間，分流調(diào)節(jié)器22控制電源電壓VCC以保持現(xiàn)時(shí)電源電壓VCC。
在未使用時(shí)鐘CLK2和CLK3并且僅使用最高頻的時(shí)鐘CLK1的情況中，電壓檢測(cè)信號(hào)H3-H1和L1-L3的變化太快，當(dāng)電源電壓VCC接近范圍在VH1和VL1之間的基準(zhǔn)電壓時(shí)在VCC返回該范圍的過(guò)程中將波動(dòng)。因此，電源電壓VCC很難穩(wěn)定地返回基準(zhǔn)電壓范圍VH1和VL1之間。
鑒于上述情況，根據(jù)本發(fā)明第一實(shí)施例，最高頻的時(shí)鐘CLK1被用于以下情形中電源電壓VCC超過(guò)基準(zhǔn)電壓范圍VH1和VL1之間并極大地超出基準(zhǔn)電壓范圍VH1和VL1之間，因?yàn)榇藭r(shí)電源電壓VCC沒有波動(dòng)的可能性。通過(guò)使用最高頻的時(shí)鐘CLK1，電源電壓VCC可能很快返回基準(zhǔn)電壓范圍VH1和VL1之間。如果電源電壓VCC低于范圍VH3-VL3之間并且等于或高于范圍VH2和VL2之間，那么頻率比時(shí)鐘CLK1低的時(shí)鐘CLK2被選擇使得電源電壓VCC返回到范圍VH2和VL2之間。如果電源電壓VCC低于VH2-VL2并且等于或高于VH1和VL1之間，那么最低頻的時(shí)鐘CLK3被選擇。從而電源電壓VCC從整體而言穩(wěn)定、迅速地返回到的范圍VH1和VL1之間。
如上所述，根據(jù)本發(fā)明第一實(shí)施例，即使如果由于某種因素電源電壓開始高于上限電壓VH1或低于下限電壓VL1的情況下，電源電壓VCC返回到基準(zhǔn)電壓范圍VH1和VL1之間也是可能的。
在本發(fā)明的第一實(shí)施例中，分流調(diào)節(jié)器22的分流調(diào)節(jié)器25-k的電阻值為(常量)x2n-k，以及連接開關(guān)電路26-0至26-n被提供了N位溢出上／下計(jì)數(shù)器31的輸出信號(hào)D0-Dn。因此，分流調(diào)節(jié)器22被控制從而如果電源電壓VCC高于基準(zhǔn)電壓范圍VH1和VL1之間的上限VH1時(shí)分流電阻值逐漸降低，而如果電源電壓VCC低于基準(zhǔn)電壓范圍VH1和VL1之間的下限VL1時(shí)分流電阻值逐漸增加。因此，使得電源電壓VCC返回基準(zhǔn)電壓范圍VH1和VL1之間成為可能同時(shí)調(diào)節(jié)的數(shù)值大致為常量。
而且，根據(jù)本發(fā)明的第一實(shí)施例，用于形成分流調(diào)節(jié)器22的連接開關(guān)電路26-k的延遲電路32-k被構(gòu)造為控制電路23的輸出信號(hào)Dk的上升沿的延遲時(shí)間比其下降沿的延遲時(shí)間長(zhǎng)。從而有可能避免下述情形的出現(xiàn)當(dāng)分別形成連接開關(guān)電路26-0至26-n的nMOS晶體管39-0至39-n中有一個(gè)連接開關(guān)從ON轉(zhuǎn)換到OFF的以及另一個(gè)連接開關(guān)從OFF轉(zhuǎn)換到ON時(shí)，這些連接開關(guān)被同時(shí)轉(zhuǎn)換到ON。這樣就阻止電源電壓VCC在其返回到基準(zhǔn)電壓范圍VH1至VL1之間的過(guò)程中突然下降。結(jié)果避免了通信中的異常情況。
根據(jù)本發(fā)明的第一實(shí)施例，有選擇地使用不同頻率的三個(gè)時(shí)鐘CLK1、CLK2和CLK3。因此，即使如果電源電壓VCC的變化很大，使得電源電壓迅速穩(wěn)定地返回的基準(zhǔn)電壓范圍VH1至VL1之間也是可能的。從而可能得到穩(wěn)定的電源環(huán)境并避免由于電源電壓VCC變化所致的誤動(dòng)作和通信錯(cuò)誤，以及避免由于這種誤動(dòng)作所致的數(shù)據(jù)丟失。
參考圖10和圖11來(lái)描述本發(fā)明的第二實(shí)施例。在這些附圖中，與先前描述的圖中相同的部件使用相同的標(biāo)號(hào)。
參考圖10，由CPU控制的選擇器44位于控制電路23和分流調(diào)節(jié)器22之間。圖10中所示電路的其他部分與圖2中所示的電路相同。
選擇器44具有開關(guān)45-0至45-n，然而為了簡(jiǎn)化起見只示出開關(guān)45-1、45-1、45-2和45-n。當(dāng)CPU43輸出的選擇器控制信號(hào)SC為H時(shí)，開關(guān)45-k選擇控制電路23的輸出信號(hào)Dk。從而被選擇的輸出信號(hào)Dk被提供到連接開關(guān)電路26-k上。當(dāng)選擇器控制信號(hào)SC為L(zhǎng)時(shí)，開關(guān)45-k選擇CPU43輸出的開關(guān)控制信號(hào)Ek。從而被選擇的開關(guān)控制信號(hào)Ek被提供到連接開關(guān)電路26-k上。
圖11是本發(fā)明第二實(shí)施例中電源電壓穩(wěn)定工作的流程圖。本發(fā)明第二實(shí)施例的讀／寫單元11和非接觸型IC卡之間的通信開始于步驟S1，而控制電路23在步驟S2開始控制分流調(diào)節(jié)器22。通過(guò)控制電路23在步驟S3完成電源電壓VCC的穩(wěn)定，而在步驟S4中CPU43開始分流調(diào)節(jié)器22。
已知讀／寫單元和第二實(shí)施例的非接觸型IC卡之間的通信距離和讀寫單元提供的電量。當(dāng)通信距離和電量為常量時(shí)，根據(jù)本發(fā)明的第二實(shí)施例，改變電源電壓VCC的唯一因素是消耗在各電路中的電流。
因此，CPU43通過(guò)預(yù)先計(jì)算消耗在各電路中的電流來(lái)確認(rèn)各電路的工作狀態(tài)是可能的。從而通過(guò)應(yīng)用如CPU43和存儲(chǔ)器這樣的硬件資源的軟件來(lái)控制分流調(diào)節(jié)器22。
根據(jù)本發(fā)明第二實(shí)施例，可能獲得與第一實(shí)施例同樣的功能和效果并且進(jìn)一步獲得LSI裝置15能處理多個(gè)電路同時(shí)開始操作所致的電源電壓突然變化的這種情況的附加優(yōu)點(diǎn)。
而且，CPU43開始控制分流調(diào)節(jié)器22并隨后使控制電路23無(wú)效，從而使得降低能量損耗和噪音成為可能。
參考圖12和圖13來(lái)描述本發(fā)明第三實(shí)施例。參考圖12，分流調(diào)節(jié)器49、50和51被分別提供到如加密電路的各電路46、47和48和包括數(shù)據(jù)處理電路18的通信模塊上。通過(guò)CPU43來(lái)控制分流節(jié)器49、50和51。本發(fā)明第三實(shí)施例的LSI裝置的其他部分與本發(fā)明第一實(shí)施例的LSI裝置15相同。
分流調(diào)節(jié)器49包括分流電阻器52和連接開關(guān)53，連接開關(guān)53通過(guò)CPU43輸出的分流控制信號(hào)F1來(lái)執(zhí)行ON和OFF的轉(zhuǎn)換。分流調(diào)節(jié)器49被構(gòu)造為當(dāng)連接開關(guān)53為ON時(shí)，與在工作模式中流過(guò)電路46的電流量相同的分路電流量流過(guò)分流調(diào)節(jié)器49。
分流調(diào)節(jié)器50包括分流電阻器54和連接開關(guān)55，連接開關(guān)55通過(guò)CPU43輸出的分流控制信號(hào)F2來(lái)執(zhí)行ON和OFF的轉(zhuǎn)換。分流調(diào)節(jié)器50被構(gòu)造為當(dāng)連接開關(guān)55為ON時(shí)，與在工作模式中流過(guò)電路47的電流量相同的分路電流量流過(guò)分流調(diào)節(jié)器50。
分流調(diào)節(jié)器51包括分流電阻器56和連接開關(guān)57，連接開關(guān)57通過(guò)CPU43輸出的分流控制信號(hào)F3來(lái)執(zhí)行ON和OFF的轉(zhuǎn)換。分流調(diào)節(jié)器51被構(gòu)造為當(dāng)連接開關(guān)57為ON時(shí)，與在工作模式中流過(guò)電路48的電流量相同的分路電流量流過(guò)分流調(diào)節(jié)器51。
圖14是本發(fā)明第三實(shí)施例的電源電壓穩(wěn)定工作的流程圖。本發(fā)明第二實(shí)施例的讀／寫單元11和非接觸型IC卡之間的通信開始于步驟P1，而控制電路23在步驟P2開始控制分流調(diào)節(jié)器22。在這種情況中，分流調(diào)節(jié)器49至51被控制為是可操作的。通過(guò)控制電路23在步驟P3中完成電源電壓VCC的穩(wěn)定，而在步驟P4中CPU43開始控制根據(jù)需要分流調(diào)節(jié)器49至51。
根據(jù)本發(fā)明第三實(shí)施例，可能獲得與第一實(shí)施例同樣的功能和效果并且進(jìn)一步獲得LSI裝置15處理由于分流調(diào)節(jié)器49至51被分別提供到電路46至49上所以電路46至49同時(shí)開始操作所致的電源電壓VCC突然變化這種情況的附加優(yōu)點(diǎn)。因此可得到進(jìn)一步穩(wěn)定的電源。而且，沒有必要進(jìn)行用于控制應(yīng)用于本發(fā)明第二實(shí)施例中的分流調(diào)節(jié)器22的計(jì)算，從而簡(jiǎn)化了分流調(diào)節(jié)器22的控制。
本發(fā)明并不限于這些對(duì)于本發(fā)明的說(shuō)明性的公開實(shí)施例，也允許對(duì)本發(fā)明做不脫離本發(fā)明精神的變形和改變。
權(quán)利要求
1．用于非接觸型IC卡中的半導(dǎo)體集成電路裝置，其裝有整流接收到的信號(hào)從而產(chǎn)生電源電壓的整流電路，所述裝置包括分流調(diào)節(jié)器，用于連接在電源電壓和地之間并用于控制分流電阻；以及控制電路，其控制分流調(diào)節(jié)器使得當(dāng)電源電壓高于基準(zhǔn)電壓范圍的上限時(shí)，逐漸降低分流電阻，而當(dāng)電源電壓低于基準(zhǔn)電壓范圍的下限時(shí)逐漸增加分流電阻；以及當(dāng)電源電壓在基準(zhǔn)電壓范圍內(nèi)衰減時(shí)分流電阻保持不變。
2．如權(quán)利要求1所述的半導(dǎo)體集成電路裝置，其中分流調(diào)節(jié)包括并聯(lián)連接的第一至第(n+1)個(gè)分流調(diào)節(jié)器，每個(gè)第一至第(n+1)個(gè)分流調(diào)節(jié)器包括串聯(lián)連接的分流電阻器和連接開關(guān)電路。
3．如權(quán)利要求2所述的半導(dǎo)體集成電路裝置，其中第k個(gè)分流調(diào)節(jié)器(k=1、2、…、n+1)的電阻值為(常量)x2n-k。
4．如權(quán)利要求3所述的半導(dǎo)體集成電路裝置，其中設(shè)在每個(gè)分流調(diào)節(jié)器中的連接開關(guān)電路包括串聯(lián)連接到分流電阻器上的連接開關(guān)，和從控制電路把控制信號(hào)提供到連接開關(guān)的延遲電路，延遲電路被構(gòu)造為接通連接開關(guān)的邊沿的延遲時(shí)間比關(guān)斷連接開關(guān)的另一個(gè)邊沿的延遲時(shí)間長(zhǎng)。
5．如權(quán)利要求3所述的半導(dǎo)體集成電路裝置，其中所述的控制電路包括檢測(cè)電源電壓的電壓值的電壓檢測(cè)電路；N位溢出上／下計(jì)數(shù)器；以及計(jì)數(shù)器控制電路，當(dāng)電壓檢測(cè)電路檢測(cè)到電源電壓高于基準(zhǔn)電壓范圍時(shí)，其指示計(jì)數(shù)器向下記數(shù)，而當(dāng)電壓檢測(cè)電路檢測(cè)到電源電壓低于基準(zhǔn)電壓范圍時(shí)，其指示計(jì)數(shù)器向上記數(shù)，以及當(dāng)電壓檢測(cè)電路檢測(cè)到電源電壓降到基準(zhǔn)電壓范圍時(shí)，其指示計(jì)數(shù)器處于保持狀態(tài)；第一至第(n+1)個(gè)分流調(diào)節(jié)器的連接開關(guān)被提供了計(jì)數(shù)器的輸出信號(hào)D0(LSB)、D1、…、Dn(MSB)。
6．如權(quán)利要求3所述的半導(dǎo)體集成電路裝置，還包括產(chǎn)生不同頻率時(shí)鐘的模塊發(fā)生器、以及時(shí)鐘選擇電路，當(dāng)電源電壓和基準(zhǔn)電壓范圍之間的電壓值的差異增加時(shí)，時(shí)鐘選擇電路選擇一個(gè)較高頻的時(shí)鐘，其中計(jì)數(shù)器以所述的一個(gè)時(shí)鐘計(jì)數(shù)。
7．如權(quán)利要求1所述的半導(dǎo)體集成電路裝置，還包括把被調(diào)制的傳輸數(shù)據(jù)疊加到電源電壓上的負(fù)荷開關(guān)調(diào)制電路，所述的負(fù)荷開關(guān)調(diào)制電路通過(guò)所述的控制電路輸出的開關(guān)控制信號(hào)來(lái)控制并被用于控制分流調(diào)節(jié)器。
8．如權(quán)利要求7所述的半導(dǎo)體集成電路裝置，其中所述的負(fù)荷開關(guān)調(diào)制電路包括并聯(lián)連接的第1至第(n+1)個(gè)負(fù)荷開關(guān)調(diào)制電路，每個(gè)所述電路包括串聯(lián)連接的負(fù)載電阻器和連接開關(guān)電路，連接開關(guān)電路由控制電路提供的開關(guān)控制信號(hào)來(lái)控制。
9．如權(quán)利要求8所述的半導(dǎo)體集成電路裝置，其中第k個(gè)分流調(diào)節(jié)器(k=1、2、…、n+1)的電阻器的電阻值為(常量)x2n+1-k。
10．如權(quán)利要求9所述的半導(dǎo)體集成電路裝置，其中設(shè)在每個(gè)分流電阻器中的連接開關(guān)電路包括串聯(lián)連接到分流電阻器上的連接開關(guān)，和用于把開關(guān)控制信號(hào)從控制電路提供到連接開關(guān)上的延遲電路，該延遲電路被構(gòu)造為接通連接開關(guān)的邊沿的延遲時(shí)間比關(guān)斷連接開關(guān)的另一邊沿的延遲時(shí)間長(zhǎng)。
11．如權(quán)利要求5所述的半導(dǎo)體集成電路裝置，還包括把被調(diào)制的傳輸數(shù)據(jù)疊加到電源電壓上的負(fù)荷開關(guān)調(diào)制電路，所述的負(fù)荷開關(guān)調(diào)制電路通過(guò)所述的控制電路輸出的開關(guān)控制信號(hào)來(lái)控制并被用于控制分流調(diào)節(jié)器，其中所述的負(fù)荷開關(guān)調(diào)制電路包括并聯(lián)連接的第1至第(n+1)個(gè)負(fù)荷開關(guān)調(diào)制電路，每個(gè)所述電路包括串聯(lián)連接的負(fù)載電阻器和連接開關(guān)電路，連接開關(guān)電路由控制電路提供的開關(guān)控制信號(hào)來(lái)控制；以及輸出信號(hào)D0、D1、…、Dn作為開關(guān)控制信號(hào)被提供到第一至第(n+1)個(gè)負(fù)荷開關(guān)調(diào)制電路上。
12．如權(quán)利要求1所述的半導(dǎo)體集成電路裝置，還包括一個(gè)控制器和一個(gè)開關(guān)電路，開關(guān)電路用于選擇控制電路和控制器之一以控制分流調(diào)節(jié)器。
13．如權(quán)利要求12所述的半導(dǎo)體集成電路裝置，其中通過(guò)控制電路完成電源電壓的穩(wěn)定后控制器開始控制分流調(diào)節(jié)器。
14．如權(quán)利要求1所述的半導(dǎo)體集成電路裝置，還包括分別提供到使用電源電壓的各電路的多個(gè)分流調(diào)節(jié)器，多個(gè)分流調(diào)節(jié)器的每個(gè)使得其中流過(guò)的分流電流等于或近似等于流過(guò)一個(gè)相應(yīng)電路的電流；以及用于控制多個(gè)分流調(diào)節(jié)器的控制器。
15．如權(quán)利要求14所述的半導(dǎo)體集成電路裝置，其中通過(guò)控制電路完成電源電壓的穩(wěn)定后控制器開始控制分流調(diào)節(jié)器。
16．一種非接觸型IC卡，包括整流電路，用于整流天線接收到的信號(hào)并從而產(chǎn)生電源電壓；以及半導(dǎo)體集成電路裝置，包括分流調(diào)節(jié)器，其被連接到電源電壓和地之間并用于控制分流電阻；以及控制電路，其控制分流調(diào)節(jié)器從而當(dāng)電源電壓高于基準(zhǔn)電壓范圍的上限時(shí)，分流電阻逐漸減小，而當(dāng)電源電壓電壓值低于基準(zhǔn)電壓范圍的下限時(shí)，分流電阻逐漸增加；以及當(dāng)電源電壓在基準(zhǔn)電壓范圍中時(shí)，分流電阻保持不變。
全文摘要
公開了一種用于非接觸型IC卡的半導(dǎo)體集成電路,其裝有用于整流接收到的信號(hào)并從而產(chǎn)生電源電壓的整流電路。連接到電源電壓和地之間并用于控制分流電阻的分流調(diào)節(jié)器。控制電路按如下所述來(lái)控制分流調(diào)節(jié)器;當(dāng)電源電壓高于基準(zhǔn)電壓范圍的上限時(shí),分流電阻逐漸減小,而當(dāng)電源電壓電壓值低于基準(zhǔn)電壓范圍的下限時(shí),分流電阻逐漸增加;以及當(dāng)電源電壓在基準(zhǔn)電壓范圍中時(shí),分流電阻保持不變。
文檔編號(hào)G06K19/07GK1291001SQ0010675
公開日2001年4月11日 申請(qǐng)日期2000年4月17日 優(yōu)先權(quán)日1999年10月1日
發(fā)明者成瀨智己 申請(qǐng)人:富士通株式會(huì)社