一種待機(jī)時(shí)低功耗的過零電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及過零電路相關(guān)技術(shù)領(lǐng)域，特別是一種待機(jī)時(shí)低功耗的過零電路。
【背景技術(shù)】
[0002]過零電路是指利用電網(wǎng)的電源正弦波從正半波到負(fù)半波過程中經(jīng)過零點(diǎn)，通過將零點(diǎn)抽取出來以作計(jì)時(shí)基準(zhǔn)使用的電路。
[0003]現(xiàn)有的過零電路如圖1所示，其中，AC電源11是電網(wǎng)電源，從AC電源11經(jīng)過分壓電路12分壓，通過信號(hào)采集光耦13進(jìn)行高壓隔離，再通過信號(hào)調(diào)理電路14調(diào)理后輸出過零信號(hào)到處理器15。
[0004]現(xiàn)有技術(shù)在處理器15待機(jī)時(shí)，過零電路一直工作導(dǎo)致電能的無謂消耗。
【實(shí)用新型內(nèi)容】
[0005]基于此，有必要針對(duì)現(xiàn)有技術(shù)在處理器待機(jī)時(shí)仍然需要過零電路工作的技術(shù)問題，提供一種待機(jī)時(shí)低功耗的過零電路。
[0006]一種待機(jī)時(shí)低功耗的過零電路，包括:處理器、過零信號(hào)發(fā)生電路、第一可控開關(guān)和第二可控開關(guān)，所述處理器的一個(gè)輸出端與所述第一可控開關(guān)的控制端連接，所述第一可控開關(guān)的一開關(guān)端與電源火線連接，所述第一可控開關(guān)的另一開關(guān)端與所述第二可控開關(guān)的控制端連接，所述第二可控開關(guān)的一開關(guān)端與電源火線連接，所述第二可控開關(guān)的另一開關(guān)端與所述過零信號(hào)發(fā)生電路的電源端一極連接，過零信號(hào)發(fā)生電路的電源端另一極與電源零線連接，所述過零信號(hào)發(fā)生電路的輸出端與所述處理器的一個(gè)輸入端連接。
[0007]進(jìn)一步的，所述第一可控開關(guān)為繼電器、光耦或可控硅，所述第二可控開關(guān)為繼電器、光親或可控娃。
[0008]進(jìn)一步的，所述第一可控開關(guān)為第一光耦，所述第二可控開關(guān)為可控硅。
[0009]更進(jìn)一步的，所述第一光耦的控制端包括第一光耦第一控制端和第一光耦第二控制端，第一光耦第一控制端與供電電源連接，第一光耦第二控制端與所述處理器的一個(gè)輸出端連接，所述第一光耦的一開關(guān)端與電源火線連接，另一開關(guān)端與可控硅的控制端連接，可控硅的一開關(guān)端與電源火線連接，另一開關(guān)端與所述過零信號(hào)發(fā)生電路的電源端一極連接。
[0010]進(jìn)一步的，所述第一可控開關(guān)為繼電器，所述第二可控開關(guān)為可控硅。
[0011]更進(jìn)一步的，所述處理器的一個(gè)輸出端與繼電器的控制端連接，所述繼電器的一開關(guān)端與電源火線連接，所述繼電器的另一開關(guān)端與所述可控硅的控制端連接，可控硅的一開關(guān)端與電源火線連接，另一開關(guān)端與所述過零信號(hào)發(fā)生電路的電源端一極連接。
[0012]進(jìn)一步的，所述過零信號(hào)發(fā)生電路包括:第二光耦和三極管，所述第二光耦的控制端包括第二光耦第一控制端和第二光耦第二控制端，所述第二光耦第一控制端作為所述過零信號(hào)發(fā)生電路的電源端一極與所述第二可控開關(guān)的另一開關(guān)端連接，所述第二光耦第二控制端作為所述過零信號(hào)發(fā)生電路的電源端另一極與電源零線連接，所述第二光耦的一開關(guān)端與所述三極管的基極以及供電電源分別連接，所述第二光耦的另一開關(guān)端接地，所述三極管的發(fā)射極接地，所述三極管的集電極作為所述過零信號(hào)發(fā)生電路的輸出端與所述處理器的一個(gè)輸入端連接，且所述三極管的集電極還通過第一分壓電阻與供電電源連接，通過第二分壓電阻接地。
[0013]本實(shí)用新型通過第一可控開關(guān)和第二可控開關(guān)的配合，當(dāng)處理器工作時(shí)，會(huì)向第一可控開關(guān)輸出信號(hào)，使得第一可控開關(guān)兩個(gè)開關(guān)端導(dǎo)通，從而將電源火線與第二可控開關(guān)的控制端導(dǎo)通，此時(shí)當(dāng)火線的電壓為高電平時(shí)，則能夠?qū)ǖ诙煽亻_關(guān)，使得火線接入過零信號(hào)發(fā)生電路的電源端一極，從而實(shí)現(xiàn)過零信號(hào)的輸出。而在處理器不工作時(shí)，其不會(huì)向第一可控開關(guān)輸出信號(hào)，此時(shí)第一可控開關(guān)的兩個(gè)開關(guān)端斷開，則第二可控開關(guān)的兩個(gè)開關(guān)端也同時(shí)斷開，使得電源火線不接入過零信號(hào)發(fā)生電路，避免浪費(fèi)電源。
【附圖說明】
[0014]圖1為現(xiàn)有技術(shù)的電路模塊示意圖；
[0015]圖2為本實(shí)用新型的電路模塊示意圖；
[0016]圖3為本實(shí)用新型的最佳實(shí)施例的電路原理圖。
【具體實(shí)施方式】
[0017]下面結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型做進(jìn)一步詳細(xì)的說明。
[0018]如圖2所示為本實(shí)用新型一種待機(jī)時(shí)低功耗的過零電路的電路模塊示意圖，包括:處理器21、過零信號(hào)發(fā)生電路22、第一可控開關(guān)23和第二可控開關(guān)24，所述處理器21的一個(gè)輸出端與所述第一可控開關(guān)23的控制端連接，所述第一可控開關(guān)23的一開關(guān)端與電源火線L連接，所述第一可控開關(guān)23的另一開關(guān)端與所述第二可控開關(guān)24的控制端連接，所述第二可控開關(guān)24的一開關(guān)端與電源火線L連接，所述第二可控開關(guān)24的另一開關(guān)端與所述過零信號(hào)發(fā)生電路22的電源端一極連接，過零信號(hào)發(fā)生電路22的電源端另一極與電源零線N連接，所述過零信號(hào)發(fā)生電路22的輸出端與所述處理器21的一個(gè)輸入端連接。
[0019]第一可控開關(guān)23和第二可控開關(guān)24根據(jù)控制端的信號(hào)，控制相應(yīng)的兩個(gè)開關(guān)端之間的通斷。
[0020]處理器21在工作時(shí)向第一可控開關(guān)23的控制端輸出信號(hào)，使得第一可控開關(guān)23兩個(gè)開關(guān)端導(dǎo)通，從而將電源火線L與第二可控開關(guān)24的控制端導(dǎo)通，此時(shí)火線L相當(dāng)于控制第二可控開關(guān)24的兩開關(guān)端的通斷，因此當(dāng)火線L的電壓為高電平時(shí)，則能夠?qū)ǖ诙煽亻_關(guān)24，使得火線L接入過零信號(hào)發(fā)生電路22的電源端一極，從而實(shí)現(xiàn)過零信號(hào)的輸出。而在處理器21不工作時(shí)，其不會(huì)向第一可控開關(guān)23輸出信號(hào)，此時(shí)第一可控開關(guān)23的兩個(gè)開關(guān)端斷開，則第二可控開關(guān)24的控制端無信號(hào)輸入，則第二可控開關(guān)24的兩個(gè)開關(guān)端也保持?jǐn)嚅_，避免向過零信號(hào)發(fā)生電路22輸出電源。
[0021]在其中一個(gè)實(shí)施例中，所述第一可控開關(guān)23為繼電器、光耦或可控硅，所述第二可控開關(guān)24為繼電器、光耦或可控硅。
[0022]在其中一個(gè)實(shí)施例中，所述第一可控開關(guān)23為第一光耦，所述第二可控開關(guān)24為可控硅。
[0023]采用光耦和可控硅，從而實(shí)現(xiàn)對(duì)火線L的高壓隔離。
[0024]優(yōu)選地，如圖3所示，所述第一光耦I(lǐng)Cl的控制端包括第一光耦第一控制端311和第一光耦第二控制端313，第一光耦第一控制端311與供電電源VCC連接，第一光耦第二控制端313與所述處理器21的一個(gè)輸出端連接，所述第一光親ICl的一開關(guān)端316與電源火線L連接，另一開關(guān)端314與可控硅TRl的控制端連接，可控硅TRl的一開關(guān)端331與電源火線L連接，另一開關(guān)端332與所述過零信號(hào)發(fā)生電路22的電源端一極連接。
[0025]在其中一個(gè)實(shí)施例中，所述第一可控開關(guān)為繼電器，所述第二可控開關(guān)為可控硅。