0?09]需要說明的是，本實(shí)施例中的光路選擇單元401和控制單元402的工作原理與實(shí)施例三中的完全相同，在此不再贅述。
[0110]實(shí)施例五:
[0111]參見圖7，該圖為本發(fā)明提供的光電混合邏輯裝置實(shí)施例五示意圖。
[0112]圖5和圖6對(duì)應(yīng)的實(shí)施例中的光路選擇單元一個(gè)是位于控制單元之前，一個(gè)是位于控制單元之后，本實(shí)施例中包括兩個(gè)光路選擇單元，分別位于控制單元之前一個(gè)，位于控制單元之后一個(gè)。
[0113]所述光輸出模塊400包括:第一光路選擇單元401a、第二光路選擇單元401b和控制單元402;
[0114]所述控制單元402，用于在所述時(shí)鐘信號(hào)的控制下通過控制光路的通斷控制所述數(shù)據(jù)信號(hào)計(jì)算結(jié)果的輸出；
[0115]所述數(shù)據(jù)信號(hào)計(jì)算結(jié)果依次經(jīng)過所述第一光路選擇單元401a、控制單元402和第二光路選擇單元401b ；
[0116]所述第一光路選擇單元401a和第二光路選擇單元401b，均用于在電控制信號(hào)的控制下選擇所述數(shù)據(jù)信號(hào)計(jì)算結(jié)果的輸出光路；
[0117]所述電控制信號(hào)由所述電計(jì)算邏輯模塊100輸出給所述第一光路選擇單元401a和第二光路選擇單元401b。
[0118]需要說明的是，在控制單元402的前后均設(shè)置光路選擇單元時(shí)，可以完成的功能更強(qiáng)大，因?yàn)榭蛇x擇的余地更大，可以更好地選擇光路的輸出。
[0119]如圖8所示，為本發(fā)明實(shí)施例提供的一種光路選擇單元內(nèi)部結(jié)果圖。
[0120]其中的交叉線所夾的圓圈代表電控微環(huán)，通過給電控微環(huán)電控制信號(hào)就可以控制光路的通斷，即是否將光信號(hào)通過光波導(dǎo)。
[0121]實(shí)施例六:
[0122]參見圖9，該圖為本發(fā)明提供的光電混合邏輯裝置實(shí)施例六示意圖。
[0123]本實(shí)施例提供的光電混合邏輯裝置中，所述電計(jì)算邏輯模塊100還用于輸出邏輯控制電信號(hào)給所述光計(jì)算邏輯模塊200;
[0124]所述邏輯控制電信號(hào)，用于控制所述光計(jì)算邏輯模塊200中邏輯計(jì)算類型的選擇。
[0125]由于光計(jì)算邏輯模塊200中包括多個(gè)全光邏輯門，全光邏輯門組合在一起可以完成各種類型的計(jì)算，例如，加法、減法、乘法、除法。本實(shí)施例中通過電計(jì)算邏輯模塊100提供的邏輯控制電信號(hào)，可以控制光計(jì)算邏輯模塊200中的計(jì)算類型，例如是進(jìn)行加法計(jì)算還是進(jìn)行乘法計(jì)算。
[0126]可以理解的是，當(dāng)所述光計(jì)算邏輯模塊200的計(jì)算類型或功能是固定的時(shí)，則是不可以編程的。當(dāng)所述光計(jì)算邏輯模塊200的計(jì)算類型或功能是可以控制時(shí)，則是可編程的。
[0127]另外，本發(fā)明以上所有實(shí)施例中的所述電計(jì)算邏輯模塊100可以由以下電路來實(shí)現(xiàn)，包括但不限于:專用集成電路(ASIC，Applicat1n Specific Integrated Circuit)、或現(xiàn)場(chǎng)可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)、或復(fù)雜可編程邏輯器件(CPLD,CompIex Programmable Logic Device)ο
[0128]例如，所述電計(jì)算邏輯模塊還可以為:以印刷電路板(PCB，Printed CircuitBoard)、陶瓷基板和集成電路組成的電路。
[0129]以上實(shí)施例提供的光電混合邏輯裝置，利用光計(jì)算和電計(jì)算的各自優(yōu)點(diǎn)，使兩者發(fā)揮各自特長(zhǎng)，實(shí)現(xiàn)有機(jī)結(jié)合。例如，對(duì)于一條MIPS SIMD 128bit的加法指令，在頻率為IGHz的情況下，以目前的工藝條件，計(jì)算部分至少需要3個(gè)周期才能完成。但是如果使用本發(fā)明實(shí)施例提供的裝置，將加法計(jì)算由邏輯計(jì)算模塊來完成，則可以在I個(gè)周期內(nèi)完成計(jì)算。對(duì)于更為復(fù)雜的乘法指令或者頻率更高的CPU，這種周期上的縮短會(huì)更為明顯。因此，該裝置可以有效提供計(jì)算速度，而且利用電信號(hào)的時(shí)序進(jìn)行控制，使光信號(hào)也實(shí)現(xiàn)了時(shí)序邏輯。
[0130]以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式上的限制。雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種光電混合邏輯裝置，其特征在于，包括:電計(jì)算邏輯模塊、光計(jì)算邏輯模塊、時(shí)序控制模塊和光輸出模塊； 所述電計(jì)算邏輯模塊，用于接收控制信號(hào)，對(duì)所述控制信號(hào)進(jìn)行電邏輯計(jì)算處理后輸出控制信號(hào)計(jì)算結(jié)果;所述控制信號(hào)和控制信號(hào)計(jì)算結(jié)果均為電信號(hào)； 所述光計(jì)算邏輯模塊，用于接收數(shù)據(jù)信號(hào)，對(duì)所述數(shù)據(jù)信號(hào)進(jìn)行光邏輯計(jì)算處理后輸出數(shù)據(jù)信號(hào)計(jì)算結(jié)果給所述光輸出模塊;所述數(shù)據(jù)信號(hào)和數(shù)據(jù)信號(hào)計(jì)算結(jié)果為光信號(hào)；所述時(shí)序控制模塊，用于輸出時(shí)鐘信號(hào)分別給所述電計(jì)算邏輯模塊和所述光輸出模塊，用于控制所述控制信號(hào)計(jì)算結(jié)果和數(shù)據(jù)信號(hào)計(jì)算結(jié)果同時(shí)輸出或者間隔預(yù)定時(shí)間輸出； 所述光輸出模塊，用于在所述時(shí)鐘信號(hào)的控制下通過控制光路的通斷控制所述數(shù)據(jù)信號(hào)計(jì)算結(jié)果的輸出。2.根據(jù)權(quán)利要求1所述的光電混合邏輯裝置，其特征在于，所述時(shí)序控制模塊輸出兩路所述時(shí)鐘信號(hào)，分別為第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)； 所述第一時(shí)鐘信號(hào)輸出給所述電計(jì)算邏輯模塊，所述第二時(shí)鐘信號(hào)輸出給所述光輸出模塊。3.根據(jù)權(quán)利要求2所述的光電混合邏輯裝置，其特征在于，所述第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)的時(shí)序不同。4.根據(jù)權(quán)利要求1所述的光電混合邏輯裝置，其特征在于，所述時(shí)鐘信號(hào)為一路，該路時(shí)鐘信號(hào)同時(shí)輸出給所述電計(jì)算邏輯模塊和所述光輸出模塊。5.根據(jù)權(quán)利要求1所述的光電混合邏輯裝置，其特征在于，所述光輸出模塊包括:光路選擇單元和控制單元； 所述控制單元，用于在所述時(shí)鐘信號(hào)的控制下通過控制光路的通斷控制所述數(shù)據(jù)信號(hào)計(jì)算結(jié)果的輸出； 所述數(shù)據(jù)信號(hào)計(jì)算結(jié)果在進(jìn)入所述控制單元之前經(jīng)過所述光路選擇單元； 所述光路選擇單元，用于在電控制信號(hào)的控制下選擇所述數(shù)據(jù)信號(hào)計(jì)算結(jié)果的輸出光路； 所述電控制信號(hào)由所述電計(jì)算邏輯模塊輸出給所述光路選擇單元。6.根據(jù)權(quán)利要求1所述的光電混合邏輯裝置，其特征在于，所述光輸出模塊包括:光路選擇單元和控制單元； 所述控制單元，用于在所述時(shí)鐘信號(hào)的控制下通過控制光路的通斷控制所述數(shù)據(jù)信號(hào)計(jì)算結(jié)果的輸出； 所述數(shù)據(jù)信號(hào)計(jì)算結(jié)果在所述控制單元輸出之后進(jìn)入所述光路選擇單元； 所述光路選擇單元，用于在電控制信號(hào)的控制下選擇所述數(shù)據(jù)信號(hào)計(jì)算結(jié)果的輸出光路； 所述電控制信號(hào)由所述電計(jì)算邏輯模塊輸出給所述光路選擇單元。7.根據(jù)權(quán)利要求1所述的光電混合邏輯裝置，其特征在于，所述光輸出模塊包括:第一光路選擇單元、第二光路選擇單元和控制單元； 所述控制單元，用于在所述時(shí)鐘信號(hào)的控制下通過控制光路的通斷控制所述數(shù)據(jù)信號(hào)計(jì)算結(jié)果的輸出； 所述數(shù)據(jù)信號(hào)計(jì)算結(jié)果依次經(jīng)過所述第一光路選擇單元、控制單元和第二光路選擇單元； 所述第一光路選擇單元和第二光路選擇單元，均用于在電控制信號(hào)的控制下選擇所述數(shù)據(jù)信號(hào)計(jì)算結(jié)果的輸出光路； 所述電控制信號(hào)由所述電計(jì)算邏輯模塊輸出給所述第一光路選擇單元和第二光路選擇單元。8.根據(jù)權(quán)利要求1所述的光電混合邏輯裝置，其特征在于，所述電計(jì)算邏輯模塊還用于輸出邏輯控制電信號(hào)給所述光計(jì)算邏輯模塊； 所述邏輯控制電信號(hào)，用于控制所述光計(jì)算邏輯模塊中邏輯計(jì)算類型的選擇。9.根據(jù)權(quán)利要求1所述的光電混合邏輯裝置，其特征在于，所述電計(jì)算邏輯模塊包括:專用集成電路ASIC、或現(xiàn)場(chǎng)可編程門陣列FPGA、或復(fù)雜可編程邏輯器件CPLD。10.根據(jù)權(quán)利要求1所述的光電混合邏輯裝置，其特征在于，所述電計(jì)算邏輯模塊包括:以印刷電路板PCB、陶瓷基板和集成電路組成的電路。
【專利摘要】本申請(qǐng)?zhí)峁┮环N光電混合邏輯裝置，包括：電計(jì)算邏輯模塊接收控制信號(hào)，對(duì)控制信號(hào)進(jìn)行電邏輯計(jì)算處理后輸出控制信號(hào)計(jì)算結(jié)果；光計(jì)算邏輯模塊接收數(shù)據(jù)信號(hào)，對(duì)數(shù)據(jù)信號(hào)進(jìn)行光邏輯計(jì)算處理后輸出數(shù)據(jù)信號(hào)計(jì)算結(jié)果給光輸出模塊；數(shù)據(jù)信號(hào)和數(shù)據(jù)信號(hào)計(jì)算結(jié)果為光信號(hào)；時(shí)序控制模塊輸出時(shí)鐘信號(hào)分別給電計(jì)算邏輯模塊和光輸出模塊控制控制信號(hào)計(jì)算結(jié)果和數(shù)據(jù)信號(hào)計(jì)算結(jié)果同時(shí)輸出或者間隔預(yù)定時(shí)間輸出；光輸出模塊在時(shí)鐘信號(hào)的控制下通過控制光路的通斷控制數(shù)據(jù)信號(hào)計(jì)算結(jié)果的輸出。利用時(shí)鐘信號(hào)控制數(shù)據(jù)信號(hào)計(jì)算結(jié)果和控制信號(hào)計(jì)算結(jié)果同時(shí)輸出，控制信號(hào)和數(shù)據(jù)信號(hào)一起被處理，保證了時(shí)序性和速度性，使光計(jì)算和電計(jì)算充分發(fā)揮了各自的優(yōu)勢(shì)。
【IPC分類】G05B19/04
【公開號(hào)】CN105518545
【申請(qǐng)?zhí)枴緾N201480000401
【發(fā)明人】羅達(dá)新
【申請(qǐng)人】華為技術(shù)有限公司
【公開日】2016年4月20日
【申請(qǐng)日】2014年4月17日