一種應(yīng)用于sar adc的電壓緩沖器的制造方法
【技術(shù)領(lǐng)域】
[0001 ]本發(fā)明涉及一種應(yīng)用于高速高精度SAR ADC的基準(zhǔn)電壓緩沖器，屬于模數(shù)轉(zhuǎn)換器 的基準(zhǔn)源領(lǐng)域。
【背景技術(shù)】
[0002]對(duì)于逐次逼近寄存器型模數(shù)轉(zhuǎn)換器(SAR ADC)，其電路設(shè)計(jì)的70%-80%的設(shè)計(jì)重 點(diǎn)應(yīng)放在基準(zhǔn)源電路的設(shè)計(jì)之中，這個(gè)也是設(shè)計(jì)者常常容易忽略的問題。
[0003] 相比于其他類型的模數(shù)轉(zhuǎn)換器，比如pipeline ADC或者sigma-delta ADC，SAR ADC對(duì)基準(zhǔn)源的驅(qū)動(dòng)要求很高，特別是在高速高精度的應(yīng)用場(chǎng)合，基準(zhǔn)源的驅(qū)動(dòng)能力直接影 響了SAR ADC的性能。值得注意的是，在整個(gè)采樣轉(zhuǎn)化周期里，SAR ADC需要從信號(hào)的電路中 抽取一次電荷，而要從基準(zhǔn)源中至少抽取N次電荷(N等于ADC的位數(shù)），而且抽取的周期更短 (一個(gè)轉(zhuǎn)化時(shí)鐘周期）。這就要求基準(zhǔn)源在整個(gè)轉(zhuǎn)化過程中，能夠更快的給轉(zhuǎn)化網(wǎng)絡(luò)電容充 電，并且保持基準(zhǔn)源的恒定。確切的說(shuō)比信號(hào)驅(qū)動(dòng)電路的要求更高。在傳統(tǒng)的基準(zhǔn)源設(shè)計(jì) 中，參考電壓緩沖器的驅(qū)動(dòng)能力和其靜態(tài)電流成正相關(guān)的關(guān)系。一般電壓緩沖器的驅(qū)動(dòng)能 力越強(qiáng)，其靜態(tài)電流越高，這樣就會(huì)產(chǎn)生很多靜態(tài)功耗。所以需要對(duì)電壓緩沖器的驅(qū)動(dòng)性能 和功耗的折中。

【發(fā)明內(nèi)容】

[0004] 發(fā)明目的：為了克服現(xiàn)有技術(shù)中存在的不足，本發(fā)明提供一種應(yīng)用于SAR ADC的電 壓緩沖器，其采用一種反饋式的源極輸出跟隨結(jié)構(gòu)，能夠進(jìn)一步減小電壓緩沖器的輸出電 阻，增加驅(qū)動(dòng)能力，而且電壓緩沖器的靜態(tài)功耗就可以比傳統(tǒng)的要小。但是這種反饋式的源 極跟隨結(jié)構(gòu)，在自帶負(fù)載電容較大（1 OuF)時(shí)，其電路的上電啟動(dòng)的時(shí)間較長(zhǎng)，在SAR ADC的 休眠和正常工作之間切換時(shí)，其時(shí)間就會(huì)很長(zhǎng);為了解決這個(gè)問題，在電壓緩沖器的輸出級(jí) 增益一個(gè)電平檢測(cè)電路，具有使能啟動(dòng)電路的功能，可以大大減少負(fù)載電容的充電時(shí)間，從 而減小電壓緩沖器的啟動(dòng)時(shí)間。
[0005] 技術(shù)方案:為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為：
[0006] 一種應(yīng)用于SAR ADC的電壓緩沖器，包括誤差放大器、電壓緩沖輸出電路和電平檢 測(cè)電路，直流電源VDD同時(shí)給誤差放大器、電壓緩沖輸出電路和電平檢測(cè)電路供電；
[0007] 所述誤差放大器的第一輸入端接外部（帶隙基準(zhǔn))提供的參考電壓Vin，第二輸入 端接電壓緩沖輸出電路輸出的參考電壓VREF，第三輸入端接外部偏置電壓VB4，第四輸入端 接外部偏置電壓VB1，第五輸入端接外部偏置電壓VB2,第六輸入端接外部偏置電壓VB3;參 考電壓Vin不具備帶大電容負(fù)載能力，誤差放大器對(duì)參考電壓Vin和參考電壓VREF進(jìn)行比 較，將比較結(jié)果作為調(diào)整電壓從誤差放大器的輸出端輸出；
[0008] 所述電壓緩沖輸出電路的第一輸入端接誤差放大器輸出的調(diào)整電壓，第二輸入端 接電平檢測(cè)電路輸出的使能信號(hào)EN，第三輸入端接外部偏置電壓VB1，第四輸入端接外部偏 置電壓VB2，第五輸入端接外部偏置電壓VB3 ;電壓緩沖輸出電路的輸出端輸出參考電壓 VREF，參考電壓VREF具備帶大電容負(fù)載能力，調(diào)整電壓使得參考電壓VREF逼近參考電壓 Vin，達(dá)到參考電壓VREF跟隨參考電壓Vin的效果；
[0009] 所述電平檢測(cè)電路的輸入端接電壓緩沖輸出電路輸出的參考電壓VREF，電平檢測(cè) 電路根據(jù)參考電壓VREF的大小判斷是否打開電壓緩沖輸出電路中的啟動(dòng)電路對(duì)大電容負(fù) 載進(jìn)行快速充電，該功能通過電平檢測(cè)電路的輸出端輸出使能信號(hào)EN到電壓緩沖輸出電路 的第二輸入端實(shí)現(xiàn)。
[0010] 具體的，所述誤差放大器包括MPla、MPlb、MP2a、MP2b、MNl、MN2、MN3、MN4a、MN4b、 MN5a 和 MN5b，其中 MPla、MPlb、MP2a 和 MP2b 為 PM0S 管，MNl、MN2、MN3、MN4a、MN4b、]\C^^mN5b 為NM0S管；
[0011] MPla的源極與MPlb的源極相連，其連接點(diǎn)與電源VDD相連;MPla的柵極與MPlb的柵 極相連，其連接點(diǎn)作為誤差放大器的第四輸入端;MPla的漏極與MN1的漏極和MP2a的源極相 連;MPlb的漏極與MN2的漏極和MP2b的源極相連;MP2a的柵極與MP2b的柵極相連，其連接點(diǎn) 作為誤差放大器的第五輸入端;MP2a的漏極與MN4a的源極、MN5a的柵極和MN5b的柵極相連； MP2b的漏極與麗4b的漏極相連，其連接點(diǎn)作為誤差放大器的輸出端;麗4a的柵極與麗4b的 柵極相連，其連接點(diǎn)作為誤差放大器的第六輸入端;MN4a的源極與MN5a的漏極相連;MN4b的 源極與MN5b的漏極相連;MN1的柵極作為誤差放大器的第一輸入端;MN1的源極與MN2的源極 和MN3的漏極相連;MN2的柵極作為誤差放大器的第二輸入端;MN3的柵極作為誤差放大器的 第三輸入端;MN3的源極、MN5a的源極和MN5b的源極均接GND。
[0012]具體的，所述電壓緩沖輸出電路MP4、MP5、MP6、MP7、MP8、MP9、MP10、MN6a、MN6b、 MN7a、MN7b和 MN8，其中MP4、MP5、MP6、MP7、MP8、MP9和 MP10 為PM0S管，MN6a、MN6b、MN7a、MN7b 和MN8為NMOS管；
[0013] MP5的源極、MP6的源極、MP9的源極和MP8的源極相連，其連接點(diǎn)與電源VDD相連； MP5的柵極與MP8的柵極相連;MP5的漏極與MP4的源極、MP7的漏極和MP6的柵極相連，其連 接點(diǎn)作為電壓緩沖輸出電路的輸出端;MP 4的柵極作為電壓緩沖輸出電路的第一輸入端； MP4的漏極與麗6a的漏極相連;MP6的漏極與MP7的源極相連;MP7的柵極作為電壓緩沖輸出 電路的第二輸入端;MP9的漏極與MP 10的源極相連;MP9的柵極作為電壓緩沖輸出電路的第 三輸入端;MP10的漏極與MN6b的源極和MN7a的源極相連;MP10的柵極作為電壓緩沖輸出電 路的第四輸入端;MP8的漏極與MN8的漏極相連;麗8的源極與MN7b的漏極相連;麗8的柵極作 為電壓緩沖輸出電路的第五輸入端;MN6a的柵極與MN6b的柵極相連;MN7a的柵極與MN7b的 柵極相連;MN6a的源極、MN6b的源極、MN7a的源極和MN7b的源極均接GND。
[0014] 具體的，所述電平檢測(cè)電路包括]\^11、]\0312、麗9、麗10、1?1和1?2，其中]\0311和]\0 312為 PM0S管，MN9和MN10為NM0S管，R1和R2為電阻；
[0015] MP11的源極與MP12的源極相連，其連接點(diǎn)與電源VDD相連;MP11的柵極與MN9的柵 極、電阻R1的一端和電阻R2的一端相連;MP11的漏極與MN9的漏極相連、MP12的柵極和MN10 的柵極相連;MP12的漏極與MN10的漏極、電阻R2的另外一端相連，其連接點(diǎn)作為電平檢測(cè)電 路的輸出端；電阻R1的另一端作為電平檢測(cè)電路的輸入端;MN9的源極和MN10的源極均接 GND〇
[0016]有益效果:本發(fā)明提供的應(yīng)用于SAR ADC的電壓緩沖器，具有以下優(yōu)點(diǎn)：1、本發(fā)明 采用的反饋式源跟隨結(jié)構(gòu)的電壓緩沖輸出級(jí)，其結(jié)構(gòu)簡(jiǎn)單，輸出電阻小，具有很強(qiáng)的驅(qū)動(dòng)能 力；2、該電壓緩沖輸出級(jí)，具有很好的小信號(hào)動(dòng)態(tài)性能，在輸出電容負(fù)載變化時(shí)，其響應(yīng)時(shí) 間更短，能夠適應(yīng)高速高精度的SAR ADC的應(yīng)用場(chǎng)合;3、整體的電壓緩沖器的靜態(tài)功耗小， 在低功耗SAR ADC的設(shè)計(jì)場(chǎng)合，該電壓緩沖器相比于傳統(tǒng)的結(jié)構(gòu)具有優(yōu)越性;4、電平檢測(cè)電 路的應(yīng)用，讓電壓緩沖輸出電路的建立時(shí)間更短，減小啟動(dòng)時(shí)間，使得該電壓緩沖器可以應(yīng) 用于SAR ADC的休眠到正常工作頻繁切換的場(chǎng)合。
【附圖說(shuō)明】
[0017]圖1為本發(fā)明的總體結(jié)構(gòu)框架圖；
[0018]圖2為誤差放大器的電路原理圖；
[0019] 圖3為電壓緩沖輸出電路的電路原理圖；
[0020] 圖4為電平檢測(cè)電路的電路原理圖；
[0021 ]圖5為電壓緩沖器的輸出電阻特性波形圖；
[0022]圖6為電壓緩沖器的建立波形圖。
【具體實(shí)施方式】
[0023]下面結(jié)合附圖對(duì)本發(fā)明作更進(jìn)一步的說(shuō)明。
[0024]如圖1所示為應(yīng)用于SAR ADC的電壓緩沖器的整體框圖，包括誤差放大器、電壓緩 沖輸出電路和電平檢測(cè)電路，直流電源VDD同時(shí)給誤差放大器、電壓緩沖輸出電路和電平檢 測(cè)電路供電。
[0025] 所述誤差放大器的第一輸入端接外部（帶隙基準(zhǔn))提供的參考電壓Vin，第二輸入 端接電壓緩沖輸出電路輸出的參考電壓VREF，第三輸入端接外部偏置電壓VB4，第四輸入端 接外部偏置電壓VB1，第五輸入端接外部偏置電壓VB2，第六輸入端接外部偏置電壓VB3;參 考電壓Vin不具備帶大電容負(fù)載能力，誤差放大器對(duì)參考電壓Vin和參考電壓VREF進(jìn)行比 較，將比較結(jié)果作為調(diào)整電壓從誤差放大器的輸出端輸出。
[0026] 如圖 2所示，所述誤差放大器包括 MPla、MPlb、MP2a、MP2b、MNl、MN2、MN3、MN4a、 MN4b、MN5a 和 MN5b，其中MPla、MPlb、MP2a 和 MP2b 為 PM0S 管，MN1、MN2、MN3、MN4a、MN4b、MN5a 和 麗5b為匪OS管;MPla的源極與MPlb的源極相連，其連接點(diǎn)與電源VDD相連;MPla的柵極與 MPlb的柵極相連，其連接點(diǎn)作為誤差放大器的第四輸入端;MPla的漏極與MN1的漏極和MP2a 的源極相連;MPlb的漏極與MN2的漏極和MP2b的源極相連;MP2a的柵極與MP2b的柵極相連， 其連接點(diǎn)作為誤差放大器的第五輸入端;MP2a的漏極與MN4a的源極、MN5a的柵極和MN5b的 柵極相連;MP2b的漏極與MN4b的漏極相連，其連接點(diǎn)作為誤差放大器的輸出端;MN4a的柵極 與MN4b的柵極相連，其連接點(diǎn)作為誤差放大器的第六輸入端;MN4a的源極與MN5a的漏極相 連;MN4b的源極與MN5b的漏極相連;MN1的柵極作為誤差放大器的第一輸入端;MN1的源極與 麗2的源極和麗3的漏極相連;麗2的柵極作為誤差放大器的第二輸入端;麗3的柵極作為誤 差放大器的第三輸入端;MN3的源極、MN5a的源極和MN5b的源極均接GND。
[0027] 所述電壓緩沖輸出電路的第一輸入端接誤差放大器輸出的調(diào)整電壓，第二輸入端 接電平檢測(cè)電路輸出的使能信號(hào)EN，第三輸入端接外部偏置電壓VB1，第四輸入端接外部偏 置電壓VB2，第五輸入端接外部偏置電壓VB3 ;電壓緩沖輸出電路的輸出端輸出參考電壓 VREF，參考電壓VREF具備帶大電容負(fù)載能力，調(diào)整電壓使得參考電壓VREF逼近參考電壓 Vin，達(dá)到參考電壓VREF跟隨參考電壓Vin的效果。
[0028] 如圖3所示，所述電壓緩沖輸出電路1〇34、]\〇35、]\〇36、]\〇 37、]\〇38、]\〇39、]\〇310、]\^63、 MN6b、MN7a、MN7b 和 MN8，其中MP4、MP5、MP6、MP7、MP8、MP9 和 MP10 為 PM0S 管，MN6a、MN6b、MN7a、 麗7b和麗8為NMOS管;MP5的源極、MP6的源極、MP9的源極和MP8的源極相連，其連接點(diǎn)與電源 VDD相連;MP5的柵極與MP8的柵極相連;MP5的漏極與MP4的源極、MP7的漏極和MP6的柵極相 連，其連接點(diǎn)作為電壓緩沖輸