實(shí)施例的特征和優(yōu)點(diǎn)。但是顯而易見(jiàn)的是，即使在檢測(cè)電壓值VA小于輸出電壓值VB的情況下也能實(shí)現(xiàn)抑制輸出電壓線(xiàn)5的突變電壓降低的優(yōu)點(diǎn)。
[0066]第二實(shí)施例
[0067]第二實(shí)施例的配置
[0068]圖4示出根據(jù)第二實(shí)施例的檢測(cè)電路14-2的配置示例。根據(jù)第二實(shí)施例的檢測(cè)電路14-2除圖2中所示的檢測(cè)電路14的配置之外還包括輸出負(fù)載級(jí)晶體管22的柵極和GND(第二電源，接地)4之間的電容元件29。
[0069]第二實(shí)施例的操作
[0070]圖5是示出根據(jù)本發(fā)明第二實(shí)施例的電源電壓供應(yīng)電路的操作示例的時(shí)序圖。當(dāng)外部電源VDD 3激增時(shí)，在外部電源VDD 3的電壓超過(guò)檢測(cè)電壓值VA的時(shí)刻t21，電容元件29開(kāi)始起作用且輸出負(fù)載級(jí)晶體管22的柵極線(xiàn)25的電壓緩慢改變。因此經(jīng)由放大級(jí)電路21使輸出負(fù)載級(jí)晶體管22的漏極24的電壓立即升至高電平，輸出線(xiàn)12立即升至高電平，并且驅(qū)動(dòng)元件2和控制元件18立即轉(zhuǎn)換為非激活狀態(tài)。
[0071]第二實(shí)施例的機(jī)制和優(yōu)點(diǎn)
[0072]當(dāng)外部電源VDD3激增時(shí)，因?yàn)轵?qū)動(dòng)元件2和控制元件18立即轉(zhuǎn)換為非激活狀態(tài)，所以可抑制輸出電壓線(xiàn)5的電壓的升尚。
[0073]第三實(shí)施例
[0074]第三實(shí)施例的配置
[0075]圖6示出根據(jù)本發(fā)明第三實(shí)施例的控制電路13-3中包括的時(shí)序發(fā)生電路的配置示例。時(shí)序發(fā)生電路30(時(shí)序發(fā)生單元)連接在檢測(cè)電路14的輸出線(xiàn)12和控制元件18的輸出線(xiàn)11之間。時(shí)序發(fā)生電路30包括電容元件34、控制晶體管(控制元件)35以及開(kāi)關(guān)電路(開(kāi)關(guān)單元)39。
[0076]電容元件34布置在控制元件18和控制晶體管35之間并經(jīng)由控制晶體管35連接至GND 4。
[0077]對(duì)于控制晶體管35而言，其一個(gè)端子連接至GND4，并且另一端子連接至電容元件34，而其柵極連接至開(kāi)關(guān)電路39的輸出端子。具體而言，控制晶體管35由N型晶體管構(gòu)成，其源極連接至GND 4，漏極連接至電容元件34(線(xiàn)37)，并且柵極連接至開(kāi)關(guān)電路39的輸出端子(線(xiàn) 36)。
[0078]開(kāi)關(guān)電路39布置在檢測(cè)電路14和控制晶體管35之間，并且根據(jù)檢測(cè)電路14輸出的控制信號(hào)(輸出線(xiàn)12的電壓)對(duì)控制晶體管35進(jìn)行控制。具體而言，當(dāng)外部電源VDD 3的電壓小于或等于檢測(cè)電壓值VA時(shí)，開(kāi)關(guān)電路39對(duì)控制晶體管35進(jìn)行控制而使其處于激活狀態(tài)，并且將電容元件34連接至GND 4。當(dāng)外部電源VDD 3的電壓超過(guò)檢測(cè)電壓值時(shí)，開(kāi)關(guān)電路39對(duì)控制晶體管35進(jìn)行控制而使其在延遲的時(shí)刻處于非激活狀態(tài)，并且使電容元件34與GND4斷開(kāi)。具體而言，開(kāi)關(guān)電路39由P型晶體管31、N型晶體管32、電阻元件33和電容元件38構(gòu)成。P型晶體管31的漏極和N型晶體管32的漏極都連接至線(xiàn)36，線(xiàn)36連接至控制晶體管35。卩型晶體管31的源極連接至外部電源VDD 3d型晶體管32的源極經(jīng)由電阻元件33連接至GND41型晶體管31的柵極和N型晶體管32的柵極都連接至檢測(cè)電路14的輸出線(xiàn)12。
[0079]電容元件38布置在連接至控制晶體管25的柵極的線(xiàn)36和GND4之間。
[0080]第三實(shí)施例的操作
[0081]圖7是示出根據(jù)本發(fā)明第三實(shí)施例的電壓產(chǎn)生電路的操作示例的時(shí)序圖。當(dāng)外部電源VDD 3的電壓電平小于檢測(cè)電路14的檢測(cè)電壓值VA時(shí)，輸出線(xiàn)12處于GND電平，P型晶體管31導(dǎo)通且N型晶體管32截止。因此柵極線(xiàn)36的電壓為外部電源3的電壓電平。因此，對(duì)控制晶體管35進(jìn)行控制而使其導(dǎo)通，線(xiàn)37變?yōu)镚ND電平，并且電容元件34作為延遲元件。此外，因?yàn)轵?qū)動(dòng)元件2處于激活狀態(tài)，所以輸出電壓線(xiàn)5為外部電源3的電壓電平，并且因?yàn)榭刂圃?8導(dǎo)通，所以輸出線(xiàn)11為外部電源3的電壓電平。
[0082]因?yàn)檩敵鼍€(xiàn)12在外部電源VDD3的電壓電平超過(guò)檢測(cè)電路14的檢測(cè)電壓值VA時(shí)變?yōu)橥獠侩娫?的電壓電平，因此P型晶體管截止，并且N型晶體管32導(dǎo)通，柵極線(xiàn)36的電壓降低。但是，因?yàn)殡娮柙?3和電容元件38引起延遲，所以電壓降低的速度緩慢地減小。當(dāng)柵極線(xiàn)36的電壓降至控制晶體管35的閾值電壓時(shí)，控制晶體管35截止，線(xiàn)37懸浮，并且電容元件34將不作為延遲元件。
[0083]第三實(shí)施例的機(jī)制和優(yōu)點(diǎn)
[0084]在外部電源VDD3超過(guò)檢測(cè)電路14的檢測(cè)電壓值VA之后直至控制晶體管35截止之前，通過(guò)電阻元件33和電容元件38保留預(yù)定時(shí)間，并且電容元件34作為延遲元件。因此，提供給輸出線(xiàn)11的電壓以及放大器電路17的輸出線(xiàn)11的電壓電平緩慢改變。此時(shí)，與第一實(shí)施例相比，驅(qū)動(dòng)元件I的激活時(shí)段被延長(zhǎng)且輸出線(xiàn)11可保持高電壓電平更長(zhǎng)時(shí)間。因此，與第一實(shí)施例相比，更多的電流可被提供至外部電源VDD 3的輸出電壓線(xiàn)5，并且輸出電壓線(xiàn)5的電壓可緩慢改變。
[0085]注意到因?yàn)殡娙菰?4在控制晶體管截止時(shí)不作為延遲元件，所以控制晶體管35截止的狀態(tài)不會(huì)影響調(diào)節(jié)器的操作。
[0086]其他實(shí)施例
[0087]雖然上述各個(gè)實(shí)施例都說(shuō)明了電壓產(chǎn)生電路的配置示例，但本發(fā)明不限于此。例如，控制電路13和13-3可以是其他配置，只要該電路配置為利用用于控制驅(qū)動(dòng)元件I的柵極的電壓激活驅(qū)動(dòng)元件I或在驅(qū)動(dòng)元件2受控從激活狀態(tài)轉(zhuǎn)變?yōu)榉羌せ顮顟B(tài)的時(shí)刻保持驅(qū)動(dòng)元件I處于激活狀態(tài)即可。
[0088]雖然利用第一實(shí)施例的檢測(cè)電路14說(shuō)明第三實(shí)施例的圖6，但也可以是利用第二實(shí)施例的檢測(cè)電路14-2的情況。
[0089]如上所述，本發(fā)明的各個(gè)實(shí)施例都說(shuō)明了半導(dǎo)體集成電路的電壓產(chǎn)生電路，其能抑制由外部電源電壓中的波動(dòng)造成的調(diào)節(jié)器的輸出電壓中的波動(dòng)。電壓產(chǎn)生電路包括經(jīng)由驅(qū)動(dòng)元件I將從外部電源電壓降低的電壓提供給內(nèi)部電路的功能，在外部電源電壓的電壓電平小于預(yù)定檢測(cè)電壓值VA時(shí)將外部電源電壓提供給內(nèi)部電路的功能，以及包括控制電路，其在外部電源的電壓電平小于預(yù)定檢測(cè)電壓值VA時(shí)控制第一和第二驅(qū)動(dòng)元件處于激活狀態(tài)。
[0090]控制電路包括檢測(cè)電路，其檢測(cè)與外部電源電壓成比例的電壓，并且在外部電源的電壓電平小于預(yù)定檢測(cè)電壓值VA時(shí)，控制第一和第二驅(qū)動(dòng)元件處于激活狀態(tài)。隨后將電荷從外部電源提供給內(nèi)部電路。當(dāng)外部電源的電壓電平超過(guò)預(yù)定檢測(cè)電壓值VA時(shí)，第一驅(qū)動(dòng)元件被配置為通過(guò)放大器電路而被可調(diào)整地控制，同時(shí)控制第二驅(qū)動(dòng)元件處于非激活狀
??τ O
[0091]如上所述，當(dāng)?shù)诙?qū)動(dòng)元件從激活狀態(tài)轉(zhuǎn)變?yōu)榉羌せ顮顟B(tài)時(shí)，第一驅(qū)動(dòng)元件處于激活狀態(tài)，并且在直至第一驅(qū)動(dòng)元件從非激活狀態(tài)激活不存在時(shí)滯。這就能抑制從電壓產(chǎn)生電路輸出的輸出電壓的降低。
[0092]雖然已經(jīng)就某些實(shí)施例說(shuō)明了本發(fā)明，但本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，在隨附權(quán)利要求的精神和范圍內(nèi)可對(duì)本發(fā)明進(jìn)行各種改進(jìn)，并且本發(fā)明不限于上述示例。
[0093]本領(lǐng)域技術(shù)人員可根據(jù)需要組合各個(gè)實(shí)施例。
[0094]此外，權(quán)利要求的范圍不受上述實(shí)施例的限制。
[0095]而且，應(yīng)注意到，即使后續(xù)審查過(guò)程中存在修改，申請(qǐng)人的意圖也是涵蓋所有要求保護(hù)的元素的等價(jià)物。
【主權(quán)項(xiàng)】
1.一種電壓產(chǎn)生電路，包括: 輸出端； 調(diào)節(jié)器，所述調(diào)節(jié)器包括被布置在電源電壓和所述輸出端之間的第一晶體管以及被布置在所述第一晶體管的柵極和參考電壓之間的放大器； 第二晶體管，所述第二晶體管被布置在所述電源電壓和所述輸出端之間；以及 控制電路，所述控制電路控制所述調(diào)節(jié)器和所述第二晶體管， 其中，當(dāng)所述電源電壓小于或等于預(yù)定電壓時(shí)，所述控制電路激活所述第二晶體管，并且通過(guò)鉗位所述放大器的輸出電壓去激活所述調(diào)節(jié)器， 其中，當(dāng)所述電源電壓超過(guò)所述預(yù)定電壓時(shí)，所述控制電路去激活所述第二晶體管。2.根據(jù)權(quán)利要求1所述的電壓產(chǎn)生電路，還包括第三晶體管，所述第三晶體管被布置在所述電源電壓和所述放大器的輸出之間， 其中，當(dāng)所述電源電壓小于或等于所述預(yù)定電壓時(shí)，所述控制電路激活所述第三晶體管。3.根據(jù)權(quán)利要求1所述的電壓產(chǎn)生電路，還包括檢測(cè)電路，所述檢測(cè)電路檢測(cè)所述電源電壓是否小于或等于所述預(yù)定電壓。4.根據(jù)權(quán)利要求1所述的電壓產(chǎn)生電路，所述調(diào)節(jié)器的輸出電壓是從所述電源電壓降低的電壓。5.根據(jù)權(quán)利要求2所述的電壓產(chǎn)生電路，其中所述第一晶體管是第一導(dǎo)電類(lèi)型的晶體管，所述第二晶體管和所述第三晶體管都是第二導(dǎo)電類(lèi)型的晶體管。
【專(zhuān)利摘要】本發(fā)明涉及電壓產(chǎn)生電路，該電壓產(chǎn)生電路，包括：輸出端；調(diào)節(jié)器，所述調(diào)節(jié)器包括被布置在電源電壓和所述輸出端之間的第一晶體管以及被布置在所述第一晶體管的柵極和參考電壓之間的放大器；第二晶體管，所述第二晶體管被布置在所述電源電壓和所述輸出端之間；以及控制電路，所述控制電路控制所述調(diào)節(jié)器和所述第二晶體管。當(dāng)所述電源電壓小于或等于預(yù)定電壓時(shí)，所述控制電路激活所述第二晶體管，并且通過(guò)鉗位所述放大器的輸出電壓去激活所述調(diào)節(jié)器；當(dāng)所述電源電壓超過(guò)所述預(yù)定電壓時(shí)，所述控制電路去激活所述第二晶體管。
【IPC分類(lèi)】G05F1/575
【公開(kāi)號(hào)】CN105511545
【申請(qǐng)?zhí)枴緾N201511021501
【發(fā)明人】中島伸吾
【申請(qǐng)人】瑞薩電子株式會(huì)社
【公開(kāi)日】2016年4月20日
【申請(qǐng)日】2012年8月9日
【公告號(hào)】CN102955491A, CN102955491B, US8970189, US20130038314, US20150108957