塊輸入至FPGA模塊的內部偏移算法校準 子模塊（下文會有詳細的介紹），使得FPGA模塊101、模數(shù)轉換器102和數(shù)模轉換模塊103 和回讀通道104之間形成閉環(huán)控制。
[0046] 優(yōu)選地，數(shù)模轉換模塊104從FPGA模塊101接收的信號X，輸出至外部的信號Y，其 中，y=f(x)，并且f(x)為線性函數(shù)（圖1中的A段信號通路）；從數(shù)模轉換模塊104輸出 回讀通道的信號，輸出至FPGA模塊的信號Z，其中，z=g(x)，并且g(x)也為線性函數(shù)（圖 1中的B段信號通路）；FPGA模塊的內部偏移算法校準子模塊的校準模型為X=αZ+β，并 且α、β也為常數(shù)。更具體地：
[0047] 假設FPGA輸出為X，該值經過Α路的線性偏差后，Υ值變?yōu)槿缦率剑?br>[0048] Y=aX+b
[0049] 而后經過B通路的線性偏差，傳至FPGA的值Z為
[0050] Z=a'Y+b'
[0051] 則有
[0052] Z=a，Y+b' =a，（aX+b)+b= (a，a)X+ (a，b+b)
[0053] 可以看出，Z值也可以變?yōu)?br>[0054] Z=a"X+b"
[0055] 對于這種線性偏差可以通過FPGA內部的校準算法（即FPGA模塊的內部偏移算法 校準子模塊）進行校準；且校準的公式可以設置成如下的形式：
[0056] X=αZ+β
[0057] 因此，該校準過程可以通過閉環(huán)控制的方式，在FPGA模塊內部進行；通過校準， FPGA將采到的Z值轉化為X值，從而達到將模擬量輸出信號（數(shù)模轉換模塊102輸出至外 部的信號）回讀值和實際輸出值進行對應的目的。
[0058] 優(yōu)選地，F(xiàn)PGA模塊的模擬量輸出上限值為Xmax、下限值為Xmin;FPGA模塊的的反 饋信號的回讀值分別對應為為Zmax，Zmin;其中：
[0059]
[0060]
[0061] 優(yōu)選地，F(xiàn)PGA模塊上電時（運算周期之前）主動提供一個Xmax和Xmin，讀取相應 的Zmax和Zmin，計算α、β的值。
[0062] 優(yōu)選地，F(xiàn)PGA模塊可以對數(shù)模轉換模塊中的多通道同時進行閉環(huán)控制。具體地， FPGA模塊有多個管腳，可以同時內部并行工作，對于多通道數(shù)據可以直接將每一個通道的 數(shù)據都輸入到FPGA的不同管腳中，F(xiàn)PGA在每一個工作周期，都可以將不同通道的校準工作 同時進行，而不是一個通道一個通道的進行。這樣可以把多通道的工作時間壓縮到一個通 道的時間，提升效率，所以對于處理有時間要求的場合，尤其需要該優(yōu)選的技術方案。
[0063] 采用本發(fā)明實施例提供的上述技術方案，可以至少獲得以下有效果中的一種：
[0064] 1、對模擬參數(shù)輸出進行實時校準，可以大幅提升回讀檢測精度。
[0065] 2、對模擬參數(shù)實時校準的同時，不影響正常功能運行。
[0066] 3、整個校準過程全部自動執(zhí)行，不需要特殊的工裝和人力介入。
[0067] 4、FPGA處理速度快，可以勝任回讀自檢測的所有工作，對于檢測尤其是校準，參數(shù) 計算等算法上有很大的優(yōu)勢；其中，一個乘法可以最快在2~3個時鐘周期內完成（ns級）。
[0068] 另一方面，如圖2所示，本實施例還提供一種基于FPGA的模擬量輸出信號回讀通 道實時校準方法，該方法包括：
[0069] S101、上電主動進行一次通道校準參數(shù)計算，計算出α、β值。
[0070] S102、將待輸出數(shù)字信號輸入至數(shù)模轉換模塊：
[0071] FPGA模塊101將數(shù)字信號輸入數(shù)模轉換器102,即輸出上述的信號X的步驟；
[0072] S103、將轉換后的模擬參數(shù)輸入至回讀通道：
[0073] 數(shù)模轉換器102將轉換后的模擬參數(shù)輸入至回讀通道104,并將模擬信號轉換成 數(shù)字信號，即得到上述的信號Z的步驟；
[0074]S104、對回讀值Z進行校準，將校準后的結果用于通道自檢。
[0075] 因此，采用本發(fā)明實施例提供的上述技術方案，提供了一種自動執(zhí)行模擬參數(shù)實 時校準的方法，大幅提升回讀檢測精度。
[0076] 最后需要說明的是，上述說明僅是本發(fā)明的最佳實施例而已，并非對本發(fā)明做任 何形式上的限制。任何熟悉本領域的技術人員，在不脫離本發(fā)明技術方案范圍內，都可利用 上述揭示的做法和技術內容對本發(fā)明技術方案做出許多可能的變動和簡單的替換等，這些 都屬于本發(fā)明技術方案保護的范圍。
【主權項】
1. 一種基于FPGA的模擬量輸出信號回讀通道實時校準系統(tǒng)，其特征在于，所述系統(tǒng)包 括： 用于處理邏輯運算和/或主處理器的FPGA模塊； 與所述FPGA模塊連接的數(shù)模轉換模塊，所述數(shù)模轉換模塊用于將所述轉換后的模擬 信號輸出至主處理器的外部；以及 位于所述數(shù)模轉換模塊和所述FPGA模塊之間的回讀通道； 位于所述回讀通道和所述FPGA模塊之間的模數(shù)轉換模塊； 其中，所述FPGA模塊設置有根據所述反饋模塊輸入至所述FPGA模塊的內部偏移算法 校準子模塊，并且所述回讀通道、所述模數(shù)轉換模塊、所述FPGA模塊和所述數(shù)模轉換模塊 之間形成閉環(huán)控制。2. 根據權利要求1所述的系統(tǒng)，其特征在于，所述數(shù)模轉換模塊從所述FPGA模塊接收 的信號X，輸出至外部的信號Y，其中，y = f (X)，并且f (X)為線性函數(shù)；從所述數(shù)模轉換模 塊輸出回讀通道的信號，輸出至所述FPGA模塊的信號Z，其中，z = g(X)，并且g(X)也為線 性函數(shù)；所述FPGA模塊的內部偏移算法校準子模塊的校準模型為X = a Z+β，并且α、β 也為常數(shù)。3. 根據權利要求2所述的系統(tǒng)，其特征在于，所述FPGA模塊的模擬量輸出上限值為 Xmax、下限值為Xmin ;所述FPGA模塊的的反饋信號的回讀值分別對應為為Zmax，Zmin ;其 中：4. 根據權利要求2或者3所述的系統(tǒng)，其特征在于，所述FPGA模塊在上電時，主動提供 一個Xmax和Xmin，讀取相應的Zmax和Zmin，可以計算所述α、β的值。5. 根據權利要求1所述的系統(tǒng)，其特征在于，F(xiàn)PGA模塊可以對所述數(shù)模轉換模塊中的 多通道同時進行閉環(huán)控制。6. -種基于FPGA的模擬量輸出信號回讀通道實時校準方法，其特征在于，所述方法包 括： 一、 FPGA模塊將運算后的數(shù)字信號輸入數(shù)模轉換模塊； 二、 所述數(shù)模轉換模塊將轉換后的模擬參數(shù)輸入至回讀通道，并通過所述回讀通道反 饋至所述模數(shù)轉換模塊； 三、 所述FPGA在上電時計算校準參數(shù)； 四、 所述FPGA模炔基于校準參數(shù)，將模數(shù)轉換模塊回讀的信號進行校準；然后將校準 后的數(shù)據做為回讀所得真實輸出端數(shù)據，并將所述校準后的數(shù)據用于通道回讀自檢。7. 根據權利要求6所述的方法，其特征在于，所述數(shù)模轉換模塊從所述FPGA模塊接收 的信號X，輸出至外部的信號Υ，其中，y = f (X)，并且f (X)為線性函數(shù)；從所述數(shù)模轉換模 塊輸出回讀通道的信號，輸出至所述FPGA模塊的信號Z，其中，z = g(X)，并且g(X)也為線 性函數(shù)；所述FPGA模塊的校準模型為X = a Z+β，并且修正因子α、β也為常數(shù)。8. 根據權利要求7所述的方法，其特征在于，所述FPGA模塊的模擬量輸出上限值為 Xmax、下限值為Xmin ;所述FPGA模塊的的反饋信號的回讀值分別對應為為Zmax，Zmin ;其 中：
【專利摘要】為了解決現(xiàn)有技術中模擬量輸出沒有調校功能和靠單片機處理器的技術方案中多通道回讀校準處理時間長的技術問題，本發(fā)明提供一種能夠快速、實時對模擬量輸出信號回讀通道進行校準的基于FPGA的模擬量輸出信號回讀通道實時校準系統(tǒng)及方法。本發(fā)明提供一種基于FPGA的模擬量輸出信號回讀通道實時校準系統(tǒng)，所述系統(tǒng)包括：FPGA模塊，數(shù)模轉換模塊，以及位于所述數(shù)模轉換模塊和所述FPGA模塊之間的回讀通道；所述FPGA模塊設置有根據所述反饋模塊輸入至所述FPGA模塊的內部偏移算法校準子模塊，并且所述FPGA模塊、所述回讀通道和所述數(shù)模轉換模塊之間形成閉環(huán)控制；因此，可以對模擬參數(shù)輸出進行實時校準，大幅提升回讀檢測精度。
【IPC分類】G05B19/042
【公開號】CN105425663
【申請?zhí)枴緾N201510751758
【發(fā)明人】高偉杰, 金成日, 陳乃奎, 陳銀杰, 張峰, 王成, 史雄偉
【申請人】北京廣利核系統(tǒng)工程有限公司, 中國廣核集團有限公司
【公開日】2016年3月23日
【申請日】2015年11月6日