基于fpga的模擬量輸出信號(hào)回讀通道實(shí)時(shí)校準(zhǔn)系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種工控自動(dòng)化的技術(shù)領(lǐng)域，尤其涉及一種基于FPGA的模擬量輸出 信號(hào)回讀通道實(shí)時(shí)校準(zhǔn)系統(tǒng)及方法。
【背景技術(shù)】
[0002] 現(xiàn)有的工控自動(dòng)化技術(shù)領(lǐng)域中，模擬量輸出的一般都是通過自身的回讀通路對輸 出值進(jìn)行回讀檢測。當(dāng)模擬量輸出通道輸出時(shí)，輸出量會(huì)經(jīng)由回讀通路回讀，在處理器中將 本次輸出值和回讀值進(jìn)行比較，如果差值超出容限（在輸出通道已經(jīng)做過校準(zhǔn)的情況下）， 則認(rèn)為回讀檢測超差；這種回讀自檢可以提高輸出通道的自檢覆蓋率和可靠性。
[0003] 例如，中國專利申請?zhí)枮镃N200910249911. 7的專利中，公開了一種高可靠性模擬 量輸出裝置，模擬量輸出裝置包括D/A轉(zhuǎn)換模塊、電流驅(qū)動(dòng)輸出模塊、A/D輸出回讀模塊、 MCU、CPLD及通訊電路，電流驅(qū)動(dòng)輸出模塊為電流驅(qū)動(dòng)器，電流驅(qū)動(dòng)器與信號(hào)連接器連接輸 出電流信號(hào)；D/A轉(zhuǎn)換模塊一端與電流驅(qū)動(dòng)模塊連接，另一端通過串行外圍設(shè)備接口SPI與 MCU連接；A/D輸出回讀模塊一端與電流驅(qū)動(dòng)模塊連接，另一端與串行外圍設(shè)備接口SPI連 接；D/A轉(zhuǎn)換模塊通過SN1總線接收10通信單元板卡下行的配置數(shù)據(jù)，并將配置數(shù)據(jù)通過 SPI口各通道輸入DA芯片中控制DA輸出，電流驅(qū)動(dòng)電路模塊上設(shè)有報(bào)警輸出信號(hào)EFCM和 EFLD及在電流輸出總線末端設(shè)置信號(hào)回讀輸出信號(hào)，回讀的輸出信號(hào)經(jīng)A/D輸出回讀模塊 處理，通過SPI口送回板卡MCU，MCU與通道設(shè)定值進(jìn)行比較判斷輸出狀態(tài)。
[0004] 但是發(fā)明人在實(shí)現(xiàn)本發(fā)明的過程中發(fā)現(xiàn)，專利申請?zhí)枮镃N200910249911. 7的專 利中，僅僅對輸出通道進(jìn)行校準(zhǔn)，而不考慮對回讀通道的校準(zhǔn)；回讀通道沒有設(shè)計(jì)調(diào)校功 能，其精度主要是靠回讀通道自身的性能進(jìn)行保證。
[0005] -種可行的提升回讀通道的精度的方法，可以采用處理器線性校準(zhǔn)算法，在處理 器中將回讀數(shù)據(jù)進(jìn)行校準(zhǔn)；但是由于傳統(tǒng)的控制模擬量通道輸出的單片機(jī)處理器串行工 作，在多通道回讀均要做處理的情況下，處理時(shí)間大大增加，當(dāng)通道過多時(shí)，處理時(shí)間會(huì)擠 占正常工作周期，影響處理器的正常工作。

【發(fā)明內(nèi)容】

[0006] 為了解決現(xiàn)有技術(shù)中模擬量輸出沒有調(diào)校功能和靠單片機(jī)處理器的技術(shù)方案中 多通道回讀校準(zhǔn)處理時(shí)間長的技術(shù)問題，本發(fā)明提供一種能夠快速、實(shí)時(shí)對模擬量輸出信 號(hào)回讀通道進(jìn)行校準(zhǔn)的基于FPGA的模擬量輸出信號(hào)回讀通道實(shí)時(shí)校準(zhǔn)系統(tǒng)及方法。
[0007] 為了實(shí)現(xiàn)上述目的，本發(fā)明提供的技術(shù)方案包括：
[0008] -方面，提供一種基于FPGA的模擬量輸出信號(hào)回讀通道實(shí)時(shí)校準(zhǔn)系統(tǒng)，其特征在 于，所述系統(tǒng)包括：
[0009] 用于處理邏輯運(yùn)算和/或主處理器的FPGA模塊；
[0010]與所述FPGA模塊連接的數(shù)模轉(zhuǎn)換模塊，所述數(shù)模轉(zhuǎn)換模塊用于將所述轉(zhuǎn)換后的 模擬信號(hào)輸出至主處理器的外部；以及
[0011] 位于所述數(shù)模轉(zhuǎn)換模塊和所述FPGA模塊之間的回讀通道；
[0012] 位于所述回讀通道和所述FPGA模塊之間的模數(shù)轉(zhuǎn)換模塊；
[0013] 其中，所述FPGA模塊設(shè)置有根據(jù)所述反饋模塊輸入至所述FPGA模塊的內(nèi)部偏移 算法校準(zhǔn)子模塊，并且所述回讀通道、所述模數(shù)轉(zhuǎn)換模塊、所述FPGA模塊和所述數(shù)模轉(zhuǎn)換 模塊之間形成閉環(huán)控制。
[0014] 進(jìn)一步地，所述數(shù)模轉(zhuǎn)換模塊從所述FPGA模塊接收的信號(hào)X，輸出至外部的信號(hào) Y，其中，y=f(x)，并且f(x)為線性函數(shù)；從所述數(shù)模轉(zhuǎn)換模塊輸出回讀通道的信號(hào)，輸出 至所述FPGA模塊的信號(hào)Z，其中，z=g(x)，并且g(x)也為線性函數(shù)；所述FPGA模塊的校 準(zhǔn)模型為X=αZ+β，并且修正因子α、β也為常數(shù)。
[0015] 進(jìn)一步地，所述FPGA模塊的模擬量輸出上限值為Xmax、下限值為Xmin;所述FPGA 模塊的的反饋信號(hào)的回讀值分別對應(yīng)為為Zmax，Zmin;其中：
[0016]
[0017]
[0018] 進(jìn)一步地，所述FPGA模塊在上電時(shí)，主動(dòng)提供一個(gè)Xmax和Xmin，讀取相應(yīng)的Zmax 和Zmin，可以計(jì)算所述α、β的值。
[0019] 進(jìn)一步地，所述FPGA模塊可以對所述數(shù)模轉(zhuǎn)換模塊中的多通道同時(shí)進(jìn)行閉環(huán)控 制。
[0020] 采用本發(fā)明提供的上述技術(shù)方案，可以至少獲得以下有效果中的一種：
[0021] 1、對模擬參數(shù)輸出進(jìn)行實(shí)時(shí)校準(zhǔn)，可以大幅提升回讀檢測精度。
[0022] 2、對模擬參數(shù)實(shí)時(shí)校準(zhǔn)的同時(shí)，不影響正常功能運(yùn)行。
[0023] 3、整個(gè)校準(zhǔn)過程全部自動(dòng)執(zhí)行，不需要特殊的工裝和人力介入。
[0024] 4、FPGA處理速度快，可以勝任回讀自檢測的所有工作，對于檢測尤其是校準(zhǔn)，參數(shù) 計(jì)算等算法上有很大的優(yōu)勢；其中，一個(gè)乘法可以最快在2~3個(gè)時(shí)鐘周期內(nèi)完成（ns級(jí)）。
[0025] 另一方面，本發(fā)明還提供一種基于FPGA的模擬量輸出信號(hào)回讀通道實(shí)時(shí)校準(zhǔn)方 法，其特征在于，所述方法包括：
[0026] -、FPGA模塊將運(yùn)算后的數(shù)字信號(hào)輸入數(shù)模轉(zhuǎn)換模塊；
[0027] 二、所述數(shù)模轉(zhuǎn)換模塊將轉(zhuǎn)換后的模擬參數(shù)輸入至回讀通道，并通過所述回讀通 道反饋至所述模數(shù)轉(zhuǎn)換模塊；
[0028] 三、所述FPGA在上電時(shí)計(jì)算校準(zhǔn)參數(shù)；
[0029] 四、所述FPGA模炔基于校準(zhǔn)參數(shù)，將模數(shù)轉(zhuǎn)換模塊回讀的信號(hào)進(jìn)行校準(zhǔn)；然后將 校準(zhǔn)后的數(shù)據(jù)做為回讀所得真實(shí)輸出端數(shù)據(jù)，并將所述校準(zhǔn)后的數(shù)據(jù)用于通道回讀自檢。
[0030] 進(jìn)一步地，所述數(shù)模轉(zhuǎn)換模塊從所述FPGA模塊接收的信號(hào)X，輸出至外部的信號(hào) Y，其中，y=f(x)，并且f(x)為線性函數(shù)；從所述數(shù)模轉(zhuǎn)換模塊輸出回讀通道的信號(hào)，輸出 至所述FPGA模塊的信號(hào)Z，其中，z=g(x)，并且g(x)也為線性函數(shù)；所述FPGA模塊的校 準(zhǔn)模型為X=αZ+β，并且修正因子α、β也為常數(shù)。
[0031 ] 進(jìn)一步地，所述FPGA模塊的模擬量輸出上限值為Xmax、下限值為Xmin;所述FPGA
[0032] 模塊的的反饋信號(hào)的回讀值分別對應(yīng)為為Zmax，Zmin;其中：
[0033]
[0034] 采用本發(fā)明提供的上述技術(shù)方案，提供了一種自動(dòng)執(zhí)行模擬參數(shù)實(shí)時(shí)校準(zhǔn)的方 法，大幅提升回讀檢測精度。
[0035] 本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說明書中闡述，并且，部分地從說明書變得 顯而易見，或者通過實(shí)施本發(fā)明的技術(shù)方案而了解。本發(fā)明的目的和其他優(yōu)點(diǎn)可通過在說 明書、權(quán)利要求書以及附圖中所特別指出的結(jié)構(gòu)和/或流程來實(shí)現(xiàn)和獲得。
【附圖說明】
[0036] 圖1為本發(fā)明實(shí)施例提供的一種基于FPGA的模擬量輸出信號(hào)回讀通道實(shí)時(shí)校準(zhǔn) 系統(tǒng)的結(jié)構(gòu)框圖；
[0037]圖2為本發(fā)明實(shí)施例提供的一種基于FPGA的模擬量輸出信號(hào)回讀通道實(shí)時(shí)校準(zhǔn) 方法的流程圖。
【具體實(shí)施方式】
[0038] 以下將結(jié)合附圖及實(shí)施例來詳細(xì)說明本發(fā)明的實(shí)施方式，借此對本發(fā)明如何應(yīng)用 技術(shù)手段來解決技術(shù)問題，并達(dá)成技術(shù)效果的實(shí)現(xiàn)過程能充分理解并據(jù)以實(shí)施。需要說明 的是，這些具體的說明只是讓本領(lǐng)域普通技術(shù)人員更加容易、清晰理解本發(fā)明，而非對本發(fā) 明的限定性解釋；并且只要不構(gòu)成沖突，本發(fā)明中的各個(gè)實(shí)施例以及各實(shí)施例中的各個(gè)特 征可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護(hù)范圍之內(nèi)。
[0039] 另外，在附圖的流程圖示出的步驟可以在諸如一組控制器可執(zhí)行指令的控制系統(tǒng) 中執(zhí)行，并且，雖然在流程圖中示出了邏輯順序，但是在某些情況下，可以以不同于此處的 順序執(zhí)行所示出或描述的步驟。
[0040] 下面通過附圖和具體實(shí)施例，對本發(fā)明的技術(shù)方案進(jìn)行詳細(xì)描述：
[0041] 如圖1所示，本實(shí)施例提供一種基于FPGA的模擬量輸出信號(hào)回讀通道實(shí)時(shí)校準(zhǔn)系 統(tǒng)，該系統(tǒng)包括：
[0042] 用于處理邏輯運(yùn)算和/或主處理器的FPGA模塊101 ;
[0043] 與FPGA模塊101連接的數(shù)模轉(zhuǎn)換模塊，即模數(shù)轉(zhuǎn)換器102 ;模數(shù)轉(zhuǎn)換器102用于 將轉(zhuǎn)換后的模擬信號(hào)輸出至主處理器的外部；以及
[0044] 位于數(shù)模轉(zhuǎn)換器102和FPGA模塊101之間的回讀通道104 ;優(yōu)選地，在回讀通道 104和FPGA模塊101之間還可以設(shè)置有模數(shù)轉(zhuǎn)換模塊，即模數(shù)轉(zhuǎn)換器103 ;
[0045] 其中，F(xiàn)PGA模塊101設(shè)置有根據(jù)反饋模