電壓調節(jié)器的制造方法
【技術領域】
[0001]本發(fā)明涉及電壓調節(jié)器，更詳細而言，涉及相位補償電路的尺寸縮小。
【背景技術】
[0002]圖2是以往的具備相位補償電路的電壓調節(jié)器。
[0003]分壓電路106將電壓調節(jié)器的輸出電壓V.分壓，輸出反饋電壓V FB。差動放大電路104將基準電壓電路103的基準電壓VREF和反饋電壓V FB之差放大。作為第2放大電路的由M0S晶體管107構成的源極接地放大電路將其輸出放大，控制輸出晶體管105的柵極/源極間的電壓。由電阻108和電容109構成的相位補償電路連接在M0S晶體管107的柵極與漏極之間。
[0004]在輸出電壓V.低，即反饋電壓VFB比基準電壓VREF低的情況下，差動放大電路104的輸出為高電壓，M0S晶體管107截止。由于柵極/源極間的電壓變大，因此輸出晶體管105導通，進行控制使得輸出電壓V.變高。
[0005]在輸出電壓V.高，即反饋電壓V FB比基準電壓VREF大的情況下，差動放大電路104的輸出為低電壓，M0S晶體管107導通。由于柵極/源極間的電壓變小，因此輸出晶體管105截止，進行控制使得輸出電壓V.變低。
[0006]—般情況下，為了提高電壓調節(jié)器的響應性，需要使頻帶變寬。以往的電壓調節(jié)器與由輸出晶體管105構成的源極接地放大電路相對應地，整體上采取電壓3級放大電路結構。由于電壓3級放大電路容易引起相位延遲180度以上，因此，附加相位補償電路(例如，參照專利文獻1)。
[0007]現(xiàn)有技術文獻
[0008]專利文獻
[0009]專利文獻1:日本特開2004-62374號公報

【發(fā)明內容】

[0010]發(fā)明要解決的課題
[0011]但是，在以往的電壓調節(jié)器中，在輸出晶體管105的柵極電容大的情況下，為了確保相對于振蕩的穩(wěn)定性，相位補償電路的電容109的電容值需要成為與輸出晶體管105的柵極的電容值同等以上的大小。
[0012]此外，在使電源電壓在高電壓下動作的情況下，在由于電壓調節(jié)器的穩(wěn)定狀態(tài)以外的動作，而使得差動放大電路104的輸出為最大電壓或最小電壓的狀態(tài)下，電容109的兩端被施加了高電壓。因此，為了不發(fā)生氧化膜破壞，需要使電容109為高耐壓電容。
[0013]由于高耐壓電容的氧化膜厚較厚，因此，每單位面積的電容值非常小，要想使電容值變大，需要增大面積。因此，存在如下課題:芯片面積增大、成本增加。
[0014]用于解決課題的手段
[0015]為了解決上述課題，本發(fā)明的電壓調節(jié)器并聯(lián)地具備電壓限制電路和電容，該電壓限制電路將施加到相位補償電路的電容兩端的電壓限制為不達到規(guī)定值以上。
[0016]發(fā)明效果
[0017]根據(jù)本發(fā)明的電壓調節(jié)器，由于能夠使用每單位面積的電容值大且氧化膜厚較薄的電容來作為相位補償電路的電容，因此，能夠實現(xiàn)芯片面積的減小。
【附圖說明】
[0018]圖1是示出本實施方式的電壓調節(jié)器的電路圖。
[0019]圖2是示出以往的電壓調節(jié)器的電路圖。
【具體實施方式】
[0020]圖1是示出本實施方式的電壓調節(jié)器的電路圖。
[0021]本實施方式的電壓調節(jié)器具備基準電壓電路103、差動放大電路104、M0S晶體管107、恒流源113、作為相位補償電路的電阻108及電容109、分壓電路106、輸出晶體管105以及電壓限制電路200。電壓限制電路200由二極管201及202構成。
[0022]接下來，對本實施方式的電壓調節(jié)器的連接進行說明。
[0023]基準電壓電路103的輸出端子與差動放大電路104的同相輸入端子連接。輸出晶體管105設置在電源端子101與輸出端子102之間。分壓電路106設置在輸出端子102與接地端子100之間，分壓電路106的輸出端子與差動放大電路104的反相輸入端子連接。差動放大電路104的輸出端子與M0S晶體管107的柵極連接。形成源極接地放大電路的M0S晶體管107和恒流源113在電源端子101與接地端子100之間串聯(lián)連接，輸出端子與輸出晶體管105的柵極連接。由串聯(lián)連接的電阻108和電容109形成的相位補償電路連接在M0S晶體管107的柵極與漏極之間。在電壓限制電路200中，二極管201和202彼此的陰極相連接，各自的陽極與電容109的兩端連接。
[0024]接下來，對本實施方式的電壓調節(jié)器的動作進行說明。
[0025]分壓電路106將電壓調節(jié)器的輸出端子102的輸出電壓VQUT分壓，輸出反饋電壓VFB。差動放大電路104將基準電壓電路103的基準電壓VREF與反饋電壓VFB之差放大。作為第2放大電路的由M0S晶體管107和恒流源113構成的源極接地放大電路將差動放大電路104的輸出電壓放大，控制輸出晶體管105的柵極/源極間的電壓。
[0026]在反饋電壓VFB比基準電壓VREF小的情況下，差動放大電路104的輸出為電源電壓VIN附近的高電壓。由于M0S晶體管107處于截止狀態(tài)，因此，通過恒流源113使漏極的電壓下降至接地電壓Vss附近。因而，施加到相位補償電路的電容109的兩端的電壓變?yōu)樽畲蟆?br>[0027]這里，為了不使電容109的兩端的電壓達到規(guī)定值以上，電壓限制電路200的二極管202利用反向電壓施加限制。
[0028]此外，在反饋電壓VFB比基準電壓VREF大的情況下，差動放大電路104的輸出為接地電壓Vss附近的低電壓。M0S晶體管107由于處于導通狀態(tài)，因此，漏極的電壓上升至電源電壓VIN附近的高電壓。
[0029]這里，為了不使電容109的電位差達到規(guī)定值以上，電壓限制電路200的二極管201利用反向電壓施加限制。
[0030]以上，如說明那樣，本實施方式的電壓調節(jié)器具備電壓限制電路200，由此，即使在高電源電壓，并且差動放大電路104的輸出為最大電壓或最小電壓的情況下，也能夠將相位補償電路的電容109的兩端的電壓限制為不達到規(guī)定值以上。因此，由于能夠大幅度減小電容所占的面積，因此，能夠縮小芯片面積。
[0031]另外，在本實施方式的說明中，以將彼此的陰極相連接的二極管201及202作為電壓限制電路200為例進行了說明，但是，只要是能夠將電容109的兩端的電壓限制為不達到規(guī)定值以上的電路即可，本發(fā)明不限于此。
[0032]標號說明
[0033]104:差動放大電路；106:分壓電路；113:恒流源；200:電壓限制電路。
【主權項】
1.一種電壓調節(jié)器，其特征在于，該電壓調節(jié)器具備: 差動放大電路，其輸入基準電壓以及將電壓調節(jié)器的輸出電壓分壓而得到的反饋電壓，并輸出將基準電壓和反饋電壓之差放大后的控制電壓； 源極接地放大電路，該源極接地放大電路的輸入端子連接有所述差動放大電路的輸出端子，將所述控制電壓放大； 相位補償電路，其設置在所述源極接地放大電路的所述輸入端子與輸出端子之間；輸出晶體管，該輸出晶體管的柵極與所述源極接地放大電路的所述輸出端子連接，控制所述電壓調節(jié)器的輸出電壓；以及 電壓限制電路，其與構成所述相位補償電路的電容并聯(lián)連接，將所述電容的兩端的電壓限制為不達到規(guī)定的電壓以上。2.根據(jù)權利要求1所述的電壓調節(jié)器，其特征在于， 所述電壓限制電路具備第1電壓限制電路和第2電壓限制電路，其中，該第1電壓限制電路在所述電容的處于所述源極接地放大電路的所述輸入端子側的電壓變高時施加限制，該第2電壓限制電路在所述電容的處于所述源極接地放大電路的所述輸出端子側的電壓變高時施加限制。3.根據(jù)權利要求2所述的電壓調節(jié)器，其特征在于， 所述第1電壓限制電路和所述第2電壓限制電路是二極管。
【專利摘要】提供電壓調節(jié)器，能夠使用每單位面積的電容值大且氧化膜厚較薄的電容來作為相位補償電路的電容。該電壓調節(jié)器并聯(lián)地具備電壓限制電路和電容，該電壓限制電路將施加到相位補償電路的電容的兩端的電壓限制為不達到規(guī)定值以上。
【IPC分類】G05F1/56
【公開號】CN105308528
【申請?zhí)枴緾N201480034091
【發(fā)明人】藤村學, 須藤稔
【申請人】精工電子有限公司
【公開日】2016年2月3日
【申請日】2014年5月29日
【公告號】US20160099645, WO2014203703A1