應(yīng)用于hsic接口全芯片集成的ldo電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種LDO (low dropout regulator低壓差線(xiàn)性穩(wěn)壓器)電路,特別是涉及一種應(yīng)用于HSIC接口全芯片集成的LDO電路。
【背景技術(shù)】
[0002]HSIC (high speed inter-chip USB高速芯片間接口)是2007年推出的一種應(yīng)用于芯片間高速互聯(lián)的接口協(xié)議。HSIC是在USB2.0的基礎(chǔ)上提出來(lái)的。HSIC利用2線(xiàn)源同步的240M DDR (雙倍速率)信號(hào)來(lái)提供高速480Mbps (兆位/秒)的USB (通用串行總線(xiàn))傳輸。HSIC可廣泛應(yīng)用于板級(jí)的芯片級(jí)互聯(lián)，替換I2C (兩線(xiàn)式串行總線(xiàn))，SPI (串行外圍設(shè)備接口)等低速接口，實(shí)現(xiàn)芯片間的高速互聯(lián)。HSIC和USB相比，HSIC的輸出接口為1.2VLVCM0S (低電壓互補(bǔ)金屬氧化物半導(dǎo)體)電平。對(duì)于0.18 μ m工藝，芯片的CORE (內(nèi)核)供電電壓為1.8V, 10 (輸入輸出)供電電壓為3.3V，對(duì)于0.25 μ m級(jí)以上工藝，供電電壓甚至更高，因此，為了集成HSIC接口，芯片需要LDO來(lái)提供從高供電電壓到1.2V的電壓轉(zhuǎn)換。
[0003]HSIC接口基于USB2.0協(xié)議，數(shù)據(jù)傳輸速率為480Mbps，總線(xiàn)為半雙工模式。在發(fā)送端工作時(shí)，其工作電流根據(jù)發(fā)送數(shù)據(jù)的不同，在7mA?13mA之間。HSIC的數(shù)據(jù)傳輸是基于包的形式，一個(gè)數(shù)據(jù)包的長(zhǎng)度不一，從幾百ns到幾個(gè)μ s不定。發(fā)送數(shù)據(jù)包的時(shí)間間隔也不定，最短只有幾十ns,最長(zhǎng)可到幾十μ S。
[0004]針對(duì)HSIC的特點(diǎn)(突發(fā)模式，無(wú)固定長(zhǎng)度和時(shí)間間隔)，給HSIC供電的LDO的一種實(shí)現(xiàn)方式是外加μF級(jí)的濾波電容，通過(guò)μ F級(jí)的濾波電容來(lái)濾除高頻的電流波動(dòng)，穩(wěn)定電壓。這種實(shí)現(xiàn)方式可以得到穩(wěn)定的1.2V電壓，其缺點(diǎn)是需要外接一個(gè)濾波電容，增加了芯片的管腳和外接元件。

【發(fā)明內(nèi)容】

[0005]本發(fā)明要解決的技術(shù)問(wèn)題是提供一種應(yīng)用于HSIC接口全芯片集成的LDO電路，能夠節(jié)省外接電容元件，方便PCB (印刷電路板)板的布線(xiàn)；且響應(yīng)速度快。
[0006]為解決上述技術(shù)問(wèn)題，本發(fā)明的應(yīng)用于HSIC接口全芯片集成的LDO電路，包括:
[0007]—誤差放大器,一匹配N(xiāo)MOS晶體管,一柵極濾波電容，一匹配電流源，一功率NMOS晶體管，一輸出級(jí)濾波電容，一 NMOS晶體管；其中，所述誤差放大器，匹配N(xiāo)MOS晶體管，柵極濾波電容，匹配電流源構(gòu)成LDO電路的低頻控制環(huán)路；所述功率NMOS晶體管作為L(zhǎng)DO電路的輸出級(jí)，所述NMOS晶體管為高速響應(yīng)管，作為L(zhǎng)DO電路的負(fù)載；
[0008]所述誤差放大器的正向輸入端輸入?yún)⒖茧妷?，其反向輸入端與所述匹配N(xiāo)MOS晶體管的源極和電流源的輸入端相連接，其輸出端與所述功率NMOS晶體管的柵極、匹配N(xiāo)MOS晶體管的柵極和柵極濾波電容的正極相連接；
[0009]所述匹配N(xiāo)MOS晶體管的漏極和電源電壓端相連接，所述電流源的輸出端接地，所述柵極濾波電容的負(fù)極接地；
[0010]所述功率NMOS晶體管的漏極和電源電壓端相連接，其源極作為L(zhǎng)DO電路的輸出端，為HSIC接口的發(fā)送端提供穩(wěn)定的1.2V電源電壓；
[0011]所述輸出級(jí)濾波電容的正極與功率NMOS晶體管的源極相連接，其負(fù)極接地；
[0012]所述NMOS晶體管的漏極與功率NMOS晶體管的源極相連接，其源極接地，其柵極輸入控制信號(hào)。
[0013]本發(fā)明的LDO電路由于采用全集成濾波電容，節(jié)省了外接電容元件，方便PCB板的布線(xiàn)。該LDO電路采用NMOS晶體管作為輸出級(jí)，響應(yīng)速度快；同時(shí)針對(duì)HSIC發(fā)送電路的特點(diǎn)，增加了提高響應(yīng)速度的NMOS晶體管；該0)0電路能為HSIC接口的發(fā)送電路提供穩(wěn)定的
1.2V電源電壓，完全可以滿(mǎn)足HSIC接口的要求。
【附圖說(shuō)明】
[0014]下面結(jié)合附圖與【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明:
[0015]圖1是所述應(yīng)用于HSIC接口全芯片集成的LDO電路一實(shí)施例原理圖；
[0016]圖2是相關(guān)信號(hào)的時(shí)序圖。
【具體實(shí)施方式】
[0017]針對(duì)HSIC接口的應(yīng)用要求，本發(fā)明提出了一種全芯片集成的LDO電路。參見(jiàn)圖1所示，所述應(yīng)用于HSIC接口全芯片集成的LDO電路，在下面的實(shí)施例中，采用全集成濾波電容，包括:一誤差放大器0P1, —匹配N(xiāo)MOS晶體管Ml, —柵極濾波電容Cl, 一匹配電流源IREP，一功率NMOS晶體管MO，輸出級(jí)濾波電容CO，一 NMOS晶體管M2 ;其中，誤差放大器OPI，匹配N(xiāo)MOS晶體管M1，柵極濾波電容Cl，匹配電流源IREP構(gòu)成LDO電路的低頻控制環(huán)路；功率NMOS晶體管MO作為L(zhǎng)DO電路的輸出級(jí)，NMOS晶體管M2為高速響應(yīng)管，作為L(zhǎng)DO電路的負(fù)載。
[0018]所述誤差放大器OPl為一運(yùn)算放大器，其正向輸入端輸入?yún)⒖茧妷篤REF_V12，其反向輸入端與匹配N(xiāo)MOS管Ml的源極和電流源IREP的輸入端相連接，其輸出端與功率NMOS晶體管MO的柵極、匹配N(xiāo)MOS晶體管Ml的柵極和柵極濾波電容Cl的正極相連接。
[0019]所述匹配N(xiāo)MOS晶體管Ml的漏極和電源電壓端VDD33相連接，所述電流源IREP的輸出端接地。所述柵極濾波電容Cl的負(fù)極接地。
[0020]所述功率NMOS晶體管MO的漏極和電源電壓端VDD33相連接，其源極作為L(zhǎng)DO電路的輸出端輸出電壓VDD12，為HSIC接口的發(fā)送電路提供穩(wěn)定的1.2V電源電壓。
[0021]所述輸出級(jí)濾波電容電容CO的正極與功率NMOS晶體管MO的源極相連接，其負(fù)極接地。
[0022]所述NMOS晶體管M2的漏極與功率匪OS晶體管MO的源極相連接，其源極接地，其柵極輸入控制信號(hào)EN_PRE。
[0023]所述應(yīng)用于HSIC接口的LDO電路，針對(duì)HSIC接口的發(fā)送端為突發(fā)模式的特點(diǎn)，選用開(kāi)環(huán)的NMOS晶體管作為輸出級(jí)，輸出級(jí)的帶寬為gm/Cout，其中g(shù)m為NMOS管的跨導(dǎo)，Cout為輸出級(jí)的濾波電容(即CO)。通過(guò)增大NMOS晶體管的尺寸，可以增大輸出級(jí)的帶寬，滿(mǎn)足HSIC接口的高速要求。閉環(huán)的LDO電路結(jié)構(gòu)雖然可以提供靜態(tài)誤差很低的輸出電壓，但是一般閉環(huán)結(jié)構(gòu)的帶寬很低，無(wú)法滿(mǎn)足HSIC接口的突發(fā)模式的要求。LDO電路的靜態(tài)精度由NMOS晶體管柵極電壓VG的低頻控制環(huán)路來(lái)控制。NMOS晶體管Ml和MO的比例為1:N，所述誤差放大器OPl使NMOS晶體管Ml的源極電壓和參考電壓VREF_V12相等。當(dāng)LDO電路的電壓輸出為1.2V時(shí)，所述功率NMOS晶體管MO能提供的電流為N倍的電流源IREP的電流。通過(guò)選擇N和電流源IREP的電流值，可以保證在HSIC接口的整個(gè)工作范圍內(nèi)，輸出電壓VDD12的電壓偏差不會(huì)大于10%。
[0024]因?yàn)樵贖SIC接口的發(fā)送端不工作的時(shí)候，LDO電路的負(fù)載電流很小，所述功率NMOS晶體管MO工作在亞閾值區(qū)，這時(shí)輸出電壓VDD12的值大約在1.4V左右；這時(shí)候所述功率NMOS晶體管MO的跨導(dǎo)gm很小，輸出級(jí)的帶寬很低，在HSIC接口的發(fā)送端剛開(kāi)啟的時(shí)候，LDO電路輸出端的輸出電流增大，輸出電壓VDD12從1.4V開(kāi)始下降到1.2V左右，這段時(shí)間可能為好幾個(gè)USB2.0bit (比特)的時(shí)間，導(dǎo)致HSIC接口輸出的前幾個(gè)bit的高電平高于HSIC協(xié)議的要求。為了解決這個(gè)問(wèn)題，LDO電路中增加了 NMOS晶體管M2。NMOS晶體管M2和HSIC接口并聯(lián)在LDO電路的輸出端。NMOS晶體管M2的柵極控制信號(hào)是EN_PRE，是和HSIC的發(fā)送端EN (使能)相關(guān)的信號(hào)。相關(guān)的波形如圖2所示，EN為HSIC接口發(fā)送端輸出的使能信號(hào)，在EN=I時(shí)，HSIC接口的發(fā)送端工作，向外發(fā)送數(shù)據(jù)，當(dāng)EN=O的時(shí)候，HSIC接口的發(fā)送端關(guān)閉，為高阻態(tài)。DATA是HSIC接口發(fā)送的數(shù)據(jù)。如圖2中波形所示，若EN在Tl的時(shí)候?yàn)楦?，則在TO的時(shí)候EN_PRE為高，將NMOS晶體管M2打開(kāi)，在Tl的時(shí)候，EN_PRE為低，將NMOS晶體管M2關(guān)閉。在TO至Tl之間，NMOS晶體管M2導(dǎo)通，將輸出電壓VDD12拉低，在Tl時(shí)刻，在HSIC接口的發(fā)送端開(kāi)始發(fā)送數(shù)據(jù)的時(shí)候，輸出電壓VDD12已經(jīng)到了 1.2V左右。適當(dāng)選擇NMOS晶體管M2的尺寸和Tl-TO的時(shí)間間隔，可以保證HSIC接口的發(fā)送數(shù)據(jù)的高電平滿(mǎn)足HSIC協(xié)議的要求。
[0025]以上通過(guò)【具體實(shí)施方式】對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種應(yīng)用于HSIC接口全芯片集成的LDO電路，其特征在于，包括:一誤差放大器，一匹配N(xiāo)MOS晶體管，一柵極濾波電容，一匹配電流源，一功率NMOS晶體管，一輸出級(jí)濾波電容，一 NMOS晶體管；其中，所述誤差放大器，匹配N(xiāo)MOS晶體管，柵極濾波電容，匹配電流源構(gòu)成LDO電路的低頻控制環(huán)路；所述功率NMOS晶體管作為L(zhǎng)DO電路的輸出級(jí)，所述NMOS晶體管為高速響應(yīng)管，作為L(zhǎng)DO電路的負(fù)載； 所述誤差放大器的正向輸入端輸入?yún)⒖茧妷?，其反向輸入端與所述匹配N(xiāo)MOS晶體管的源極和電流源的輸入端相連接，其輸出端與所述功率NMOS晶體管的柵極、匹配N(xiāo)MOS晶體管的柵極和柵極濾波電容的正極相連接； 所述匹配N(xiāo)MOS晶體管的漏極和電源電壓端相連接，所述電流源的輸出端接地，所述柵極濾波電容的負(fù)極接地； 所述功率NMOS晶體管的漏極和電源電壓端相連接，其源極作為L(zhǎng)DO電路的輸出端，為HSIC接口的發(fā)送端提供穩(wěn)定的1.2V電源電壓； 所述輸出級(jí)濾波電容的正極與功率NMOS晶體管的源極相連接，其負(fù)極接地； 所述NMOS晶體管的漏極與功率NMOS晶體管的源極相連接，其源極接地，其柵極輸入控制信號(hào)。
2.根據(jù)權(quán)利要求1所述的LDO電路，其特征在于:所述NMOS晶體管柵極的控制信號(hào)是與HSIC接口的發(fā)送端輸出的使能信號(hào)相關(guān)的信號(hào)。
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種應(yīng)用于HSIC接口全芯片集成的LDO電路，包括：一誤差放大器，一匹配N(xiāo)MOS晶體管，一柵極濾波電容，一匹配電流源，一功率NMOS晶體管，一輸出級(jí)濾波電容，一NMOS晶體管；其中，所述誤差放大器，匹配N(xiāo)MOS晶體管，柵極濾波電容，匹配電流源構(gòu)成LDO電路的低頻控制環(huán)路；所述功率NMOS晶體管作為L(zhǎng)DO電路的輸出級(jí)，所述NMOS晶體管為高速響應(yīng)管，作為L(zhǎng)DO電路的負(fù)載。本發(fā)明能夠節(jié)省外接電容元件，方便PCB板的布線(xiàn)；且響應(yīng)速度快。
【IPC分類(lèi)】G05F1-56
【公開(kāi)號(hào)】CN104793673
【申請(qǐng)?zhí)枴緾N201410028333
【發(fā)明人】彭瑱, 李宏斌, 易金剛
【申請(qǐng)人】上海華虹集成電路有限責(zé)任公司
【公開(kāi)日】2015年7月22日
【申請(qǐng)日】2014年1月22日