專利名稱：帶隙參考電壓發(fā)生電路的制作方法
技術領域：
本發(fā)明一般涉及一種帶隙(bandgap)參考電壓發(fā)生電路，其具體涉及一種提高了響應速度的帶隙參考電壓發(fā)生電路。
在現(xiàn)有技術中，由于需要用穩(wěn)定的參考電壓來驅動集成電路或其它電子器件，所以常要使用帶隙參考電壓發(fā)生電路。參照

圖1，其所示為現(xiàn)有技術的帶隙參考電壓發(fā)生電路的一個示例。
如圖1所示的現(xiàn)有技術的帶隙參考電壓發(fā)生電路包括第一、第二和第三單元電路1A,2A和3A，其上加載有電源電壓Vdd以通過使第一和第二單元電路1A和2A的n溝道場效應晶體管(FET)N1和N2工作在弱反相(weak inversion)狀態(tài)下而產生由半導體的能帶結構所決定的參考電壓Vo。
即，假設二極管D1和D2的結面積比為1∶N，電阻R和xR的電阻值比為1∶x，則穩(wěn)態(tài)電路輸出電壓Vo為Vf+(xkT/q)·1nN，其中，Vf=(kT/q)·ln(nd/ni),k為玻爾茲曼常數(shù)，T為絕對溫度，q為基本電荷，ni為n型半導體的本征載流子密度，nd為施主(donor)密度。
然而，上述現(xiàn)有技術的帶隙參考電壓發(fā)生電路存在一個問題，即當電源剛接通時，各FET的柵電位均不確定，其結果是不能快速獲得穩(wěn)定的參考電壓Vo。
因此，本發(fā)明的一個目的是提供一種高速帶隙參考電壓發(fā)生電路，其能夠在接通電源電壓后迅速地產生穩(wěn)定的參考電壓。
本發(fā)明的上述目的和其它目的可通過本發(fā)明的帶隙參考電壓發(fā)生電路得以實現(xiàn)，該電路包括第一單元電路，其具有第一導電類型的第一晶體管和與第一導電類型相反的第二導電類型的第二晶體管，按照命名編號的順序串接在第一電源電壓和第二電源電壓之間；一第二單元電路，其具有第一電阻、第一導電類型的第三晶體管和第二導電類型的開關第四晶體管，它們按命名編號的順序串接在第一電源電壓和第二電源電壓之間；第三單元電路，其具有第二電阻和第二導電類型的開關第五晶體管，它們按命名編號的順序串接在第一電源電壓和第二電源電壓之間；第四單元電路，其具有第一導電類型的開關第六晶體管和第二導電類型的負載第七晶體管，它們按命名編號的順序串接在第一電源電壓和第二電源電壓之間；第六晶體管響應加在第六晶體管控制電極的偏置電壓而導通，第二晶體管控制電極、第四晶體管控制電極、第五晶體管控制電極、以及第四晶體管的主電流通路的輸出端彼此連接，第三晶體管的控制電極、第三晶體管的控制電極、以及第一晶體管的主電流通路的輸入端彼此連接，從而形成電流反射鏡電路，第三晶體管的主電流通路的輸入端與第六晶體管的主電流通路的輸入端通過一個電容器連接，從而當?shù)诹w管響應加到第六晶體管控制電極上的偏置電壓而導通時，在與第六晶體管的主電流通路的輸入端連接的電容器的一端電位下降，結果使第二晶體管和所述第四晶體管導通，從而在第一和第三晶體管控制電極上的電位迅速固定，在第二電阻和第五晶體管之間產生穩(wěn)定的參考電壓。
在上述結構中，偏置電壓可以直接從電源電壓提供，也可以從電源所驅動的偏置電壓發(fā)生電路提供。
如果第一到第七晶體管由雙極晶體管形成，晶體管的主電流通路是雙極晶體管的集電極-發(fā)射極通路，而控制電極則是雙極晶體管的基極。例如，第一導電類型的晶體管是NPN晶體管，而第二導電類型的晶體管是PNP晶體管。雙極晶體管主電流通路的輸出端在PNP晶體管的情況下為集電極，而雙極晶體管主電流通路的輸入端在NPN晶體管的情況下為集電極。
另一方面，如果第一到第七晶體管由場效應晶體管(FET)形成，則晶體管的主電流通路是FET的漏-源通路，而晶體管的控制電極則是FET的柵。在后者的情況下，例如，第一、第三和第六晶體管是n溝道FET，第二、第四和第五和第七晶體管是p溝道FET。連接第六晶體管的n溝道FET柵極以接收偏置電壓。第一晶體管的n溝道FET的漏與第二晶體管的p溝道FET的漏相連，第三晶體管的n溝道FET的漏與第四晶體管的p溝道FET的漏相連。第五晶體管的p溝道FET的漏與第二電阻相連，第六晶體管的n溝道FET的漏與第七晶體管的p溝道FET的柵和漏相連。第二晶體管的p溝道FET的柵、第四晶體管的p溝道FET的柵和漏、第五晶體管的p溝道FET的柵彼此相連。第一晶體管的n溝道FET的柵和漏與第三晶體管的n溝道FET的柵彼此連接，以形成一電流反射鏡電路。第三晶體管的n溝道FET的漏與第六晶體管的n溝道FET的漏通過電容器相連。這樣，當?shù)诹w管的n溝道FET響應于偏置電壓而導通時，在電容器與第六晶體管的n溝道FET的漏相連的端上的電位下降，結果使第二晶體管的p溝道FET和第四晶體管的p溝道FET導通，從而使第一和第三晶體管的n溝道FET的柵電位迅速固定，第一和第三晶體管的n溝道FET迅速工作于弱反相狀態(tài)。
本發(fā)明的這些和其他的目的、優(yōu)點及特征將通過結合附圖對本發(fā)明的優(yōu)選實施例的描述而變得明顯。
圖1是表示現(xiàn)有技術的帶隙參考電壓發(fā)生電路實例的電路圖；圖2是表示根據(jù)本發(fā)明的帶隙參考電壓發(fā)生電路的第一實施例的電路圖；圖3是表示圖2所示的帶隙參考電壓發(fā)生電路操作時序圖；圖4是表示根據(jù)本發(fā)明的帶隙參考電壓發(fā)生電路的第二實施例的電路圖；圖5是根據(jù)本發(fā)明的帶隙參考電壓發(fā)生電路的第三實施例的電路圖
圖6是根據(jù)本發(fā)明的帶隙參考電壓發(fā)生電路的第四實施例的電路圖；圖7所示為用于向根據(jù)本發(fā)明的帶隙參考電壓發(fā)生電路加載偏置電壓的偏置電壓發(fā)生電路的一個示例的電路圖及圖8所示為用于顯示根據(jù)本發(fā)明的帶隙參考電壓發(fā)生電路的一種變型的第三單元電路的電路圖。
參照圖2，其所示為根據(jù)本發(fā)明的帶隙參考電壓發(fā)生電路的第一實施例的電路圖。
對照圖1和圖2，可以看出圖2所示的根據(jù)本發(fā)明的帶隙參考電壓發(fā)生電路的實施例特征在于在具有并聯(lián)在電源電壓Vdd與地之間的第一，第二和第三單元電路1,2和3的帶隙參考電壓發(fā)生電路上增加了一個其中包括響應偏置電壓而導通的n溝道FET(N40)的第四單元電路4。與現(xiàn)有技術的帶隙參考電壓發(fā)生電路類似，第一，第二和第三單元電路1,2和3彼此連在一起。
簡單地說，第一單元電路1包括一個其源接地的n溝道FET N10及一個其源與電源電壓Vdd相連而其漏與n溝道FET N10的柵和漏相連的p溝道FET P10。第二單元電路2包括一個其一端接地的電阻R1，一個其源與電阻R1的另一端相連的n溝道FET N20，及一個其源與電源電壓Vdd相連而其漏與自身(p溝道FET P20)的柵以及n溝道FETN20的漏相連的p溝道FET P20。第三單元電路3包括一個其一端接地的電阻R2，及一個其源與電源電壓Vdd相連而其漏與電阻R2的另一端相連的p溝道FET P30。從p溝道FET P30和電阻R2之間的連接節(jié)點輸出參考電壓Vo。第四單元電路4包括一個其源接地的n溝道FET N40及一個其源與電源電壓Vdd相連而其漏與其自身(p溝道FET P40)的柵以及n溝道FET N40的漏相連的p溝道FET P40。
第一單元電路1與第二單元電路2彼此連在一起，其中p溝道FETP10的柵與p溝道FET P20的柵相連，而n溝道FET N10的柵則與n溝道FETN20的柵相連。
第二單元電路2與第三單元電路3彼此連在一起，其中p溝道FETP20的柵與p溝道FET P30的柵相連。
第二單元電路2與第四單元電路4彼此連在一起，其中n溝道FETN20的漏通過電容C與n溝道FETN40的漏相連。
在上述電路結構中，p溝道FET P10,P20和P30構成了一種其中p溝道FET P20起到輸入電流通路作用而p溝道FET P10和P30則分別起到輸出電流通路作用的電流反射鏡(current mirror)電路。n溝道FET N10和N20也構成了一種其中n溝道FET N10起到輸入電流通路作用而n溝道FET N20則起到輸出電流通路作用的電流反射鏡電路。
現(xiàn)在，將參照圖3所示的根據(jù)本發(fā)明的帶隙參考電壓發(fā)生電路的操作時序圖對圖2所示的帶隙參考電壓發(fā)生電路的操作進行說明。
如果偏置電壓發(fā)生電路(圖2中未示出)向第四單元電路4的n溝道FET N40的柵加載了偏置電壓Vb，則n溝道FET N40的漏-源通路將被導通，從而使得節(jié)點Y上的電位Vy從電源電壓Vdd下降為導通后的n溝道FET N40的漏電壓。
隨著電位Vy的降低，節(jié)點X上的電位Vx也由電源電壓Vdd下降為由p溝道FET P20的浮動電容和電容C的電容所確定的分壓。
由于電位Vx被加載到第一單元電路1的p溝道FET P10的柵以及第二單元電路2的p溝道FET P20的柵上，所以p溝道FET P10和p溝道FET P20被導通。因此，節(jié)點W上的電位Vw，即導通后的p溝道FET P10的漏電壓，被加載到第一單元電路1的n溝道FET N10的柵以及第二單元電路2的n溝道FET N20的柵上，從而使得兩個n溝道FETN10和n溝道FET N20均開始在弱反相狀態(tài)下工作。
因此，如圖3所示，n溝道FET N10的漏電壓Vw先升高，隨后，n溝道FET N20的源電壓Vz也升高，其結果是n溝道FET N10和n溝道FET N20均開始在弱反相狀態(tài)下工作。
另一方面，由于第三單元電路3中用于輸出參考電壓Vo的p溝道FET P30在其柵處接收來自節(jié)點X的電壓Vx，所以p溝道FET P30在n溝道FET N10和n溝道FET N20開始工作之前便已開始工作。因此，當以弱反相狀態(tài)工作的n溝道FET N10和n溝道FET N20在時刻t2變?yōu)榉€(wěn)定狀態(tài)時，參考電壓Vo已經達到預定的數(shù)值。
在此實施例中，在遲于電源電壓Vdd達到預定值的時刻t1的時刻t2將產生其值等于該預定值的參考電壓Vo。此時間間隔(t1到t2)是工作在弱反相狀態(tài)下的兩個n溝道FET N10和N20的開關時間。因此，圖2所示的根據(jù)本發(fā)明的帶隙參考電壓發(fā)生電路的實施例將在電源電壓接通之后很快便產生參考電壓Vo。
參照圖4，其所示為根據(jù)本發(fā)明的帶隙參考電壓發(fā)生電路的第二實施例的電路圖。
對照圖2和圖4，可以看出第二實施例不同于第一實施例之處僅在于前者用一組連成柵-陰放大器形式的p溝道FET取代了p溝道FETP40，例如，“j”個其中每個FET的柵和漏彼此連在一起的連成柵-陰放大器形式(cascode-connected)的p溝道FET P401,P402,…P40j。因此圖4中，對與圖2所示的元件相對應的那些元件將標注相同的圖注，并省略對其的說明。
假設p溝道FET P401,P402,…P40j的工作特性均相同，并且其漏電流對柵-源電壓特性中的閾值電壓均表現(xiàn)為Vt，因此當n溝道FETN40和p溝道FET P401,P402,…P40j處于導通狀態(tài)時，節(jié)點Y上的電位Vy可以被表示為{Vdd-j×Vt}。因此，在本實施例中，由于與第一實施例相比，電位Vy能夠降得更低，所以加載到p溝道FET P10，P20和P30的柵上的電位將進一步降低，其結果是與第一實施例相比p溝道FET P10,P20和P30將被導通得更快。
參照圖5，其所示為根據(jù)本發(fā)明的帶隙參考電壓發(fā)生電路的第三實施例的電路圖。
對照圖2和圖5，可以看出第三實施例不同于第一實施例之處僅在于前者中分別用一組如圖5所示的連成柵-陰放大器形式的并且每個FET的柵和漏彼此連在一起的n溝道FET N101,N102,…N10m以及一組如圖5所示連成柵-陰放大器形式的n溝道FETN201,N202,…N20m來代替在弱反相狀態(tài)下工作的n溝道FET N10和N20。n溝道FETN101,N102,…N10m的每一個的柵極與n溝道FETN201,N202,…N20m中相應一個的柵極相連。因此圖5中，對與圖2所示的元件相對應的那些元件將標注相同的圖注，并省略對其的說明。
如果這些n溝道FET如圖5所示被連成柵-陰放大器形式，則與單個的n溝道FET相比，多個連成柵-陰放大器形式的n溝道FET整體的漏電壓對漏電流特性中的飽和特性將被改善。因此，電路操作對節(jié)點W的電位Vw，節(jié)點X的電位Vx，以及節(jié)點Y的電位Vy的依賴性將減小。
參照圖6，其所示為根據(jù)本發(fā)明的帶隙參考電壓發(fā)生電路的第四實施例的電路圖。
對照圖2和圖6，可以看出該第四實施例不同于第一實施例之處僅在于在p溝道FET P10的漏與n溝道FET N10的漏之間插入了一個p溝道FET P11，而在p溝道FET P30的漏與電阻R2之間則插入了一個p溝道FET31，其中p溝道FET P11和P31的柵均與節(jié)點Y相連。因此圖6中，對與圖2中所示元件相對應的那些元件將標注相同的圖注，并省略對其的說明。
由于p溝道FET P11和P31的柵均與節(jié)點Y相連，所以p溝道FETP11和P31的柵電位將在第四單元電路4的n溝道FET N40響應偏置電壓Vb而導通的同時被固定。
另一方面，由于節(jié)點X的電位Vx在節(jié)點Y的電位Vy變?yōu)榇_定的同時也變確定了，所以p溝道FET P10,P11,P30和P31的柵電位將同時變確定，因此，p溝道FET P10,P11,P30和P31將同時導通。
此外，由于p溝道FET P10和P11被連成柵-陰放大器形式，而p溝道FET P30和P31也被連成柵-陰放大器形式，所以與單個的p溝道FET相比，多個連成柵-陰放大器形式的p溝道FET整體的漏電壓對漏電流特性中的飽和特性將被改善。因此，電路操作對節(jié)點W的電位Vw，節(jié)點X的電位Vx，以及節(jié)點Y的電位Vy的依賴性將減小。由此來看，連成柵-陰放大器形式p溝道FET并不僅局限于有兩個連成柵-陰放大器形式的p溝道FET P10和P11或P30和P31，而是可以有多于兩個p溝道FET連成柵-陰放大器形式。
在上述帶隙參考電壓發(fā)生電路實施例中，需要加載偏置電壓Vb。然而，該偏置電壓Vb可以是電源電壓Vdd。
如果偏置電壓Vb是根據(jù)節(jié)點Y的電位Vy來確定的，則其便能夠更快地翻轉或導通n溝道FET N40。為此，可以提供一種偏置電壓發(fā)生電路。
參照圖7，其所示為用于向根據(jù)本發(fā)明的帶隙參考電壓發(fā)生電路加載偏置電壓的偏置電壓發(fā)生電路的一個示例的電路圖。
所示的偏置電壓發(fā)生電路包括被連在電源電壓Vdd與地之間的一組連成柵-陰放大器形式的、柵接地的p溝道FET及一組連成柵-陰放大器形式的n溝道FET。每個n溝道FET的柵均與該n溝道FET自身的漏相連。從p溝道FET的漏與n溝道FET的漏的連接節(jié)點輸出偏置電壓Vb。
在上述帶隙參考電壓發(fā)生電路實施例中，第三單元電路3中的電阻R2直接接地。然而，如圖8所示，在電阻R2與地之間可以以正向插入一個二極管D，其中二極管D的正極與電阻R2的一端相連，而二極管的負極則接地。此時，參考電壓Vo將因為二極管D的正向壓降而升高。此外，通過插入該二極管，參考電壓的溫度依賴性也將減小。
在上述帶隙參考電壓發(fā)生電路實施例中，提供電阻R1和R2是為了分別限制第二和第三單元電路2和3中所流過電流的大小。因此，視電源電壓Vdd及每個FET的特性的情況可以省略掉電阻R1和R2。
在上述帶隙參考電壓發(fā)生電路實施例中，電源電壓對當中的一個是地電位。然而，接地端可以被替換為用于加載負電壓Vss的電源接線端。
上述帶隙參考電壓發(fā)生電路的實施例均由FET構成，然而，對于本領域的技術人員來說根據(jù)本發(fā)明的帶隙參考電壓發(fā)生電路也可以由雙極晶體管構成。此時，可以由PNP晶體管來對應p溝道FET，而用NPN晶體管來對應n溝道FET，雙極晶體管的集電極，基極和發(fā)射極則分別對應于FET的漏，柵和源。
如上所述，根據(jù)本發(fā)明的帶隙參考電壓發(fā)生電路特征在于，在具有并聯(lián)在電源電壓和地之間的第一，第二和第三單元電路1,2和3的帶隙參考電壓發(fā)生電路上，增加了一個其中包括響應偏置電壓而導通的n溝道FET(N40)的第四單元電路4，并且第二單元電路通過電容與第四單元電路連在一起。因此，由于第四單元電路將使第二單元電路能夠快速的開始工作，因而其可以快速地產生參考電壓。
在某些實施例中，由于多個工作在弱反相狀態(tài)下的n溝道FET被連成柵-陰放大器形式，以及/或多個開關p溝道FET被連成柵-陰放大器形式，所以飽和特性得到了改善，從而使得電路操作對電路中的多個節(jié)點上的電壓的依賴性減小了。從而能夠更快地產生參考電壓。
上文中已參照具體的實施例對本發(fā)明進行了說明。然而，其應注意的是本發(fā)明并僅不局限于所例示的具體細節(jié)，在附加的權利要求的范圍內可以對本發(fā)明進行多種變型及修正。
權利要求
1．帶隙參考電壓發(fā)生電路，包括第一單元電路，其具有第一導電類型的第一晶體管和與第一導電類型相反的第二導電類型的第二晶體管，按照命名編號的順序串接在第一電源電壓和第二電源電壓之間；一第二單元電路，其具有第一電阻，一具有所述第一導電類型的第三晶體管和所述第二導電類型的開關第四晶體管，它們按命名編號的順序串接在所述第一電源電壓和第二電源電壓之間；第三單元電路，其具有第二電阻，和所述第二導電類型的開關第五晶體管，它們按命名編號的順序串接在所述第一電源電壓和第二電源電壓之間；第四單元電路，其具有所述第一導電類型的開關第六晶體管和所述第二導電類型的負載第七晶體管，它們按命名編號的順序串接在所述第一電源電壓和第二電源電壓之間；所述第六晶體管響應加在所述第六晶體管控制電極的偏置電壓而導通，所述第二晶體管控制電極、所述第四晶體管控制電極、所述第五晶體管控制電極、以及所述第四晶體管的主電流通路的輸出端彼此連接，所述第一晶體管的控制電極、所述第三晶體管的控制電極、以及所述第一晶體管的主電流通路的輸入端彼此連接，從而形成電流反射鏡電路，所述第三晶體管的主電流通路的輸入端與所述第六晶體管的主電流通路的輸入端通過一個電容器連接，從而當所述第六晶體管響應加到所述第六晶體管控制電極上的所述偏置電壓而導通時，與所述第六晶體管的主電流通路的輸入端連接的所述電容器的一端電位下降，結果使所述第二晶體管和所述第四晶體管導通，從而在所述第一和第三晶體管控制電極上的電位迅速固定，在所述第二電阻和所述第五晶體管之間產生穩(wěn)定的參考電壓。
2．根據(jù)權利要求1的帶隙參考電壓發(fā)生電路，其特征在于，所述第一、第三和第六晶體管是n溝道場效應晶體管，所述第二、第四和第五和第七晶體管是p溝道場效應晶體管，連接所述第六晶體管的n溝道場效應晶體管柵極以接收所述偏置電壓，所述第一晶體管的n溝道場效應晶體管的漏與所述第二晶體管的p溝道場效應晶體管的漏相連，所述第三晶體管的n溝道場效應晶體管的漏與所述第四晶體管的p溝道場效應晶體管的漏相連，所述第五晶體管的p溝道場效應晶體管的漏與所述第二電阻相連，所述第六晶體管的n溝道場效應晶體管的漏與所述第七晶體管的p溝道場效應晶體管的柵和漏相連，所述第二晶體管的p溝道場效應晶體管的柵、所述第四晶體管的p溝道場效應晶體管的柵和所述漏、所述第五晶體管的p溝道場效應晶體管的柵彼此相連，所述第一晶體管的n溝道場效應晶體管的柵和所述漏與所述第三晶體管的n溝道場效應晶體管的柵彼此連接，以形成電流反射鏡電路，所述第三晶體管的n溝道場效應晶體管的漏與所述第六晶體管的n溝道場效應晶體管的所述漏通過所述電容器相連，從而當所述第六晶體管的n溝道場效應晶體管響應于所述偏置電壓而導通時，與所述第六晶體管的n溝道場效應晶體管的漏相連的所述電容器的端上電位下降，結果使所述第二晶體管的p溝道場效應晶體管和所述第四晶體管的p溝道場效應晶體管導通，從而使所述第一和第三晶體管的n溝道場效應晶體管的柵電位迅速固定，所述第一和第三晶體管的n溝道場效應晶體管迅速工作于弱反相狀態(tài)。
3．根據(jù)權利要求2的帶隙參考電壓發(fā)生電路，其特征在于，所述偏置電壓是所述第二電源電壓。
4．根據(jù)權利要求2的帶隙參考電壓發(fā)生電路，其特征在于，所述偏置電壓是由偏置電壓發(fā)生電路提供的，所述偏置電壓發(fā)生電路包括多個連成柵-陰放大器形式的p溝道場效應晶體管和多個連成柵-陰放大器形式的n溝道場效應晶體管，這些晶體管串接在所述第二電源電壓和所述第一電源電壓之間，以便所述偏置電壓Vb從p溝道場效應晶體管的漏和n溝道場效應晶體管的漏之間的連接節(jié)點輸出。
5．根據(jù)權利要求2的帶隙參考電壓發(fā)生電路，其特征在于，所述第三單元電路包括至少一個正向二極管，插在所述第二電阻和所述電源電壓之間。
6．根據(jù)權利要求2的帶隙參考電壓發(fā)生電路，其特征在于，所述第五晶體管由多個連成柵-陰放大器形式的p溝道場效應晶體管構成，每個晶體管的柵與漏彼此相連。
7．根據(jù)權利要求6的帶隙參考電壓發(fā)生電路，其特征在于，所述偏置電壓是所述第二電源電壓。
8．根據(jù)權利要求6的帶隙參考電壓發(fā)生電路，其特征在于，所述偏置電壓是由偏置電壓發(fā)生電路提供的，所述偏置電壓發(fā)生電路包括多個連成柵-陰放大器形式的p溝道場效應晶體管和多個連成柵-陰放大器形式的n溝道場效應晶體管，這些晶體管串接在所述第二電源電壓和所述第一電源電壓之間，以便所述偏置電壓Vb從p溝道場效應晶體管的漏和n溝道場效應晶體管的漏之間的連接節(jié)點輸出。
9．根據(jù)權利要求6的帶隙參考電壓發(fā)生電路，其特征在于，所述第三單元電路包括至少一個正向二極管，插在所述第二電阻和所述電源電壓之間。
10．根據(jù)權利要求2的帶隙參考電壓發(fā)生電路，其特征在于，所述第一晶體管由多個連成柵-陰放大器形式的n溝道場效應晶體管構成，每個晶體管的柵與漏彼此相連，并且所述第三晶體管由多個連成柵-陰放大器形式的n溝道場效應晶體管構成，構成所述第一晶體管的每個所述n溝道場效應晶體管與構成所述第三晶體管的所述n溝道場效應晶體管中相應一個n溝道場效應晶體管的柵連接。
11．根據(jù)權利要求10的帶隙參考電壓發(fā)生電路，其特征在于，所述偏置電壓是所述第二電源電壓。
12．根據(jù)權利要求10的帶隙參考電壓發(fā)生電路，其特征在于，所述偏置電壓是由偏置電壓發(fā)生電路提供的，所述偏置電壓發(fā)生電路包括多個連成柵-陰放大器形式的p溝道場效應晶體管和多個連成柵-陰放大器形式的n溝道場效應晶體管，這些晶體管串接在所述第二電源電壓和所述第一電源電壓之間，以便所述偏置電壓Vb從p溝道場效應晶體管的漏和n溝道場效應晶體管的漏之間的連接節(jié)點輸出。
13．根據(jù)權利要求10的帶隙參考電壓發(fā)生電路，其特征在于，所述第三單元電路包括至少一個正向二極管，插在所述第二電阻和所述電源電壓之間。
14．根據(jù)權利要求2的帶隙參考電壓發(fā)生電路，其特征在于，所述第一單元電路包括至少一個附加的p溝道場效應晶體管，該p溝道場效應晶體管插在所述第二晶體管的p溝道場效應晶體管的漏和所述第一晶體管的n溝道場效應晶體管的漏之間，所述第三單元電路包括至少一個附加的p溝道場效應晶體管，該p溝道場效應晶體管插在所述第一晶體管的n溝道場效應晶體管的漏和所述第二電阻之間，所述第一單元電路的所述至少一個附加的p溝道場效應晶體管的柵與所述第三單元電路的至少一個附加的p溝道場效應晶體管的柵與所述第六晶體管的n溝道場效應晶體管的漏連接。
15．根據(jù)權利要求14的帶隙參考電壓發(fā)生電路，其特征在于，所述偏置電壓是所述第二電源電壓。
16．根據(jù)權利要求14的帶隙參考電壓發(fā)生電路，其特征在于，所述偏置電壓是由偏置電壓發(fā)生電路提供的，所述偏置電壓發(fā)生電路包括多個連成柵-陰放大器形式的p溝道場效應晶體管和多個連成柵-陰放大器形式的n溝道場效應晶體管，這些晶體管串接在所述第二電源電壓和所述第一電源電壓之間，以便所述偏置電壓Vb從p溝道場效應晶體管的漏和n溝道場效應晶體管的漏之間的連接節(jié)點輸出。
17．根據(jù)權利要求14的帶隙參考電壓發(fā)生電路，其特征在于，所述第三單元電路包括至少一個正向二極管，插在所述第二電阻和所述電源電壓之間。
全文摘要
在帶隙參考電壓發(fā)生電路中，除了并聯(lián)在電源電壓和地之間的第一、第二和第三單元電路，增加了包括可響應加到n溝道FET柵極上的偏壓而導通的n溝道FET的第四單元電路。第二單元電路與第四單元電路通過電容器相連，第一電容器的一端與n溝道FET的漏相連。當加到n溝道FET柵極上的偏壓使第四單元電路的n溝道FET導通，因為電容器一端的電位下降，第一和第二單元電路中的工作于弱反相條件的n溝道FET的柵電位快速確定，從而迅速產生參考電壓。
文檔編號G05F3/24GK1238483SQ9910795
公開日1999年12月15日 申請日期1999年6月4日 優(yōu)先權日1998年6月5日
發(fā)明者小野寺忠 申請人:日本電氣株式會社