技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明公開了一種基于Cascode電流鏡結(jié)構(gòu)的物理不可克隆電路，包括PMOS電流鏡電路和Cascode電流鏡電路，PMOS電流鏡電路的輸入端通過基準(zhǔn)電流源接Cascode電流鏡電路的輸入端，Cascode電流鏡電路的輸出端作為所述物理不可克隆電路的輸出端；Cascode電流鏡電路包括NMOS電流鏡陣列，通過對(duì)NMOS電流鏡陣列地址線進(jìn)行尋址操作，每次開通NMOS電流鏡陣列中的一個(gè)NMOS管，使Cascode電流鏡電路輸出電流；當(dāng)PMOS電流鏡電路輸出的電流大于Cascode電流鏡電路輸出的電流時(shí)，物理不可克隆電路輸出高電平，反之，物理不可克隆電路輸出低電平；一次完整的尋址操作完成后，物理不可克隆電路輸出一個(gè)高低電平無序分布的、可轉(zhuǎn)換成二進(jìn)制的信號(hào)序列的電壓波形。本發(fā)明產(chǎn)品的芯片面積較小、功耗較低。

技術(shù)研發(fā)人員：趙曉錦;梁德健;木星瑜
受保護(hù)的技術(shù)使用者：深圳大學(xué)
技術(shù)研發(fā)日：2017.03.01
技術(shù)公布日：2017.07.04