本發(fā)明涉及一種直流電源裝置的基準電壓電路，特別涉及一種用于串聯(lián)調節(jié)器控制用的半導體集成電路而有效的技術，該串聯(lián)調節(jié)器控制用的半導體集成電路具備由雙極晶體管構成的基準電壓電路。

背景技術：

直流電源裝置之一中有串聯(lián)調節(jié)器，該串聯(lián)調節(jié)器根據輸出電壓控制控制用晶體管使輸出電壓下降并輸出預定的電壓。在將所述的串聯(lián)調節(jié)器設為電源的系統(tǒng)中特別用于擔心噪音的系統(tǒng)(例如高靈敏度圖像傳感器)的串聯(lián)調節(jié)器中，認為使用雙極晶體管作為構成電路的晶體管是比較有利的。

另外，在構成串聯(lián)調節(jié)器的控制用半導體集成電路中，一般設置誤差放大器，檢測出輸出電壓所對應的反饋電壓與預定的基準電壓之間的電位差，根據該電位差控制控制用晶體管。

在現(xiàn)有的調節(jié)器用半導體集成電路中有以下方式，即如圖8所示，將產生提供給誤差放大器的基準電壓(固定)的基準電壓電路設置在芯片內部。

另外，近年來，知道有一種調節(jié)器用半導體集成電路的設計技術，即為了能夠應對多種多樣的系統(tǒng)，例如通過切換用于生成反饋電壓的分壓電阻(圖8的r6或r7)的電阻值，能夠容易地生成如1.5v和2.0v、2.5v、……那樣的多檔位的輸出電壓。

但是，在采用了如圖8所示的通過內置基準電壓電路12并切換反饋用的分壓電路(r6、r7)的電阻值來生成多個輸出電壓的方式(產品的等級劃分)時，誤差放大器11和輸出電壓控制用晶體管q0以及分壓電路(r6、r7)作為增益切換型的放大電路發(fā)揮功能。在該方式的情況下，通過切換電阻r6或r7的電阻值，增益g如以下公式g＝vout/vref＝1+(r7/r6)所示那樣地發(fā)生變化。因此，會有基準電壓電路12的輸出中包括的噪音電平根據上述增益即輸出電壓的等級而發(fā)生變化的問題。

另外，提出了一個與恒定電壓電路(串聯(lián)調節(jié)器)相關的發(fā)明(參照專利文獻1)，該恒定電壓電路為了降低從基準電壓電路輸出的電壓噪音，在基準電壓電路與誤差放大器之間設置了低通濾波器。但是，專利文獻1的技術沒有公開以下內容，即由與雙極晶體管相比在低噪音化這點較差的mos晶體管構成電路，并且切換輸出電壓的想法以及伴隨該想法的上述問題。

另一方面，專利文獻2中公開了以下內容，即在由雙極晶體管構成的串聯(lián)調節(jié)器控制用半導體集成電路中，使用帶隙型的電路作為基準電壓電路。但是，專利文獻2的技術為了提高脈動抑制特性，實現(xiàn)生成基準電壓電路的動作電壓的電源電路(相當于本發(fā)明的偏壓電路)。另外，專利文獻2中也沒有公開切換輸出電壓的想法以及伴隨該想法的上述問題。

專利文獻1：日本特開：2011-22689號公報

專利文獻2：日本特開：2001-84043號公報

技術實現(xiàn)要素：

該發(fā)明是在上述背景下產生的，其目的為提供一種調節(jié)器用半導體集成電路，即使在切換了輸出電壓的情況下輸出電壓的噪音電平也不會大幅變化。

本發(fā)明的其他目的為提供一種即使輸入電壓產生了變動也能夠抑制輸出電壓的變動的調節(jié)器用半導體集成電路。

為了達到上述目的，該發(fā)明的調節(jié)器用半導體集成電路具備：

控制用晶體管，其連接在被施加直流電壓的輸入端子和輸出端子之間；

控制電路，其根據基于輸出電壓的反饋電壓與預定的基準電壓之間的電位差來控制上述控制用晶體管使得輸出電壓為恒定；

基準電壓電路，其生成上述基準電壓；

電流源電路，其提供上述基準電壓電路的動作電流；以及

動作電流變動抑制電路，其進行抑制使上述基準電壓電路的動作電流在輸入到上述輸入端子的電壓發(fā)生變動時也不增減，

上述動作電流變動抑制電路具備：第一晶體管，其以串聯(lián)方式連接在向上述基準電壓電路提供動作電流的電源線和與接地電位點連接的接地線之間，該第一晶體管的基極端子與輸出上述基準電壓的節(jié)點連接，

上述基準電壓電路構成為，具備：

第二晶體管和第一電阻以及第二電阻，其以串聯(lián)方式連接在上述電源線與接地線之間；

第三晶體管以及第四晶體管和第三電阻以及第四電阻，其以串聯(lián)方式連接在上述電源線與接地線之間；

第五晶體管以及第六晶體管，其以串聯(lián)方式連接在上述電源線和上述第三電阻以及第四電阻的連接節(jié)點之間，

上述第五晶體管將基極端子和集電極端子連結并作為電流-電壓轉換元件發(fā)揮功能，并且基極端子與上述第三晶體管的基極端子連結，

上述第二晶體管的基極端子與上述第三晶體管和第四晶體管之間的連接節(jié)點連結，

上述第四晶體管和第六晶體管的基極端子與上述第一電阻和第二電阻之間的連接節(jié)點或與上述第二晶體管和第一電阻之間的連接節(jié)點連結，取出上述第二晶體管與上述第一電阻之間的連接節(jié)點的電位或上述第一電阻與第二電阻之間的連接節(jié)點的電位作為上述基準電壓，

根據上述第一電阻的電阻值來決定增益。

根據上述的手段，即使在切換了輸出電壓的情況下也能夠實現(xiàn)輸出電壓的噪音電平沒有大幅變化的調節(jié)器。另外，由于作為將產生基準電壓的電路和放大基準電壓的電路作為一體的可變型基準電壓電路而構成，因此能夠減少構成電路的元件數(shù)，能夠減少電路的專用面積進而減小芯片尺寸。進一步，由于設置了抑制基準電壓電路的動作電流的動作電流變動抑制電路，所以即使輸入電壓發(fā)生變動也能夠使通過基準電壓電路生成的基準電壓穩(wěn)定，能夠得到輸出電壓不根據輸入變動的脈動抑制效果。

進一步，由第一晶體管構成動作電流變動抑制電路，該第一晶體管連接在對基準電壓電路提供動作電流的電源線和與接地電位點連接的接地線之間，該晶體管的基極端子與輸出上述基準電壓的節(jié)點連接，所以能夠進行抑制使得即使輸入電壓變動而流過基準電壓電路的動作電流也不變動，并且能夠通過元件數(shù)量少的簡單的電路實現(xiàn)所述電路。

另外，優(yōu)選在上述基準電壓電路與上述控制電路之間設置用于去除上述基準電壓中包括的噪音的低通濾波器。

由此，能夠通過低通濾波器去除在通過基準電壓電路生成的基準電壓中包括的噪音，由此與變更控制電路的增益的現(xiàn)有方式相比，能夠減小切換輸出電壓時輸出電壓的噪音電平發(fā)生變化的程度。即，能夠減小根據輸出電壓的電位劃分等級的產品(串聯(lián)調節(jié)器)間的噪音電平差。

另外，優(yōu)選設置分壓電路，該分壓電路由串聯(lián)方式的電阻組成，將輸出電壓進行分壓來生成提供給控制電路(誤差放大器)的反饋電壓，通過調整構成上述基準電壓電路的上述第一電阻的電阻值來變更增益，由此來進行輸出電壓的電平的按檔位變更，通過構成用于生成反饋電壓的分壓電路的電阻的電阻值的調整來進行用于微調整伴隨著制造偏差的輸出電壓的波動進行的修整。

由此，在具備可變型的基準電壓電路，能夠階段性地變更輸出電壓的電平的調節(jié)器用半導體集成電路中，在進行輸出電壓的波動的微調整時，能夠容易實現(xiàn)輸出電壓的精度。

根據本發(fā)明，即使在切換了輸出電壓的情況下，也能夠實現(xiàn)從基準電壓電路輸出的電壓的噪音電平沒有大幅變化的調節(jié)器用的半導體集成電路。另外，能夠實現(xiàn)即使輸入電壓發(fā)生變動也能夠抑制輸出電壓發(fā)生變動的調節(jié)器用的半導體集成電路。進一步，有通過少的元件數(shù)實現(xiàn)基準電壓可變的基準電壓電路的效果。

附圖標記的說明

10：調節(jié)器用ic、11：誤差放大器(控制電路)、12：基準電壓電路、13：偏壓電路(電流源電路)、14：低通濾波器、15：鉗位電路(動作電流抑制電路)、16：放大電路、q0：輸出電壓控制用晶體管。

附圖說明

圖1是表示本發(fā)明設置了可變型的基準電壓電路的串聯(lián)調節(jié)器控制用ic的一個實施方式的電路結構圖。

圖2是表示在本實施方式的串聯(lián)調節(jié)器控制用ic(圖1)中設置了鉗位電路的情況和沒有設置鉗位電路的時的放大電路的psrr特性的差異的圖表。

圖3是表示現(xiàn)有的串聯(lián)調節(jié)器控制用ic和本發(fā)明實施方式的串聯(lián)調節(jié)器控制用ic的輸出電壓-噪音特性的圖表。

圖4是表示分別構成了可變型的基準電壓電路和放大電路的串聯(lián)調節(jié)器控制用ic的一例的電路結構圖。

圖5是表示設置使用了現(xiàn)有的一般基準電壓電路和放大電路的可變基準電壓電路時的串聯(lián)調節(jié)器控制用ic的結構例的電路結構圖。

圖6是表示將本發(fā)明適用于負電源用串聯(lián)調節(jié)器時的控制用ic的第一變形例的電路結構圖。

圖7是表示將本發(fā)明適用于負電源用串聯(lián)調節(jié)器時的控制用ic的第二變形例的電路結構圖。

圖8是表示現(xiàn)有的串聯(lián)調節(jié)器的控制用ic的一例的電路結構圖。

具體實施方式

以下，根據附圖說明本發(fā)明的優(yōu)選的實施方式。

圖1表示適用了本發(fā)明的串聯(lián)調節(jié)器(包括ldo)的一個實施方式。另外，雖然沒有特別限定，但是在圖1中構成通過一點劃線包圍的部分的電路的元件形成在1個半導體芯片上，構成為調節(jié)器的控制用半導體集成電路(以下稱為調節(jié)器用ic)10。

該實施方式的調節(jié)器用ic10在被施加了來自直流電壓源的直流電壓vin的電壓輸入端子in和輸出端子out之間連接由pnp雙極晶體管組成的輸出電壓控制用晶體管q0,在輸出端子out和被施加了接地電位的接地端子gnd之間串聯(lián)連接將輸出電壓vout進行分壓的分壓電阻r6、r7。通過該分壓電阻r6、r7進行分壓后的電壓vfb被反饋到控制上述輸出電壓控制用晶體管q0的柵極端子的誤差放大器11的非反轉輸入端子中。

上述誤差放大器11根據反饋電壓vfb和基準電壓vref之間的電位差來控制輸出電壓控制用晶體管q0，進行控制使得輸出電壓vout成為希望的電位。該實施方式的串聯(lián)調節(jié)器通過上述的反饋控制使輸出電壓vout保持在預定的電壓而進行動作。并且，通過來自基準電壓電路12的基準電壓vref的大小和分壓電阻r6、r7的電阻比來設定輸出電壓vout的電位。另外，輸出端子out與使輸出電壓vout穩(wěn)定的外帶輸出電容器連接。

另外，本實施方式的調節(jié)器用ic10中設置有從外部輸入用于接通/切斷控制調節(jié)器的信號通/斷(on/off)的端子pc、生成基準電壓vref的帶隙型的基準電壓電路12、生成該基準電壓電路12的動作電流的偏壓電路13、設置在基準電壓電路12和誤差放大器11之間并抑制基準電壓電路12的輸出中包括的噪音的低通濾波器14。

偏壓電路13通過從外部輸入到端子pc的接通/切斷控制信號on/off來控制其動作。低通濾波器14由在半導體基板上形成的集成在芯片(on-chip)的電阻rn、與設置在芯片上的外部端子連接的外帶電容器cn構成。

接著，說明圖1的實施例的基準電壓電路12和偏壓電路13。

該實施例的基準電壓電路12在發(fā)射極端子與電壓輸入端子in連接并通過偏壓電路13控制基極電流的pnp晶體管q7的集電極端子上連接電源線ll，經由q7以及電源線ll提供動作電流。

基準電壓電路12具備：在電源線ll和與接地端子gnd連接的地線之間以串聯(lián)方式連接的pnp晶體管q2以及電阻r1、r2；在電源線ll和地線(gnd)之間以串聯(lián)方式連接的pnp晶體管q3、npn晶體管q4以及電阻r3、r4；在電源線ll與上述電阻r3、r4的連接節(jié)點n3之間以串聯(lián)方式連接的pnp晶體管q5、npn晶體管q6。

這些元件中，晶體管q5將基極端子和集電極端子連結后作為電流-電壓轉換元件發(fā)揮功能，q3與q5基極共通連接，由此構成電流鏡電路。另外，晶體管q2的基極端子與晶體管q3的集電極端子連接，使電流流過電阻r1、r2。并且，晶體管q6、q4的基極端子與電阻r1和r2的連接節(jié)點n2共通連接。晶體管q6、q4由于其元件尺寸設計為1：8(q6<q4)的比而被賦予偏置。

在該實施例的基準電壓電路12中，通過晶體管q6、q4的偏置電壓和電阻r3控制q2的基極電流，使得晶體管q6、q4的基極電位即節(jié)點n2的電位成為基于基板材料的半導體(硅)的帶隙的電壓vz。并且，通過控制q2的基極電流也控制q2的發(fā)射極電流，通過節(jié)點n2的電位即帶隙電壓vz和電阻r1、r2在節(jié)點n1生成根據電阻比而放大的任意電壓vref。具體地說，在節(jié)點n1生成將帶隙電壓vz設為了(r1+r2)/r2倍的電壓、即通過vref＝vz×(r1+r2)/r2表示的電壓，作為基準電壓vref而輸出。

本實施方式的調節(jié)器用ic10被設計制造為進行以下分級的ic，即例如通過改變用于形成配線的膜(mask)來切換構成基準電壓電路12的上述電阻r1、r2中r1的電阻值，作為輸出電壓vout例如輸出1.5v、2.0v、2.5v……這種多個檔位的電壓的任意一個。即，電阻r1被視為一種可變電阻。另外，通過將電阻r1設為可變電阻，能夠使在接點n1生成的基準電壓vref發(fā)生變化，由此基準電壓電路12會作為可變型基準電壓源發(fā)揮功能。

進一步，切換r2的電阻值并決定輸出電壓vout的等級，另一方面，將生成反饋電壓vfb的分壓用電阻r6、r7的一個電阻值進行修整(微調整)，由此為了保證輸出電壓vout的精度，設計設備以及過程。作為將輸出電壓vout調整成為希望值的方法，也考慮修整電阻r1的電阻值的方法，但是電阻r1的電阻值對基準電壓電路12的增益賦予直接影響，因此比起修整電阻r1的電阻值，修整電阻r6(或r7)的電阻值會有容易實現(xiàn)輸出電壓vout的精度的優(yōu)點。

偏壓電路13具備：以串聯(lián)方式連接在電壓輸入端子in與地線之間的pnp晶體管q8和電阻r8、r9以及npn晶體管q10；以串聯(lián)方式連接在電壓輸入端子in與電阻r9以及晶體管q10的連接節(jié)點之間的電阻r10以及npn晶體管q9；以串聯(lián)方式連接在輸入接通/切斷控制信號on/off的控制端子pc與地線之間的電阻r11、r12。

并且，晶體管q10的基極端子與電阻r11和r12之間的連接節(jié)點n5連接，晶體管q9的基極端子與電阻r8和r9之間的連接節(jié)點n4連接。

進一步，晶體管q7的基極端子與晶體管q8的集電極端子連接，偏壓電路13通過接通/切斷控制信號on/off進行接通/切斷控制，在接通狀態(tài)下，在晶體管q8的集電極端子生成預定電位的偏壓電壓，通過該偏壓電壓晶體管q7的基極電流流過，q7向基準電壓電路12流過動作電流。

具體地說，如果通過圖外的微型處理器那樣的系統(tǒng)控制裝置將接通/切斷控制信號on/off設為5v那樣的電位，則在晶體管q10中流過集電極電流，激活偏壓電路13并使電流流過電流供給用的晶體管q7。因此，偏壓電路13和晶體管q7作為生成基準電壓電路12的動作電流的電流源電路而發(fā)揮功能。

進一步，在本實施例的調節(jié)器用ic10中設置由連接在上述電源線ll和地線(gnd)之間的npn晶體管q1組成的鉗位電路15，該鉗位電路15具有以下功能，即進行控制使得即使施加給輸入端子in的直流電壓vin發(fā)生變動，基準電壓電路12的動作電流也不變動。例如如果輸入電壓vin變高，則從晶體管q7向基準電壓電路12側流動的動作電流增加，但是如果此時流過鉗位電路15的電流增加而抑制基準電壓電路12的動作電流的變化，相反如果輸入電壓vin變低，則從晶體管q7向基準電壓電路12側流動的動作電流減少，但是此時流過鉗位電路15的電流減少而抑制基準電壓電路12的動作電流的變化。即，鉗位電路15具有即使輸入電壓vin發(fā)生變化，基準電壓電路12的動作電流也不變化的鉗位電流的功能。

接著，更詳細地說明基準電壓電路12以及鉗位電路15的動作。

如果輸入電壓vin變高晶體管q7的電流增加，則電源線ll的電位變高q2的集電極電流增加，節(jié)點n1、n2的電位上升。于是，晶體管q6、q4的集電極電流增加。但是，在晶體管q4和q6的發(fā)射極間連接有r4，因此通過晶體管q4和q6偏置電壓和電阻r3限制晶體管q4的集電極電流，集電極電流不像q6那樣增加。另外，如果要增加q6的集電極電流，則從二極管連接的晶體管q5引入電流，q5的電流增加，q5和構成電流鏡的q3同樣電流也增加。但是，通過電阻r3限制q4的集電極電流，因此從q2的基極引入的電流減少。如果q2的基極電流減少，則q2的集電極電流也減少，其結果為抑制節(jié)點n1、n2的電位上升，抑制基準電壓vref的變動。

另外，如果輸入電壓vin變高，則晶體管q7的電流增加，電源線ll的電位也變高，但是n1的節(jié)點通過基準電壓電路的動作抑制基準電壓vref的變動，因此q1的發(fā)射極-基極間的電壓變大，但是根據晶體管的vbe-ic特性q1的集電極電流增加，電源線ll的電壓下降。另外，電源線ll以節(jié)點n1的電壓+q1的發(fā)射極-基極間電壓vf而穩(wěn)定。

當輸入電壓vin變低晶體管q7的電流減少時，通過與上述動作相反的動作，基準電壓電路12的節(jié)點n1、n2的電位下降，但是q2的基極電流增加，q2的集電極電流增加，由此抑制節(jié)點n1、n2的電位的下降。另外，構成鉗位電路15的晶體管q1，如果輸入電壓vin下降，則q1的發(fā)射極-基極間的電壓變小，但是根據晶體管的vbe-ic特性q1的集電極電流減少，電源線ll的電壓上升，抑制基準電壓電路12的電源電壓的變動。

如上所述，鉗位電路15具有鉗位電流的功能，使得即使輸入電壓vin發(fā)生變化，基準電壓電路12的動作電流也不會變化。另外，流過鉗位電路15的電流根據輸入電壓vin的變動而發(fā)生變化，由此賦予基準電壓電路12的電源電壓的電源線ll的電位穩(wěn)定，所以換句話說，鉗位電路15具有鉗位電壓的功能，使得即使輸入電壓vin發(fā)生變化，基準電壓電路12的電源電壓也不會變化。

進一步，鉗位電路15進行上述動作，從而即使輸入電壓vin發(fā)生變化，通過基準電壓電路12而生成的基準電壓vref也不會變動，抑制輸出電壓vout的脈動。即，通過上述鉗位電路(晶體管q1)會帶來輸出電壓的脈動抑制效果。

圖2表示關于在本實施方式的調節(jié)器用ic10中設置了鉗位電路15的情況和沒有設置鉗位電路15的情況，通過模擬調查了輸出電壓vout的psrr(電源電壓變動去除比)特性的結果。圖2中，橫軸是輸入電壓vin的脈動成分的頻率，實線a表示設置了鉗位電路15時的psrr特性，虛線b表示沒有設置鉗位電路15時的psrr特性。從圖2可知通過設置鉗位電路15，基準電壓電路12的脈動抑制效果有大幅改善，特別是在dc～1khz的范圍，設置了鉗位電路15時接近20db，特性良好。

另外，本實施方式的調節(jié)器用ic10在基準電壓電路12和誤差放大器11之間設置低通濾波器14，在帶隙型的基準電壓電路12的輸出部設置增益調整用的電阻r1、r2，通過切換r1的電阻值來切換輸出電壓vout的電位。因此與通過切換構成用于生成反饋電壓vfb的分壓電路的電阻r6、r7中r6的電阻值而切換輸出電壓vout的電位的現(xiàn)有方式的調節(jié)器用ic相比，如圖3實線a所示，能夠減小輸出電壓中包括噪音電平根據產品的等級而發(fā)生變化的量。圖3的虛線b表示在圖8所示的現(xiàn)有方式的調節(jié)器用ic中切換輸出電壓時產生的輸出電壓中包括的噪音電平根據產品等級(橫軸)而發(fā)生變化的樣子。

進一步，作為切換輸出電壓vout的電位的電路，例如如圖4所示，也考慮在固定型的基準電壓電路12的后級設置具有差動放大器amp和分壓用電阻r13、r14的可變增益型的放大電路16的形式，但是圖4的電路與圖1所示的本實施方式的調節(jié)器用ic相比，電路的專用面積變大。

具體地說，如果以元件層級表示圖4的電路，則成為圖5所示的電路。圖5中，附圖標記12是基準電壓電路，附圖標記13是偏壓電路，附圖標記16是可變增益型的放大電路。根據圖5，相對于圖1的可變型基準電壓電路12需要4個pnp晶體管、2個npn晶體管、4個電阻共合計10個元件，圖4的作為固定型基準電壓電路12，在需要4個pnp晶體管、6個npn晶體管、3個電阻的基礎上，作為構成放大電路16的元件還需要3個pnp晶體管、2個npn晶體管、3個電阻共合計21個元件。即，圖4所示的調節(jié)器用ic與本實施方式的調節(jié)器用ic相比，需要多11個元件。因此，本實施方式(圖1)的調節(jié)器用ic與圖4的相比，有能夠減少元件數(shù)量并縮小電路的專用面積甚至芯片大小的優(yōu)點。

圖6以及圖7表示圖1實施例的串聯(lián)調節(jié)器用ic的變形例。

這些變形例是將本發(fā)明適用于構成負電源用的調節(jié)器ic時的變形例。

圖6的負電源用調節(jié)器用ic和圖1的正電源用調節(jié)器用ic之間的差異在于，在圖6的變形例中，在輸入端子in輸入負的電源電壓vee、作為對輸出電壓控制用晶體管q0以及基準電壓電路12提供動作電流的晶體管q7而使用導電型不同的npn雙極晶體管、以及設置將輸入到控制端子pc的gnd(0v)～vcc電平的接通/切斷控制信號on/off轉換為vee～gnd(0v)電平的接通/切斷控制信號的電平偏移電路(levelshiftcircuit)17。偏壓電路13可以是與圖1所示的電路相同的結構。

該變形例的調節(jié)器用ic中的基準電壓電路12以及鉗位電路15的動作與圖1的電路相同，與圖1的電路同樣，具有以下優(yōu)點：即使切換輸出電壓也能夠減小輸出電壓中包括的噪音電平的變化量，并且能夠減小電路的專用面積。另外，由于設置了鉗位電路15，因此能夠得到輸出電壓的脈動抑制效果。

另外，圖7的變形例，代替生成通過電阻r1、r2將基于帶隙的電壓vz放大后的基準電壓vref，生成通過電阻r1、r2將基于帶隙的電壓vz進行分壓后的基準電壓vref。這以外的結構與圖6的變形例相同。該變形例的情況下，除了圖6的變形例的效果，還有生成通過電阻r1、r2將電壓vz進行了分壓后的基準電壓vref，因此能夠壓縮帶隙電壓vz中包括的噪音，得到更加降低噪音的效果的優(yōu)點。

以上根據實施方式具體說明了由本發(fā)明者進行的發(fā)明，但是本發(fā)明不限定于上述實施方式。例如，針對圖1的實施例的調整器用ic能夠采用圖7變形例那樣的特征結構。

另外，在上述實施方式中，將根據輸入電壓的變動來抑制基準電壓電路12的動作電流的增減的鉗位電路15與基準電壓電路12并聯(lián)設置，但是，也可以將具有同樣功能的電路與基準電壓電路12串聯(lián)地設置。

進一步，在上述實施方式中，作為構成低通濾波器14的電容器cn使用了外帶元件，但是也可以將電容器cn形成為集成在芯片的元件。