本實(shí)用新型屬于汽車儀表部件制造技術(shù)領(lǐng)域，涉及一種核心板，尤其是一種基于I.MX6的純液晶汽車儀表的核心板。

背景技術(shù)：

隨著汽車電子技術(shù)的高速發(fā)展，純液晶汽車儀表進(jìn)入了消費(fèi)者的視線，并廣收消費(fèi)者的青睞。由于傳統(tǒng)機(jī)械式儀表只能簡(jiǎn)單地顯示里程、油表、轉(zhuǎn)速、信號(hào)燈指示等信息，遠(yuǎn)無(wú)法滿足越來(lái)越多的車身信息的顯示需求。而液晶汽車儀表能夠解決此問(wèn)題，其可以顯示內(nèi)容的較為詳細(xì)、豐富。

對(duì)于純液晶汽車儀表的設(shè)計(jì)要求而言，其對(duì)核心板具有較高要求的性能。在目前的純液晶汽車儀表核心板設(shè)計(jì)過(guò)程，其電路部分的開(kāi)發(fā)成本高、開(kāi)發(fā)難度大且開(kāi)發(fā)周期長(zhǎng)。因此，有必要設(shè)計(jì)一款能夠通用的純液晶汽車儀表核心板。

技術(shù)實(shí)現(xiàn)要素：

為解決現(xiàn)有技術(shù)存在的上述問(wèn)題，本實(shí)用新型公開(kāi)了一種純液晶汽車儀表的核心板，其具有通用式，能降低開(kāi)發(fā)成本以及降低開(kāi)發(fā)難度，且還能縮短開(kāi)發(fā)周期。

為了實(shí)現(xiàn)上述技術(shù)目的，本實(shí)用新型采用如下技術(shù)方案：

一種純液晶汽車儀表的核心板，包括：CPU、PMIC電源管理電路、DDR3內(nèi)存電路、NAND存儲(chǔ)電路、EMMC存儲(chǔ)電路、SPI Flash存儲(chǔ)電路、EEPROM存儲(chǔ)電路、連接器J1、連接器J2，CPU與PMIC電源管理電路、DDR3內(nèi)存電路、NAND存儲(chǔ)電路、EMMC存儲(chǔ)電路、SPI Flash存儲(chǔ)電路、EEPROM存儲(chǔ)電路、連接器J1、連接器J2都相聯(lián)。

優(yōu)選的，CPU選用i.MX6U處理器。

優(yōu)選的，連接器J1選用0.5mm間距的FPC連接器，包含20個(gè)引腳，其中，

第一腳、第二腳連接至PMIC的GEN_3V3接口；

第三腳至第十腳分別連接CPU的EIM_A17至EIM_A24接口；

第十一腳連接CPU的ECSPI2_SS0接口；

第十二腳連接CPU的EIM_WAIT接口；

第十三腳連接CPU的EIM_LBA接口；

第十四腳連接CPU的EIM_EB0接口；

第十五腳連接CPU的EIM_EB3接口；

第十六腳、第十七腳連接CPU的UART1接口；

第十八腳、第十九腳、第二十腳連接CPU的GND。

優(yōu)選的，連接器J2選用設(shè)有郵票孔的209腳連接器J2，采用1.27mm間距的郵票孔，包含209個(gè)引腳，其中，

第一腳、第四腳、第五腳、第十一腳連接CPU的GPIO接口；

第二腳、第三腳、第六腳、第七腳連接CPU的CAN接口；

第八腳、第十四腳、第二十一腳、第四十一腳、第四十八腳、第五十五腳、第七十一腳、第七十六腳、第八十五腳、第八十八腳、第九十三腳、第一百零九腳、第一百一十二腳、第一百一十五腳、第一百二十腳、第一百三十八腳、第一百四十腳、第一百四十二腳、第一百七十腳、第一百八十三腳、第一百八十六腳、第一百八十七腳、第一百九十八腳、第二百零九腳連接CPU的GND；

第九腳、第十腳、第十二腳、第十三腳、第八十一腳、第八十二腳、第八十三腳、第八十四腳、第八十九腳、第九十腳、第九十一腳、第九十二腳連接CPU的UART接口；

第十五腳至第二十腳連接CPU的音頻接口；

第二十二腳至第三十四腳連接CPU的HDMI接口；

第三十五腳至第四十腳連接CPU的MIPI_DSI接口；

第四十二腳至第四十七腳連接CPU的MIPI_CSI接口；

第四十九腳至第五十四腳連接CPU的PCIE接口；

第五十六腳至第六十五腳連接CPU的MLB接口；

第六十六腳連接PMIC的PMIC_5V接口；

第六十七腳至第七十腳、第七十二腳至第七十五腳連接CPU的USB接口；

第七十七至第七十九腳連接PMIC的SYS_4V2接口；

第八十腳連接CPU的RST接口；

第八十六腳、第八十七腳連接CPU的PWM接口；

第九十四腳、第一百零一腳連接PMIC的GEN_3V3接口；

第九十五腳至第一百腳連接CPU的SD1接口；

第一百零二腳至第一百零七腳連接CPU的SD2接口；

第一百零八腳、第一百二十一腳至第一百三十七腳連接CPU的EIM接口；

第一百一十腳、第一百一十一腳連接CPU的I2C接口；

第一百一十三腳、第一百一十四腳連接CPU的EPIT_OUT接口；

第一百一十六腳至第一百一十九腳連接CPU的SPI接口；

第一百三十九腳、第一百四十一腳、第一百四十三腳至第一百六十九腳連接CPU的RGB顯示接口；

第一百七十一腳至第一百八十二腳連接CPU的RMII網(wǎng)絡(luò)接口；

第一百八十三腳、第一百八十四腳連接CPU的BOOT_MODE接口；

第一百八十八腳至第一百九十七腳連接CPU的LVDS1接口；

第一百九十九腳至第二百零八腳連接CPU的LVDS2接口。

優(yōu)選的，DDR3內(nèi)存電路中包含四片16位DDR3芯片。

優(yōu)選的，核心板的平面尺寸為長(zhǎng)方形，長(zhǎng)寬為85mm*55mm。

本實(shí)用新型的核心板可支持多種汽車儀表液晶屏，如可支持RGB接口的液晶屏、LVDS接口的液晶屏、MIPI接口的液晶屏，從而便于在產(chǎn)品開(kāi)發(fā)過(guò)程中屏幕選型，提高了其通用性，以減少信號(hào)轉(zhuǎn)換電路，降低了硬件成本以及開(kāi)發(fā)難度，縮短了開(kāi)發(fā)周期。同時(shí)，本實(shí)用新型核心板可支持分辨率為1920*720的 液晶屏。

附圖說(shuō)明

圖1為本實(shí)用新型核心板的原理以及對(duì)外接口框圖。

圖2為核心板中連接器J1的引腳電路原理圖。

圖3為核心板中設(shè)有郵票孔的209腳連接器J2的引腳電路原理圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本實(shí)用新型優(yōu)選實(shí)施例作詳細(xì)說(shuō)明。

參見(jiàn)圖1-3，本實(shí)施例純液晶汽車儀表的核心板，包含：CPU以及連接在CPU上的PMIC電源管理電路、DDR3內(nèi)存電路、NAND存儲(chǔ)電路、EMMC存儲(chǔ)電路、SPI Flash存儲(chǔ)電路、EEPROM存儲(chǔ)電路、連接器J1、連接器J2。

本實(shí)施例的CPU采用i.MX6U處理器。

本實(shí)施例的連接器J1采用0.5mm間距的FPC連接器，包含20個(gè)引腳，其中：第一腳、第二腳連接至PMIC的GEN_3V3接口；第三腳至第十腳分別連接CPU的EIM_A17至EIM_A24接口；第十一腳連接CPU的ECSPI2_SS0接口；第十二腳連接CPU的EIM_WAIT接口；第十三腳連接CPU的EIM_LBA接口；第十四腳CPU的連接CPU的EIM_EB0接口；第十五腳連接CPU的EIM_EB3接口；第十六腳、第十七腳連接CPU的UART1接口；第十八腳、第十九腳、第二十腳連接CPU的GND。

本實(shí)施例的設(shè)有郵票孔的209腳連接器J2采用1.27mm間距的郵票孔，包含209個(gè)引腳，其中：第一腳、第四腳、第五腳、第十一腳連接CPU的GPIO接口；第二腳、第三腳、第六腳、第七腳連接CPU的CAN接口；第八腳、第十四腳、第二十一腳、第四十一腳、第四十八腳、第五十五腳、第七十一腳、第七十六腳、第八十五腳、第八十八腳、第九十三腳、第一百零九腳、第一百一十二腳、第一百一十五腳、第一百二十腳、第一百三十八腳、第一百四十腳、 第一百四十二腳、第一百七十腳、第一百八十三腳、第一百八十六腳、第一百八十七腳、第一百九十八腳、第二百零九腳連接CPU的GND；第九腳、第十腳、第十二腳、第十三腳、第八十一腳、第八十二腳、第八十三腳、第八十四腳、第八十九腳、第九十腳、第九十一腳、第九十二腳連接CPU的UART接口；第十五腳至第二十腳連接CPU的音頻接口；第二十二腳至第三十四腳連接CPU的HDMI接口；第三十五腳至第四十腳連接CPU的MIPI_DSI接口；第四十二腳至第四十七腳連接CPU的MIPI_CSI接口；第四十九腳至第五十四腳連接CPU的PCIE接口；第五十六腳至第六十五腳連接CPU的MLB接口；第六十六腳連接PMIC的PMIC_5V接口；第六十七腳至第七十腳、第七十二腳至第七十五腳連接CPU的USB接口；第七十七至第七十九腳連接PMIC的SYS_4V2接口；第八十腳連接CPU的RST接口；第八十六腳、第八十七腳連接CPU的PWM接口；第九十四腳、第一百零一腳連接PMIC的GEN_3V3接口；第九十五腳至第一百腳連接CPU的SD1接口；第一百零二腳至第一百零七腳連接CPU的SD2接口；第一百零八腳、第一百二十一腳至第一百三十七腳連接CPU的EIM接口；第一百一十腳、第一百一十一腳連接CPU的I2C接口；第一百一十三腳、第一百一十四腳連接CPU的EPIT_OUT接口；第一百一十六腳至第一百一十九腳連接CPU的SPI接口；第一百三十九腳、第一百四十一腳、第一百四十三腳至第一百六十九腳連接CPU的RGB顯示接口；第一百七十一腳至第一百八十二腳連接CPU的RMII網(wǎng)絡(luò)接口；第一百八十三腳、第一百八十四腳連接CPU的BOOT_MODE接口；第一百八十八腳至第一百九十七腳連接CPU的LVDS1接口；第一百九十九腳至第二百零八腳連接CPU的LVDS2接口。

本實(shí)施例的DDR3內(nèi)存電路中包含四片16位DDR3芯片。

本實(shí)施例的核心板平面尺寸為長(zhǎng)方形，長(zhǎng)寬為85mm*55mm。

核心板中的J1接口引腳定義如表1所示。

表1

核心板中J2接口引腳定義如表2所示。

表2

本實(shí)用新型并不限于上述舉例，本技術(shù)領(lǐng)域的普通技術(shù)人員，在本實(shí)用新型的范圍內(nèi)，做出的變化、添加或替換，都應(yīng)屬于本實(shí)用新型的保護(hù)范圍。